JPH0342019B2 - - Google Patents
Info
- Publication number
- JPH0342019B2 JPH0342019B2 JP16152984A JP16152984A JPH0342019B2 JP H0342019 B2 JPH0342019 B2 JP H0342019B2 JP 16152984 A JP16152984 A JP 16152984A JP 16152984 A JP16152984 A JP 16152984A JP H0342019 B2 JPH0342019 B2 JP H0342019B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- time
- loop circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013016 damping Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はジヨセフソン接合と超伝導ストリツプ
ラインを用いて構成されるセルフリセツト超伝導
ループ回路に関するものである。
ラインを用いて構成されるセルフリセツト超伝導
ループ回路に関するものである。
(従来技術とその問題点)
従来ジヨセフソン記憶回路等に用いられるジヨ
セフソン接合と超伝導ストリツプラインからなる
超伝導ループ回路は第1図に示す構成を持つ。図
中の超伝導ループ回路は以下のように動作する。
ゲート電流路12からゲート電流Igを流した状態
で入力電流ISを入力線路11に流すと、ゲート1
0が電圧状態にスイツチする。ゲート10が電圧
状態にスイツチすると、ゲート電流Igは超伝導ル
ープ回路13を通つて流れる。ゲート10はバイ
アス電流が減少し零電圧状態にリセツトする。一
方超伝導ループ回路13はインダクタンスを持
ち、抵抗成分は零であるので次式が成立する。
セフソン接合と超伝導ストリツプラインからなる
超伝導ループ回路は第1図に示す構成を持つ。図
中の超伝導ループ回路は以下のように動作する。
ゲート電流路12からゲート電流Igを流した状態
で入力電流ISを入力線路11に流すと、ゲート1
0が電圧状態にスイツチする。ゲート10が電圧
状態にスイツチすると、ゲート電流Igは超伝導ル
ープ回路13を通つて流れる。ゲート10はバイ
アス電流が減少し零電圧状態にリセツトする。一
方超伝導ループ回路13はインダクタンスを持
ち、抵抗成分は零であるので次式が成立する。
LdI/dt=V
但しL:インダクタンス、V:インダクタンス
の両側電圧、I:インダクタンスを流れる電
流、t:時間 ゲート電流Igが超伝導ループ回路の方に流れ、ゲ
ート10が零電圧状態にリセツトすると、インダ
クタンスの両側の電圧は零となりdI/dt=0となる ので、ゲート電流Igは超伝導ループ回路13の方
に流れ続ける。この状態からゲート電流Igが零に
なると、上記のインダクタンスを有する超伝導ス
トリツプラインに流れる電流は超伝導ストリツプ
ラインの両端の電圧が零の状態では保存される性
質から、超伝導ループ回路13とゲート10で形
成される回路には循環電流が流れ続ける。このた
めゲート電流が零になつてもこの超伝導ループ回
路13は元の状態にリセツトされない。従来は前
記回路をリセツトするためにリセツトゲート14
を超伝導ループ回路13と直列に接続し、外部か
らリセツト入力回路15を用いてリセツト信号を
与え、リセツトゲート14を、電圧状態にスイツ
チさせることで、インダクタンスの両端に電圧を
発生させ上記閉回路に流れる循環電流を零状態に
リセツトしていた。ここでいう電流零状態とは、
その後の回路の動作に与える影響が電流が零の場
合と変わらないほど小さな電流の状態のことであ
る。
の両側電圧、I:インダクタンスを流れる電
流、t:時間 ゲート電流Igが超伝導ループ回路の方に流れ、ゲ
ート10が零電圧状態にリセツトすると、インダ
クタンスの両側の電圧は零となりdI/dt=0となる ので、ゲート電流Igは超伝導ループ回路13の方
に流れ続ける。この状態からゲート電流Igが零に
なると、上記のインダクタンスを有する超伝導ス
トリツプラインに流れる電流は超伝導ストリツプ
ラインの両端の電圧が零の状態では保存される性
質から、超伝導ループ回路13とゲート10で形
成される回路には循環電流が流れ続ける。このた
めゲート電流が零になつてもこの超伝導ループ回
路13は元の状態にリセツトされない。従来は前
記回路をリセツトするためにリセツトゲート14
を超伝導ループ回路13と直列に接続し、外部か
らリセツト入力回路15を用いてリセツト信号を
与え、リセツトゲート14を、電圧状態にスイツ
チさせることで、インダクタンスの両端に電圧を
発生させ上記閉回路に流れる循環電流を零状態に
リセツトしていた。ここでいう電流零状態とは、
その後の回路の動作に与える影響が電流が零の場
合と変わらないほど小さな電流の状態のことであ
る。
しかし第1図に示すリセツトゲート14を用い
るリセツト方法では外部にリセツト信号を発生す
る回路が必要になる。このリセツト信号を発生す
る回路は前記ゲート10を駆動したゲート電流Ig
の電源が零である期間に駆動せねばならずゲート
10を駆動した電源と別の時間依存性を持つ電源
を用いなけねばならない。またリセツト信号を与
える時刻を決定するためのタイミング制御回路も
必要となり回路が複雑になる欠点を有していた。
るリセツト方法では外部にリセツト信号を発生す
る回路が必要になる。このリセツト信号を発生す
る回路は前記ゲート10を駆動したゲート電流Ig
の電源が零である期間に駆動せねばならずゲート
10を駆動した電源と別の時間依存性を持つ電源
を用いなけねばならない。またリセツト信号を与
える時刻を決定するためのタイミング制御回路も
必要となり回路が複雑になる欠点を有していた。
(発明の目的)
本発明の目的は前記従来の欠点を除去せしめた
超伝導循環電流を用いたセルフリセツト超伝導ル
ープ回路を提供することにある。
超伝導循環電流を用いたセルフリセツト超伝導ル
ープ回路を提供することにある。
(発明の構成)
本発明によれはジヨセフソン接合を用いたスイ
ツチが1個または複数個直列に結合されて構成さ
れ入力線路に印加される電流でスイツチする第1
のゲートと、磁気的に結合された入力線路を持つ
ジヨセフソン接合を用いた第2のゲートと、イン
ダクタンスを有する超伝導ストリツプラインから
なる超伝導ループ回路と、前記第1のゲートと前
記超伝導ループ回路にゲート電流を供給するゲー
ト電流路から構成され、前記第1のゲートの前記
第2のゲートの入力線路が直列に結合された第1
の電流路と、超伝導ループ回路と、第2のゲート
が直列に結合された第2の電流路が並列に結合さ
れることを特徴とする超伝導循環電流を用いたセ
ルフリセツト超伝導ループ回路が得られる。
ツチが1個または複数個直列に結合されて構成さ
れ入力線路に印加される電流でスイツチする第1
のゲートと、磁気的に結合された入力線路を持つ
ジヨセフソン接合を用いた第2のゲートと、イン
ダクタンスを有する超伝導ストリツプラインから
なる超伝導ループ回路と、前記第1のゲートと前
記超伝導ループ回路にゲート電流を供給するゲー
ト電流路から構成され、前記第1のゲートの前記
第2のゲートの入力線路が直列に結合された第1
の電流路と、超伝導ループ回路と、第2のゲート
が直列に結合された第2の電流路が並列に結合さ
れることを特徴とする超伝導循環電流を用いたセ
ルフリセツト超伝導ループ回路が得られる。
(実施例)
以下図面を用いて本発明の詳細につき説明を行
う。
う。
第2図は本発明の第1の実施例を示すための図
で、図中20,24は磁気結合型量子干渉計ゲー
トである。22はゲート電流路でゲート電流Igが
流れる。21はゲート20の入力線路でゲート2
0と磁気的に結合されている。25はゲート20
に直列に結合されたゲート24の入力線路であ
る。23はインダクタンスLを有する超伝導スト
リツプラインからなる超伝導ループ回路で、ゲー
ト24と直列に結合されている。またゲート20
およびゲート24の入力線路25が直列に結合さ
れた第1の電流路と超伝導ループ回路23および
ゲート24が直列に結合された第2の電流路が並
列に結合されている。
で、図中20,24は磁気結合型量子干渉計ゲー
トである。22はゲート電流路でゲート電流Igが
流れる。21はゲート20の入力線路でゲート2
0と磁気的に結合されている。25はゲート20
に直列に結合されたゲート24の入力線路であ
る。23はインダクタンスLを有する超伝導スト
リツプラインからなる超伝導ループ回路で、ゲー
ト24と直列に結合されている。またゲート20
およびゲート24の入力線路25が直列に結合さ
れた第1の電流路と超伝導ループ回路23および
ゲート24が直列に結合された第2の電流路が並
列に結合されている。
第2図に示す回路にゲート電流Ig、入力電流IS
をそれぞれ第3図に示す時間関係で流す。ゲート
電流Igを時刻t1で流した後、時刻t2で入力線路IS
が入力されると、ゲート20はスイツチをはじ
め、時刻t2よりゲート20のスイツチ時間と電流
の転送時間の和の時刻t2だけおくれて時刻t3に超
伝導ループ回路23に電流ILが現われる。この電
流ILはゲート24のゲート電流となる。一方ゲー
ト20およびゲート24の入力線路25に流れる
電流をIAとするとIAはゲート電流Igが入力される
時刻t1で現われ、ゲート電流Igが超伝導ループ回
路23の方に流れる時刻t3で零になる。IAが減少
することによつてゲート20が超伝導状態へリセ
ツトされると、超伝導ループ回路23のインダク
タンスの両端の電圧は零となるため電流ILは保存
される。よつて、時刻t4に入力電流ISが零になつ
ても電流IL、IAは影響を受けない。時刻t5でゲー
ト電流Igが零になると超伝導ループ回路23に流
れる電流は保存されるため超伝導ループ回路23
とゲート20,24を直列に接続した閉回路に循
環電流が流れる。この循環電流によりILとIAはIA
=−ILとなる。その結果ゲート24にはゲート電
流と、入力線路25を通して入力電流が流れ、ゲ
ート24は電圧状態にスイツチする。ゲート24
に電圧が発生すると上記閉回路に流れる循環電流
は時刻t5より時間t2だけ遅れて零状態になり回路
のリセツトが行なわれる。ここで時間t2はゲート
24のスイツチ時間と上記閉回路の回路定数から
決定される。またゲート24はそのゲート電流IL
が零になるので超伝導状態へリセツトされる。
をそれぞれ第3図に示す時間関係で流す。ゲート
電流Igを時刻t1で流した後、時刻t2で入力線路IS
が入力されると、ゲート20はスイツチをはじ
め、時刻t2よりゲート20のスイツチ時間と電流
の転送時間の和の時刻t2だけおくれて時刻t3に超
伝導ループ回路23に電流ILが現われる。この電
流ILはゲート24のゲート電流となる。一方ゲー
ト20およびゲート24の入力線路25に流れる
電流をIAとするとIAはゲート電流Igが入力される
時刻t1で現われ、ゲート電流Igが超伝導ループ回
路23の方に流れる時刻t3で零になる。IAが減少
することによつてゲート20が超伝導状態へリセ
ツトされると、超伝導ループ回路23のインダク
タンスの両端の電圧は零となるため電流ILは保存
される。よつて、時刻t4に入力電流ISが零になつ
ても電流IL、IAは影響を受けない。時刻t5でゲー
ト電流Igが零になると超伝導ループ回路23に流
れる電流は保存されるため超伝導ループ回路23
とゲート20,24を直列に接続した閉回路に循
環電流が流れる。この循環電流によりILとIAはIA
=−ILとなる。その結果ゲート24にはゲート電
流と、入力線路25を通して入力電流が流れ、ゲ
ート24は電圧状態にスイツチする。ゲート24
に電圧が発生すると上記閉回路に流れる循環電流
は時刻t5より時間t2だけ遅れて零状態になり回路
のリセツトが行なわれる。ここで時間t2はゲート
24のスイツチ時間と上記閉回路の回路定数から
決定される。またゲート24はそのゲート電流IL
が零になるので超伝導状態へリセツトされる。
第4図は電流ILを縦軸にとり電流IAを横軸にと
つたゲート24のしきい値特性である。上記第2
図に示す回路における第3図に示すゲート電流Ig
入力電流ISの時間関係のもとでの動作を第4図を
用いて説明すると、最初時刻t0でポイント40に
あつた動作点はゲート電流Igの入力により時刻t1
にはポイント41に移り、時刻t3にはゲート20
のスイツチによりポイント42に移る。ゲート電
流Igが零になることによつて時刻t5には動作点は
ポイント43に移りゲート24はスイツチする。
ゲート24がスイツチすると電流IA、ILはともに
零となるので動作点はポイント40に戻る。
つたゲート24のしきい値特性である。上記第2
図に示す回路における第3図に示すゲート電流Ig
入力電流ISの時間関係のもとでの動作を第4図を
用いて説明すると、最初時刻t0でポイント40に
あつた動作点はゲート電流Igの入力により時刻t1
にはポイント41に移り、時刻t3にはゲート20
のスイツチによりポイント42に移る。ゲート電
流Igが零になることによつて時刻t5には動作点は
ポイント43に移りゲート24はスイツチする。
ゲート24がスイツチすると電流IA、ILはともに
零となるので動作点はポイント40に戻る。
第5図は本発明の第2の実施例を示す。ゲート
50は電流注入方式の量子干渉計ゲートで、52
はゲート電流Igをゲート50に供給するゲート電
流路、51はゲート50に入力電流を供給する入
力線路、53はインダクタンスLを有する超伝導
ストリツプラインからなる超伝導ループ回路、5
4は超伝導ループ回路53と直列に結合された単
一のジヨセフソン素子からなるゲート、55はゲ
ート54の入力線路でゲート50と直列に結合さ
れている。抵抗56,57はゲート50のスイツ
チによる超伝導ループ回路53への電流の転送お
よびゲート54のスイツチによる電流の零状態へ
のリセツトを確実に行うためのそれぞれゲート5
0,54に並列に結合されたダンピング抵抗であ
る。第2図に示す第1の実施例と第5図の実施例
とを比較して異なる点はゲート20の磁気結合型
量子干渉計ゲートがゲート50の電流注入方式量
子干渉計ゲートになつている点、ゲート24の磁
気結合型量子干渉計ゲートがゲート54の単一の
ジヨセフソン接合となつている点、ダンピング抵
抗56がゲート50にダンピング抵抗57がゲー
ト54に並列に結合されている点である。従つて
第2の実施例の回路動作は第1の実施例と同様で
ある。
50は電流注入方式の量子干渉計ゲートで、52
はゲート電流Igをゲート50に供給するゲート電
流路、51はゲート50に入力電流を供給する入
力線路、53はインダクタンスLを有する超伝導
ストリツプラインからなる超伝導ループ回路、5
4は超伝導ループ回路53と直列に結合された単
一のジヨセフソン素子からなるゲート、55はゲ
ート54の入力線路でゲート50と直列に結合さ
れている。抵抗56,57はゲート50のスイツ
チによる超伝導ループ回路53への電流の転送お
よびゲート54のスイツチによる電流の零状態へ
のリセツトを確実に行うためのそれぞれゲート5
0,54に並列に結合されたダンピング抵抗であ
る。第2図に示す第1の実施例と第5図の実施例
とを比較して異なる点はゲート20の磁気結合型
量子干渉計ゲートがゲート50の電流注入方式量
子干渉計ゲートになつている点、ゲート24の磁
気結合型量子干渉計ゲートがゲート54の単一の
ジヨセフソン接合となつている点、ダンピング抵
抗56がゲート50にダンピング抵抗57がゲー
ト54に並列に結合されている点である。従つて
第2の実施例の回路動作は第1の実施例と同様で
ある。
以上述べてきた実施例の説明では超伝導ループ
回路23とゲート24とのインダクタンスの和
が、ゲート20とゲート24の入力線路25との
インダクタンスの和より十分大きいものと仮定し
て行つた。実際に本発明の回路をメモリ回路のド
ライバ回路やセンスバス回路に用いると、超伝導
ループ回路23のインダクタンスはゲート20お
よびゲート24の入力線路25のインダクタンス
の和より数百倍大きくなり近似的に上記仮定が成
立する。一方上記仮定が成立しない場合つまり超
伝導ループ回路とゲート24とのインダクタンス
の和をaL0とし、ゲート20とゲート24の入力
線路25とのインダクタンスの和をbL0としてa
とbが同程度の値を持つ場合を考える。ゲート電
流Igは第3図に示す時刻t1には両方のインダクタ
ンスにインダクタンスの比に反比例して流れるの
でaL0のインダクタンスに流れる電流を1/aI0とす るとbL0のインダクタンスには1/bI0の電流が流れ る。時刻t3には電流はすべてaL0のインダクタン
スの方に流れるのでaL0のインダクタンスに流れ
る電流によつて作られる磁束はaL0(1/a+1/b)I
0 となる。時刻t5においては超伝導ループ回路の磁
束は保存される性質からインダクタンスaL0、
bL0を流れる循環電流は a(1/a+1/b)/a+bI0つまり1/bI0 となる。第2図に示すゲート24は、ゲート20
の方からゲート24の入力線路25の方に向かつ
て流れる電流を正とすれば、時刻t1においてゲー
ト電流が1/aI0で入力電流が1/bI0のときスイツチ せず、時刻t3においてゲート電流が1/bI0で入力 電流が−1/bI0のときスイツチする必要がある。
回路23とゲート24とのインダクタンスの和
が、ゲート20とゲート24の入力線路25との
インダクタンスの和より十分大きいものと仮定し
て行つた。実際に本発明の回路をメモリ回路のド
ライバ回路やセンスバス回路に用いると、超伝導
ループ回路23のインダクタンスはゲート20お
よびゲート24の入力線路25のインダクタンス
の和より数百倍大きくなり近似的に上記仮定が成
立する。一方上記仮定が成立しない場合つまり超
伝導ループ回路とゲート24とのインダクタンス
の和をaL0とし、ゲート20とゲート24の入力
線路25とのインダクタンスの和をbL0としてa
とbが同程度の値を持つ場合を考える。ゲート電
流Igは第3図に示す時刻t1には両方のインダクタ
ンスにインダクタンスの比に反比例して流れるの
でaL0のインダクタンスに流れる電流を1/aI0とす るとbL0のインダクタンスには1/bI0の電流が流れ る。時刻t3には電流はすべてaL0のインダクタン
スの方に流れるのでaL0のインダクタンスに流れ
る電流によつて作られる磁束はaL0(1/a+1/b)I
0 となる。時刻t5においては超伝導ループ回路の磁
束は保存される性質からインダクタンスaL0、
bL0を流れる循環電流は a(1/a+1/b)/a+bI0つまり1/bI0 となる。第2図に示すゲート24は、ゲート20
の方からゲート24の入力線路25の方に向かつ
て流れる電流を正とすれば、時刻t1においてゲー
ト電流が1/aI0で入力電流が1/bI0のときスイツチ せず、時刻t3においてゲート電流が1/bI0で入力 電流が−1/bI0のときスイツチする必要がある。
このためa>bのときはゲート24はそのままで
よいが、a<bのときは第6図に示す非対称なし
きい値特性を持つゲートにゲート24を置きかえ
る必要がある。第6図はゲート24に用いる非対
称なしきい値性を持つゲートを示したもので、第
4図と同じく横軸にゲート20,ゲート24の入
力線路25を流れる電流IA、縦軸に超伝導ループ
回路23、ゲート24を流れる電流ILをとつてい
る。第6図のポイント60は第3図の時刻t0にお
ける動作点、ポイント61は時刻t1における動作
点、ポイント62は時刻t3における動作点、ポイ
ント63は時刻t5における動作点である。また第
6図に示す非対称なしきい値特性を持つゲートは
動作マージンを広げる目的等でa>bのときでも
ゲート24に用いることができる。
よいが、a<bのときは第6図に示す非対称なし
きい値特性を持つゲートにゲート24を置きかえ
る必要がある。第6図はゲート24に用いる非対
称なしきい値性を持つゲートを示したもので、第
4図と同じく横軸にゲート20,ゲート24の入
力線路25を流れる電流IA、縦軸に超伝導ループ
回路23、ゲート24を流れる電流ILをとつてい
る。第6図のポイント60は第3図の時刻t0にお
ける動作点、ポイント61は時刻t1における動作
点、ポイント62は時刻t3における動作点、ポイ
ント63は時刻t5における動作点である。また第
6図に示す非対称なしきい値特性を持つゲートは
動作マージンを広げる目的等でa>bのときでも
ゲート24に用いることができる。
第7図は本発明の第3の実施例を示す。第3の
実施例は、第2図の第1の実施例と同じく、それ
ぞれ第1のゲート70、第1のゲートの入力線路
71、ゲート電流路72、インダクタンスよりな
る超伝導ループ回路73、第2のゲート74、第
2のゲートの第1の入力線路75である。76は
第2のゲートの第2の入力線路で外部から入力電
流が供給される。第3の実施例は第2のゲート7
4に第2の入力線路76を設け外部から、一定の
値の入力電流を常に流してやることで動作マージ
ンを第1、第2の実施例より広げたものである。
この方法は第2のゲート74に非対称なしきい値
特性を持つゲートを用いた場合、特に有効であ
る。
実施例は、第2図の第1の実施例と同じく、それ
ぞれ第1のゲート70、第1のゲートの入力線路
71、ゲート電流路72、インダクタンスよりな
る超伝導ループ回路73、第2のゲート74、第
2のゲートの第1の入力線路75である。76は
第2のゲートの第2の入力線路で外部から入力電
流が供給される。第3の実施例は第2のゲート7
4に第2の入力線路76を設け外部から、一定の
値の入力電流を常に流してやることで動作マージ
ンを第1、第2の実施例より広げたものである。
この方法は第2のゲート74に非対称なしきい値
特性を持つゲートを用いた場合、特に有効であ
る。
以上述べた実施例では、第1のゲートとしてジ
ヨセフソン接合を用いたスイツチが1個のものを
用いたが、第1のゲートとして複数個のジヨセフ
ソン接合を用いたスイツチが直列に結合されたゲ
ートを用いることもできる。この場合入力電流IS
によつてすべてのスイツチが同時にスイツチする
ように回路パラメータを選べば、回路の本質的な
動作は上記実施例で述べたものと変わらないが、
第1のゲートの両端に発生する電圧が高くなるこ
とにより、超伝導ループ回路への電流駆動能力が
上がり、超伝導ループ回路への電流転送時間が短
縮できる。
ヨセフソン接合を用いたスイツチが1個のものを
用いたが、第1のゲートとして複数個のジヨセフ
ソン接合を用いたスイツチが直列に結合されたゲ
ートを用いることもできる。この場合入力電流IS
によつてすべてのスイツチが同時にスイツチする
ように回路パラメータを選べば、回路の本質的な
動作は上記実施例で述べたものと変わらないが、
第1のゲートの両端に発生する電圧が高くなるこ
とにより、超伝導ループ回路への電流駆動能力が
上がり、超伝導ループ回路への電流転送時間が短
縮できる。
以上の説明から明らかなように、第1のゲート
には二接合あるいは三接合の磁気結合型量子干渉
計ゲートや電流注入型量子干渉計ゲート、単一の
ジヨセフソン素子からなるゲート等、抵抗を有し
ないジヨセフソン接合を用いたゲートを使用する
ことができる。また第2のゲートには二接合ある
いは三接合の磁気結合型量子干渉計ゲート、単一
のジヨセフソン接合からなるゲート等、抵抗を有
しない磁気的に結合した入力線路を持つジヨセフ
ソン接合を用いたゲートを使用することができ
る。
には二接合あるいは三接合の磁気結合型量子干渉
計ゲートや電流注入型量子干渉計ゲート、単一の
ジヨセフソン素子からなるゲート等、抵抗を有し
ないジヨセフソン接合を用いたゲートを使用する
ことができる。また第2のゲートには二接合ある
いは三接合の磁気結合型量子干渉計ゲート、単一
のジヨセフソン接合からなるゲート等、抵抗を有
しない磁気的に結合した入力線路を持つジヨセフ
ソン接合を用いたゲートを使用することができ
る。
(発明の効果)
以上説明した如く本発明による超伝導循環電流
を用いたセルフリセツト超伝導ループ回路は従来
例に比べ、外部リセツト信号を発生する回路やリ
セツト信号発生回路を駆動する電源、リセツト信
号を発生するタイミングを与えるタイミング回路
が不要になり、回路の小型化、設計の容易さ、動
作マージンの増大、タイミング回路不要のため動
作時間の短縮等の利点を有する。
を用いたセルフリセツト超伝導ループ回路は従来
例に比べ、外部リセツト信号を発生する回路やリ
セツト信号発生回路を駆動する電源、リセツト信
号を発生するタイミングを与えるタイミング回路
が不要になり、回路の小型化、設計の容易さ、動
作マージンの増大、タイミング回路不要のため動
作時間の短縮等の利点を有する。
第1図は従来例を説明するための図である。第
2図は本発明の第1の実施例を示すものである。
第3図は実施例におけるゲート電流Ig、入力電流
IS、超伝導ループを流れる電流IL、第1のゲート
を流れる電流IAの時間依存性を示すものである。
第4図は第1の実施例における第2のゲートに用
いるゲートのしきい値特性を示したもので横軸は
第1のゲートを流れる電流IA、縦軸は超伝導ルー
プを流れる電流ILである。第5図は、本発明の第
2の実施例を示すものである。第6図は非対称な
しきい値特性をもつゲートのしきい値特性を示し
たもので、縦軸は超伝導ループに流れる電流IL、
横軸は第1のゲートに流れる電流IAである。第7
図は本発明の第3の実施例を示すものである。 図において、10……ジヨセフソン接合を用い
たゲート、11……入力線路、12……ゲート電
流路、13……超伝導ループ回路、14……リセ
ツトゲート、15……リセツト入力線路、20…
…第1のゲート、21……第1のゲートの入力線
路、22……ゲート電流路、23……超伝導ルー
プ回路、24……第2のゲート、25……第2の
ゲートの入力線路、40……第3図の時刻t0にお
ける動作点、41……第3図の時刻t1における動
作点、42……第3図の時刻t3における動作点、
43……第3図の時刻t5における動作点、50…
…第1のゲート、51……第1のゲートの入力線
路、52……ゲート電流路、53……超伝導ルー
プ回路、54……第2のゲート、55……第2の
ゲートの入力線路、56……ダンピング抵抗、5
7……ダンピング抵抗、60……第3図の時刻t0
における動作点、61……第3図の時刻t1におけ
る動作点、62……第3図の時刻t3における動作
点、63……第3図の時刻t5における動作点、7
0……第1のゲート、71……第1のゲートの入
力線路、72……ゲート電流路、73……超伝導
ループ回路、74……第2のゲート、75……第
2のゲートの第1の入力線路、74……第2のゲ
ートの第2の入力線路。
2図は本発明の第1の実施例を示すものである。
第3図は実施例におけるゲート電流Ig、入力電流
IS、超伝導ループを流れる電流IL、第1のゲート
を流れる電流IAの時間依存性を示すものである。
第4図は第1の実施例における第2のゲートに用
いるゲートのしきい値特性を示したもので横軸は
第1のゲートを流れる電流IA、縦軸は超伝導ルー
プを流れる電流ILである。第5図は、本発明の第
2の実施例を示すものである。第6図は非対称な
しきい値特性をもつゲートのしきい値特性を示し
たもので、縦軸は超伝導ループに流れる電流IL、
横軸は第1のゲートに流れる電流IAである。第7
図は本発明の第3の実施例を示すものである。 図において、10……ジヨセフソン接合を用い
たゲート、11……入力線路、12……ゲート電
流路、13……超伝導ループ回路、14……リセ
ツトゲート、15……リセツト入力線路、20…
…第1のゲート、21……第1のゲートの入力線
路、22……ゲート電流路、23……超伝導ルー
プ回路、24……第2のゲート、25……第2の
ゲートの入力線路、40……第3図の時刻t0にお
ける動作点、41……第3図の時刻t1における動
作点、42……第3図の時刻t3における動作点、
43……第3図の時刻t5における動作点、50…
…第1のゲート、51……第1のゲートの入力線
路、52……ゲート電流路、53……超伝導ルー
プ回路、54……第2のゲート、55……第2の
ゲートの入力線路、56……ダンピング抵抗、5
7……ダンピング抵抗、60……第3図の時刻t0
における動作点、61……第3図の時刻t1におけ
る動作点、62……第3図の時刻t3における動作
点、63……第3図の時刻t5における動作点、7
0……第1のゲート、71……第1のゲートの入
力線路、72……ゲート電流路、73……超伝導
ループ回路、74……第2のゲート、75……第
2のゲートの第1の入力線路、74……第2のゲ
ートの第2の入力線路。
Claims (1)
- 1 ジヨセフソン接合を用いたスイツチが一個ま
たは複数個直列に結合されて構成され入力線路に
印加される電流でスイツチする第1のゲートと、
磁気的に結合された入力線路を持つジヨセフソン
接合を用いた第2のゲートと、インダクタンスを
有する超伝導ストリツプラインからなる超伝導ル
ープ回路と、前記第1のゲートと前記超伝導ルー
プ回路にゲート電流を供給するゲート電流路から
構成され、前記第2のゲートの入力線路と前記第
1のゲートが直列に結合された第1の電流路と、
前記超伝導ループ回路と前記第2のゲートが直列
に結合された第2の電流路が並列に結合されるこ
とを特徴とする超伝導循環電流を用いたセルフリ
セツト超伝導ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16152984A JPS6141223A (ja) | 1984-08-02 | 1984-08-02 | 超伝導循環電流を用いたセルフリセット超伝導ル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16152984A JPS6141223A (ja) | 1984-08-02 | 1984-08-02 | 超伝導循環電流を用いたセルフリセット超伝導ル−プ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6141223A JPS6141223A (ja) | 1986-02-27 |
| JPH0342019B2 true JPH0342019B2 (ja) | 1991-06-25 |
Family
ID=15736819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16152984A Granted JPS6141223A (ja) | 1984-08-02 | 1984-08-02 | 超伝導循環電流を用いたセルフリセット超伝導ル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6141223A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
-
1984
- 1984-08-02 JP JP16152984A patent/JPS6141223A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6141223A (ja) | 1986-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0342019B2 (ja) | ||
| JPS5840945U (ja) | 3ジヨセフソン接合直結形分離回路 | |
| JPH0342020B2 (ja) | ||
| Beha et al. | A four input-AND-gate with five asymmetric interferometers | |
| US4603265A (en) | Josephson device | |
| JPH0417566B2 (ja) | ||
| JPH0234530B2 (ja) | ||
| JPH0136199B2 (ja) | ||
| JPH0342809B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0226418B2 (ja) | ||
| JPH0215898B2 (ja) | ||
| JPH0226417B2 (ja) | ||
| JPH0374051B2 (ja) | ||
| JPS6141173B2 (ja) | ||
| JPS6322645B2 (ja) | ||
| JPH0558291B2 (ja) | ||
| JPS6347286B2 (ja) | ||
| JPS6367773B2 (ja) | ||
| JPH0218619B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPS648493B2 (ja) | ||
| JPH0445008B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |