JPS6097723A - ジヨセフソン効果を用いたラツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジョセフソン接合を世いたラッチ回路に関し、
さらに詳しくは電流直接注入により動作するラッチ回路
に関する。

ジョセフノン効果を用いたゲート回路は通常ラッチング
動作を行なうので、ゲート回路により行なわれた演算結
果をラッチ回路に格納した後、ゲート回路を流れるケー
ト電流を零レベルに戻し、前記ゲート回路を零電圧状態
にリセットしなければならない。ラッチ回路に格納され
た演算結果は、次のクロック・サイクルで、ゲート電流
が所定の値まで立ち上がる時に読み出され、次のサイク
ルにおける論理演算が始まる。第１図は上記の動作を説
明するために、ゲート電流の時間変化を示したものであ
る。同図において、Ａで示される能動領域では論理演鍔
ならびにラッチ回路への演算結果の書き込みが行なわれ
る。時刻ｔ１．　１２．　ｉｓにはケート電流は零レベ
ルに戻され、前記ゲートチ回路に格納された演算結果が
読み出される。

従来提案されてきたラッチ回路には量子干渉型ゲート回
路が用いられている。量子干渉型ゲート回路は例えば文
献アップライド・フィジックス・レター誌（Ａｐｐｌｉ
ｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ）Ｖｏｌ、３３
．　Ｎｏ、８．　ＰＰ、７８１〜７８３を参照すればわ
かるように当技術分野では広く知られている。

このゲート回路では複数個のジョセフソン接合とこれら
を電気的に結合するループ回路が構成され、該ゲート回
路の制御線を流れる入力電流との磁気結合によってスイ
ッチングを起こす。

第２図はジョセフソン効果を用いたラッチ回路の従来例
を説明するだめの図で、図中１０．１１はそれぞれ書き
込み用、読み出し用の量子干渉型ケート回路、１２はイ
ンダクタンス、１３は接地、１４はデータ信号紗、１５
はラッチ・イネーブル信号線、１６はゲート電流供給線
、１７は出力線を表わす。ここで前記インダクタンス１
２は前記ゲート回路１０のもつインダクタンスより十分
大きなインダクタンス値をもつものとする。

本従来例のラッチ回路の動作は以下の如くである。ゲー
ト電流１ｇの流れている状態で、ラッチ・イネーブル信
号、続いてデータ信号が入力されると、データ信号′匿
流Ｉｄは、インダクタンス１２のもつインダクタンス仙
りが大きいので１．罷初は前記ゲート回路１０を通り、
接地１３に流ｆ’Ｌ込む。

このとき既に前記ゲート回路１０にはラッチ・イネーブ
ル信号が入力されているため、ゲート回路１０を流れる
■７流がしきい値を越えると電圧状態にスイッチング１
７、データ信号電流１ｄはインダクタンス１２よりなる
電流路を通り、接地１３に流れ込むようになる。同時に
ゲート回路１０はその負荷がインダクタンスなので、デ
ータ信号電流Ｉｄ　をインダクタンス１２よりなる電流
路に送り出すと零電圧状態にリセットする。この結果、
インダクタンス１２、ゲート回路１０よりなるループ回
路には磁束φ＝Ｌ・Ｉｄが貫ぬくことになる。

演舞クロックが終了するとケート電流、ラッチ・イネー
ブル信号和１流’ＬＥｓ　データ信号電流Ｉｄが零レベ
ルに戻される。この結果、前記ループ回路には磁束φを
保存するため循環電流Ｉｃ１ｒｃ（＝Ｉｄ）が流れ、ま
たゲートＩｉ！回路１１　（ｄ零？’Ｑ圧状態にリセッ
トされる。この状態を２進数の電１〃に対応させる。次
のクロック・サイクルが始咬り、全°Ｃのケート電流が
流れ始めると、既に入力電流として循環電流Ｉｃ１ｒｃ
の流れているゲート回路１１はスイッチングを起こし、
出力＋ｔ！１７に出力電流が流れる。こ扛によシ、２進
θのＮ１〃が読み出される。

一方、ラッチ・イネーブル信号が入力された後、データ
信号が入力されないと、ゲート回路１ｏとインダクタン
ス１２よりなるルーズ回路に循環電流Ｉｃ１ｒｃ　の残
りでいるときはゲート回路１ｏがスイッチングを起こし
循環電流が消滅し、また循環電流が流れていないときは
何も起こらないので、該ループ回路には循＠電流の流れ
てい・ない状態が実現される。これを２進数の％ｏ〃に
対応させる。

このとき、前記ケート回ｊ５１１はスイッチングを起こ
さず、従って出力線１７には出力電流が流れず、２進数
の一０〃が読み出される。

以上の如く、ジョセフソン・ラッチ回路′り：￥現され
るが、本回路には以下に述べるような欠点がある。その
１つは書き込みゲート１０として、入力電流との磁気結
合によりスイッチングを起こす量子干渉型ゲート回路を
用いるので、量子干渉型ゲート回路自身のインダクタン
スにより、回路の小型化を実現することが難しいという
ことである。

２つめには前記データ信号電流Ｉｏｕｔが前記ループ回
路に注入されたとき、書す込みグー目０がスイッチング
を起こすまでは、データ信号電流Ｉｄの大部分がケート
回路１０を流れるようにするため、大きなインダクタン
ス値をもつインダクタンスを１２に配置しなければなら
ない。この結果、前記インダクタンス１２を集積回路チ
ップ上に実現するに、大きなチップ面積を要することで
ある。３つめの欠点としてはゲート回路１０の負荷とな
るインダクタンス値が大きいため、前記ゲに大きな時間
を要する点である。これは該ラッチ回路を高速で動作さ
せようとするときに大きな障害となる。４つめの欠点と
しては２進数電ｌ〃の状態が書き込まれ、前記ループ回
路に磁束φ＝Ｌ−Ｉｄ　が保持された状態でゲート電流
、データ信号電流、ラッチ・イネーブル信号電流を切り
、零レベルに戻す際、タイミング上の問題でデータ信号
電流がラッチ・イネーブル信号電流よシ先に切れると、
一度前記ループ回路の中に生じた循環電流を、ゲート回
路１０がスイッチングすることで消滅させる危険性があ
ることである。５つめの欠点として、ゲート回路１０．
１１とも制御線を流れる入力電流と磁気結合することで
スイッチングを起こす量子干渉型ゲート回路を用いてい
るため、デバイス構造上、該ゲート回路の上部に磁気結
合する制御線を設けねばならず製造プロセスが複雑にな
る点である。

本発明の目的はかかる欠点を除去し、高速で回路の小型
化が可能なジョセフソン効果を用いたラッチ回路を提供
することにある。

本発明によれば、複数個のジョセフソン接合のそれぞれ
の一端がインダクタンスを介して互いに結合し、前記複
数個のジョセフソン接合それぞれの他端がともにゲート
電流供給線と出力線の接続点に接続された読み出し回路
を少くとも１個含み、単一または直列括続された複数個
のジョセフソン接合と、前記読み出し回路の全てのイン
ダクタンス、またはそれを含むインダクタンスとよりル
ープ回路が形成され、該ループ回路には第１および第２
の信号の流入端子、流出端子が設けられたことを特徴と
するラッチ回路が得られる。

以下に本発明を図面を用いて説明する。第３図は本発明
の一実施例を示すための図面であり、本図および第４図
、第５図を用いて第１の発明の詳細な説明を行なう。図
において３０は臨界電流値ＩＯのジョセフソン接合、３
１．３２は臨界電流値■１のジョセフソン接合３３．３
４．３５はそれぞれインダクタンス値”１　、”２　＊
　”３をもつインダクタンス、１３は接地、３６はデー
タ信号線、３７はラッチ・イネーブル信号線、３８はゲ
ート電流供給線、３９は出力線である。各回路パラメー
タ間の関係は動作マージンを考慮して、例えば下記の如
く選ぶとよい。

Ｉｏ　（Ｌｌ　＋２Ｌ２　）＝−Ｉｏ　−−−−−−（
１）Ｌ２＝Ｌ３　・・・・・・（２） ＩＯＬ２＝０．３５φ。　・・・・・・（３）Ｉｏ　／
　Ｉ　１＝　３．５　−−−−−・（４）ここでφ０は
磁束量子と呼ばれ２．０７ｍＡ−ＰＨの値をもつ。

ジョセフソン接合３０のオーダー・パラメータの位相差
をθとすると、データ信号電流Ｉｄ、ラッチ・イネーブ
ル信号電流ＩＬとθとの関係は、インダクタンス３３，
３４，３５、ジョセフソン接合３０で構成されるループ
回路を貫ぬく磁束を計算することＫよシ、 ・・・・・・（５） で与えられる。ここで前記（３）、　（４）式よＬＩｚ
Ｌ２＝＝　０．１φ０となり、接合３１．３２からなる
電流路を流れる電流は小きいので無視できるとした。

第４図はθとＩｄ＋ＩＬ　の関係を示したものである。

ご仁でデータ信号およびラッチ・イネーブル信号それぞ
れの電流振幅１ｄｏ、ＩＬＯを４■ｏ／′５に選んでい
る。

第４図より零電Ｄ”ｆレベル（Ｊｄ−ＩＬ　＝Ｏ）では
、０、Ｄ、Ｐ；、Ｆ、Ｇが安定な動作点となることかわ
かる。初期化のため、正方向にラッチ・イネーブル信号
電流、データ信号’ｆｉ　６ｉＬを流すと、Ｃ！、　Ｄ
に動作点があった場合はＣ１１）→Ｈ→■→Ｊの経路を
とり、またＥ、Ｆ’ＫｊＸＩＩ作点があった場合はＥ。

ｐ　−＋　Ｉ　−＊　ＪのＭ、路をとり、またＧに動作
点があった場合はＧ→、■の経路をと９、ともに３点に
動作点が移る。続いて両方の電流を切ると動作点は０点
に移る。この状態を２進数の一１〃に対応させる。次の
ザイクルでラッチ・イネーブル信号電流が負方向に流れ
ると動作点はＧ−＋ｉ＜→Ｌの経路をとりＬ点に移る。

この後、データ信号電流が入力されるとｉＩ！＋作点は
Ｌ−＋Ｍ−＋Ｎに経路によりＮ点に移る。クロック・ナ
イクルが終わり、ラッチ・イネーブル信号、データ信号
がｔｉｌＪｆシ、動作点は０点に移る。この状態を２進
数の一１〃に対応をせる。

一方、ラッチ・イイ・−プル信号′屯眞のみ入力され、
データ信号電流が入力されない場合は、クロック・サイ
クルの＃！了時にラッチ・・ｆネーブル信号電流が切れ
ることで動作点はＬ点からＥ点に移る。この状態を２進
数の取Ｏｌに対応させる。

前記０点に対応する位相差０を４４図に示ず如く、２π
−θ１とすると前記（）点の動作点はインダクタンス３
４に循ｉｔ流−ＩｇＳｉｎ１７１が流れている状態、ま
た前記０点の動作点はインダクタンス３４に循環電流−
ｉ　ｏＳ　ｉｎ　０１が流れている状態、また前記Ｅ点
の動作点は循環電流の流れていない状態に対応する。こ
れによりゲート電流、従ってデータ信号が切れた後もデ
ータ信号の害き込与の有無が循＠電流の有無という形で
８ｉ！憶されていることがわかる。

第５図はジョセフソン接合３１，３２．１ンダクタンス
３４で構成される読み出しゲート回路の制御特性を示し
たものである。図の縦軸は前記読み出しゲート回路が電
圧状態に遷移するゲート電流のしきい値Ｉｇを、横軸は
前記インダクタンス３４．３５を流扛る循環電流Ｉｃ１
ｒｃを示す。図中斜線部は前記読み出しゲート回路が零
電圧状態にあることを示す。４０，４１．４２は前記動
作点０．Ｅ、０点における循環電流の値−０，７ＩＯ。

０、　０．７ＩＯを示したものである。

データ信号が書き込まれている状態では、第１図Ｂに示
すゲートｉｔ流立上り時に、ゲート電流の極性に従って
、前記読み出しゲート回路の動作点が４２から４３．４
０から４４に移動し、前記ゲート回路が電圧状態に転移
する。一方、データ信号が書き込まれていない状態では
、同じく、ケート電流立上り時に、ゲート電流の極性に
従って、前記ゲート回路の動作点が４１から４５．４１
から４６に移動し、前記ゲート回路は零電圧状態に維持
される。従って前のクロック・サイクルでデータ信号が
書き込まれたか否かは、前記読み出しゲート回路が電圧
状態に遷移したが否かで判断できる。

以上の説明かられかるように本発明の電流注入型ラッチ
回路においては、電磁結合によりスイッチングを起こす
ケート回路を用いておらず回路の小型化が可能、また集
積回路として実現するときマスク数が第２図の従来例に
比べ少なくて済み製造が容易であるという利点がある。

またデータ信号電流、ラッチ・イネーブル信号電流が零
レベルに戻る際、両電流間のタイミング上の問題もなく
高速に動作することが可能である。また、データ信号電
流、ラッチ・イネーブル信号電流が、前記ジョセフソン
接合３０とインダクタンス３３゜３４．３５からなるル
ープ回路に注入されたとき、その大部分の電流が、前記
ジョセフソン接合３０からなる電流路を流れる必要がな
く、従って前記インダクタンス３３のインダクタンス値
をＬ≧φｏ／工ｏ程度にまで小さくすることが可能であ
る。この結果、高速なデータ信号の書き込みが可能にな
る。また集積回路チップ上の占有面積が小さくて済むと
いう利点を有する。

なお本実施例ではデータ信号、ラッチ・イネーブル信号
の流出端子（接地）を読み出し回路を構成するインダク
タンス３４．３５の間に設けたが、読み出し回路の外に
設けてもよい。また接合３１゜３２、インダクタンス３
４．３５．ゲートｉ流供給線３８．出力紳３９からなる
読み出し回路を１つだけ含むラッチ回路につき実施例に
示したが、これを複数個設けてもよい。また当該技術分
野で広く知られるように共振防止のための抵抗をジョセ
フソン接合３０に並列に、またインダクタンス３４．３
５に■・列に設けてもよい。

【図面の簡単な説明】

第１図はケート電流の時間変化を示したもので、Ａは能
動領域、Ｂけケート電流立上り領域を示す。 第２図は量子干渉型ゲート回路を用いたラッチ回路の従
来例ｋｋ明するための図で、ｉｏ、ｉｌ。 はゲート回路、１２はインダクタンス、１３は接地、１
４はデータ信号線、１５はラッチ・イネーブル信号線、
１６はゲート電流供給線、１７は出力線である。 第３図は本発明のランチ回路の実施例を説明するための
図で３０．３１．３２はジョセフソン接合、３３，３４
．３５はインダクタンス、３６はデータ信号線、３７は
う、チ・イネーブル信号線、３８はゲート電流供給線、
３９は出力線である。 ｖＪ４図は本発明のラッチ回路の書き込み動作説明する
ための図で、Ｏ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈ，Ｉ。 Ｊ、に、Ｌ、Ｍ、Ｎ、は動作点を示す。 第５図は本発明のラッチ回路の読み出し動作を説明する
ための図で４０．４１，４２．４３゜４４．４５．４６
は各々動作点を示す。 オ゛５図 手続補正書（自発） 特許庁長官　殿 １、事件の表示　昭和５８年　特許願第２０６４１７翼
−２、発明の名称　ジョセフソン効果を用いたラッチ回
路３、補正をする者 事件との関係　出　願　人 東京都港区芝Ｊｉ丁目３３番１月 （４２３）　日本電気株式会社 代表者　関本忠弘 ４、代理人 〒１０８　東京都港区芝１ｉ、Ｉ’１１３７番８＞；　
佳友三１１ビルｌ’、　ｂ゛、ｈｓ−、（連絡先　１１
本１気株式会９１持許部）５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 ｌ）明細書第１１員第１４行目に「ことがわかる。」と
あるのを 「ことがわかる。なお以上の説明から明らかなように本
回路ｙ−）ッチ回路として動作するためには、ラッチ・
イネーブル信号、データ信号が入力されないときに、安
定な動作点が、　Ｃ，Ｐｉ、Ｇの３点である必要がめる
。これを保証するには前記第（５）式より、前記インダ
クタンスＬＩ　＋　Ｌ！の大きさは を満足しなければならい。」と補正する。 ２）四則１１第１２頁第１７行目に「きる。」とあるの
を ［きる。なお以上の説明かられかるように、本ラッチ回
路では、あるクロック・サイクルでデータ信号、２ツチ
・イネーブル１１号が印加された後、両信号が切られ次
のクロック・サイクルで前サイクルと逆の極性をもつゲ
ート電流が印加され、前記超伝導ループ回路に循環電流
の形で蓄えられているデータが読み出されることでラッ
チ動作を行なう。」と補正する。

Claims (1)

【特許請求の範囲】
1. 複数個のジョセフソン接合のそれぞれの一端がインダク
   タンスを介して互いに結合し、前記複数個のジョセフソ
   ン接合それぞれの他端がともにゲート電流供給線と出力
   線の接続点に接続された読み出し回路を少くとも１個含
   み、単一または直列接続された複数個のジョセフソン接
   合と、前記読み出し回路の全てのインダクタンス、また
   はそれを含むインダクタンスとよりループ回路が形成さ
   れ、該ループ回路には第１および第２の信号の流入端子
   、流出端子が設けられたことを特徴とするラッチ回路。