JPH0620942A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH0620942A JPH0620942A JP4177293A JP17729392A JPH0620942A JP H0620942 A JPH0620942 A JP H0620942A JP 4177293 A JP4177293 A JP 4177293A JP 17729392 A JP17729392 A JP 17729392A JP H0620942 A JPH0620942 A JP H0620942A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- oxygen
- upper layer
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 二層レジスト法によるレジストパターン形成
方法に関し、上層レジストがダメージを受けることな
く、開口部における残渣発生を防止することが可能なレ
ジストパターン形成方法を提供することを目的とする。 【構成】 シリコン含有レジストからなる上層レジスト
３のパターンを酸素によるドライエッチングが可能なレ
ジストからなる下層レジスト２にドライエッチングによ
り転写して所望のレジストパターンを形成するに際し
て、先ず酸素に弗素化合物ガスを添加したガスを使用
し、その後、酸素のみを使用してドライエッチングす
る。
方法に関し、上層レジストがダメージを受けることな
く、開口部における残渣発生を防止することが可能なレ
ジストパターン形成方法を提供することを目的とする。 【構成】 シリコン含有レジストからなる上層レジスト
３のパターンを酸素によるドライエッチングが可能なレ
ジストからなる下層レジスト２にドライエッチングによ
り転写して所望のレジストパターンを形成するに際し
て、先ず酸素に弗素化合物ガスを添加したガスを使用
し、その後、酸素のみを使用してドライエッチングす
る。
Description
【０００１】
【産業上の利用分野】本発明は二層レジスト法によるレ
ジストパターン形成方法に関する。近年、半導体デバイ
スは高集積・高密度化の要求に対応して構造の多層化と
パターンの微細化が進行しており、このため、大きな段
差を有するウェーハの表面に極めて微細な配線や電極、
接続孔等をリソグラフィ法によって形成（パターニン
グ）することが求められている。このための有効な手段
として、二層レジスト法が注目されている。これは、レ
ジスト膜をウェーハ表面の平坦化のために必要な厚さを
持つ下層レジストの上に極薄の上層レジストを積層した
二層構造とし、先ず上層レジストを露光、現像してパタ
ーニングし、このパターンを異方性ドライエッチングに
より下層レジストに転写するものである。露光、現像に
よりパターニングする上層レジストが極薄且つ平坦であ
るから、微細なレジストパターンを高精度に形成するこ
とが出来る。
ジストパターン形成方法に関する。近年、半導体デバイ
スは高集積・高密度化の要求に対応して構造の多層化と
パターンの微細化が進行しており、このため、大きな段
差を有するウェーハの表面に極めて微細な配線や電極、
接続孔等をリソグラフィ法によって形成（パターニン
グ）することが求められている。このための有効な手段
として、二層レジスト法が注目されている。これは、レ
ジスト膜をウェーハ表面の平坦化のために必要な厚さを
持つ下層レジストの上に極薄の上層レジストを積層した
二層構造とし、先ず上層レジストを露光、現像してパタ
ーニングし、このパターンを異方性ドライエッチングに
より下層レジストに転写するものである。露光、現像に
よりパターニングする上層レジストが極薄且つ平坦であ
るから、微細なレジストパターンを高精度に形成するこ
とが出来る。
【０００２】
【従来の技術】従来の一般的な二層レジストのパターニ
ング方法を図２を参照しながら説明する。図２は従来例
の説明図であり、要部を断面図で示している。
ング方法を図２を参照しながら説明する。図２は従来例
の説明図であり、要部を断面図で示している。
【０００３】先ず基板１の表面に酸素を用いたドライエ
ッチングが可能なレジストからなる下層レジスト２を形
成したのち、この下層レジスト２の上にシリコン含有レ
ジストからなる上層レジスト３を形成する。シリコンを
含有するレジストは、一般的に酸素プラズマに対して耐
性がある。次に上層レジスト３を露光、現像してパター
ニングする。その後このパターニングされた上層レジス
ト３をエッチングマスクとして下層レジスト２を酸素を
用いて異方性ドライエッチングを行ってパターニングす
る（図２(a) 参照）。これで所望のレジストパターンが
形成されるが、この方法によれば、基板１の表面（開口
部）に微小な残渣４の付着が認められることがある（図
２(b) 参照）。このような残渣４があると、次工程での
基板１表層のドライエッチングに支障を来す。この問題
を解決する手段として、下層レジスト２をドライエッチ
ングする際のエッチングガスとして酸素に弗素化合物ガ
スを添加したものを用いる例が、特開平2-238625に開示
されている。
ッチングが可能なレジストからなる下層レジスト２を形
成したのち、この下層レジスト２の上にシリコン含有レ
ジストからなる上層レジスト３を形成する。シリコンを
含有するレジストは、一般的に酸素プラズマに対して耐
性がある。次に上層レジスト３を露光、現像してパター
ニングする。その後このパターニングされた上層レジス
ト３をエッチングマスクとして下層レジスト２を酸素を
用いて異方性ドライエッチングを行ってパターニングす
る（図２(a) 参照）。これで所望のレジストパターンが
形成されるが、この方法によれば、基板１の表面（開口
部）に微小な残渣４の付着が認められることがある（図
２(b) 参照）。このような残渣４があると、次工程での
基板１表層のドライエッチングに支障を来す。この問題
を解決する手段として、下層レジスト２をドライエッチ
ングする際のエッチングガスとして酸素に弗素化合物ガ
スを添加したものを用いる例が、特開平2-238625に開示
されている。
【０００４】
【発明が解決しようとする課題】前述のように、下層レ
ジストをパターニングする際のエッチングガスとして酸
素を使用すると開口部に残渣を生じることがある。一
方、酸素に弗素化合物ガスを添加したものを使用すると
残渣の発生を防止することが出来るが、この場合には、
上層レジストがダメージを受ける、という問題がある。
ジストをパターニングする際のエッチングガスとして酸
素を使用すると開口部に残渣を生じることがある。一
方、酸素に弗素化合物ガスを添加したものを使用すると
残渣の発生を防止することが出来るが、この場合には、
上層レジストがダメージを受ける、という問題がある。
【０００５】本発明はこのような問題を解決して、二層
レジスト法において、上層レジストがダメージを受ける
ことなく、開口部の残渣発生を防止することが可能なレ
ジストパターン形成方法を提供することを目的とする。
レジスト法において、上層レジストがダメージを受ける
ことなく、開口部の残渣発生を防止することが可能なレ
ジストパターン形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この目的は、本発明によ
れば、基板上に酸素を用いたドライエッチングが可能な
レジストからなる下層レジストを形成する工程と、該下
層レジスト上にシリコンを含有するレジストからなる上
層レジストを形成する工程と、該上層レジストをパター
ニングする工程と、該パターニングされた上層レジスト
をエッチングマスクとして該下層レジストをドライエッ
チングする工程とを有し、該下層レジストのドライエッ
チングには、先ず酸素に弗素化合物ガスを添加したガス
を使用し、その後、酸素のみを使用することを特徴とす
るレジストパターン形成方法とすることで、達成され
る。
れば、基板上に酸素を用いたドライエッチングが可能な
レジストからなる下層レジストを形成する工程と、該下
層レジスト上にシリコンを含有するレジストからなる上
層レジストを形成する工程と、該上層レジストをパター
ニングする工程と、該パターニングされた上層レジスト
をエッチングマスクとして該下層レジストをドライエッ
チングする工程とを有し、該下層レジストのドライエッ
チングには、先ず酸素に弗素化合物ガスを添加したガス
を使用し、その後、酸素のみを使用することを特徴とす
るレジストパターン形成方法とすることで、達成され
る。
【０００７】
【作用】下層レジストを酸素プラズマによりエッチング
した際に開口部に残渣を生じる機構は、前記の特開平2-
238625によれば、下層レジストのエッチングが異方性ド
ライエッチング法で行われるために上層レジストが多少
スパッタリングされ、その分解生成物のうちシリコンを
主成分とする物質（シリコンの酸化物と推定される）が
蓄積して残渣となる、と説明している。従って、エッチ
ングガスに CF4等の弗素化合物が含まれていると、これ
が残渣となるシリコン酸化物と反応して揮発性のシリコ
ン弗化物となり、残渣を生じないが、一方ではシリコン
を含有する上層レジストを若干エッチングしてダメージ
を与えることになる。本発明では上層レジストが弗素化
合物を含むエッチングガスに曝される時間が減少するか
ら、上層レジストのダメージが軽減される。
した際に開口部に残渣を生じる機構は、前記の特開平2-
238625によれば、下層レジストのエッチングが異方性ド
ライエッチング法で行われるために上層レジストが多少
スパッタリングされ、その分解生成物のうちシリコンを
主成分とする物質（シリコンの酸化物と推定される）が
蓄積して残渣となる、と説明している。従って、エッチ
ングガスに CF4等の弗素化合物が含まれていると、これ
が残渣となるシリコン酸化物と反応して揮発性のシリコ
ン弗化物となり、残渣を生じないが、一方ではシリコン
を含有する上層レジストを若干エッチングしてダメージ
を与えることになる。本発明では上層レジストが弗素化
合物を含むエッチングガスに曝される時間が減少するか
ら、上層レジストのダメージが軽減される。
【０００８】
【実施例】本発明に係るレジストパターン形成方法の実
施例を、図１を参照しながら説明する。図１は本発明の
実施例の説明図であり、要部を断面図で示している。同
図において、１は半導体ウェーハ等の基板であり、この
基板１の表層（例えば酸化膜、アルミニウム膜等）をパ
ターニングする目的で、この上にレジストパターンを形
成する。
施例を、図１を参照しながら説明する。図１は本発明の
実施例の説明図であり、要部を断面図で示している。同
図において、１は半導体ウェーハ等の基板であり、この
基板１の表層（例えば酸化膜、アルミニウム膜等）をパ
ターニングする目的で、この上にレジストパターンを形
成する。
【０００９】先ず基板１の表面に、厚さ２μm の酸素に
よるドライエッチングが可能な樹脂（例えばノボラック
系樹脂）からなる下層レジスト２を被着し、これをハー
ドベーキング（例えば 270℃、１分間）する。次にこの
下層レジスト２の上に、厚さ０.3μm のシリコンを含有
するポジ型電子線用レジスト（例えばポリアクリレート
系樹脂）からなる上層レジスト３を被着する。
よるドライエッチングが可能な樹脂（例えばノボラック
系樹脂）からなる下層レジスト２を被着し、これをハー
ドベーキング（例えば 270℃、１分間）する。次にこの
下層レジスト２の上に、厚さ０.3μm のシリコンを含有
するポジ型電子線用レジスト（例えばポリアクリレート
系樹脂）からなる上層レジスト３を被着する。
【００１０】この上層レジスト３を電子線で選択的に露
光し、所定の現像液により現像を行ってこれをパターニ
ングする。その後このパターニングされた上層レジスト
３をエッチングマスクとし、反応性イオンエッチング装
置を使用して、下層レジスト２をドライエッチングす
る。この際、最初の１.5分間は酸素にCF4 を添加したエ
ッチングガスを使用する（具体的には、酸素の流量400
SCCMに対して CF4の流量を25 SCCM とする）（図１(a)
参照）。その後、一旦プラズマの発生を停止させて処理
室内を酸素に置換し、再びプラズマを発生させて酸素に
よるドライエッチングを３.5分間行い、パターニングす
る（図１(b) 参照）。このようにして得たレジストパタ
ーンの開口部には残渣はなかった（図１(c) 参照）。
光し、所定の現像液により現像を行ってこれをパターニ
ングする。その後このパターニングされた上層レジスト
３をエッチングマスクとし、反応性イオンエッチング装
置を使用して、下層レジスト２をドライエッチングす
る。この際、最初の１.5分間は酸素にCF4 を添加したエ
ッチングガスを使用する（具体的には、酸素の流量400
SCCMに対して CF4の流量を25 SCCM とする）（図１(a)
参照）。その後、一旦プラズマの発生を停止させて処理
室内を酸素に置換し、再びプラズマを発生させて酸素に
よるドライエッチングを３.5分間行い、パターニングす
る（図１(b) 参照）。このようにして得たレジストパタ
ーンの開口部には残渣はなかった（図１(c) 参照）。
【００１１】尚、比較のために下層レジスト２のパター
ニングを、酸素のみによる５分間のドライエッチングで
行った場合には開口部に残渣が発生し、酸素と CF4の混
合ガス（酸素の流量400 SCCMに対して CF4の流量25 SCC
M ）のみによる５分間のドライエッチングで行った場合
には開口部に残渣が発生しなかったが、上層レジスト３
がダメージを受けた。
ニングを、酸素のみによる５分間のドライエッチングで
行った場合には開口部に残渣が発生し、酸素と CF4の混
合ガス（酸素の流量400 SCCMに対して CF4の流量25 SCC
M ）のみによる５分間のドライエッチングで行った場合
には開口部に残渣が発生しなかったが、上層レジスト３
がダメージを受けた。
【００１２】本発明は以上の実施例に限定されることな
く、更に種々変形して実施出来る。例えば、レジストが
上記以外の樹脂の場合であっても、又、上層レジストを
電子線露光以外の方法でパターニングする場合であって
も、本発明は有効である。
く、更に種々変形して実施出来る。例えば、レジストが
上記以外の樹脂の場合であっても、又、上層レジストを
電子線露光以外の方法でパターニングする場合であって
も、本発明は有効である。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
二層レジスト法において、上層レジストがダメージを受
けることなく、開口部の残渣発生を防止することが可能
なレジストパターン形成方法を提供することが出来、半
導体デバイスの製造における歩留り向上等に寄与する。
二層レジスト法において、上層レジストがダメージを受
けることなく、開口部の残渣発生を防止することが可能
なレジストパターン形成方法を提供することが出来、半
導体デバイスの製造における歩留り向上等に寄与する。
【図１】 本発明の実施例の説明図である。
【図２】 従来例の説明図である。
１ 基板 ２ 下層レジスト ３ 上層レジスト ４ 残渣
Claims (1)
- 【請求項１】 基板(1) 上に酸素を用いたドライエッチ
ングが可能なレジストからなる下層レジスト(2) を形成
する工程と、 該下層レジスト(2) 上にシリコンを含有するレジストか
らなる上層レジスト(3) を形成する工程と、 該上層レジスト(3) をパターニングする工程と、 該パターニングされた上層レジスト(3) をエッチングマ
スクとして該下層レジスト(2) をドライエッチングする
工程とを有し、 該下層レジスト(2) のドライエッチングには、先ず酸素
に弗素化合物ガスを添加したガスを使用し、その後、酸
素のみを使用することを特徴とするレジストパターン形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177293A JPH0620942A (ja) | 1992-07-06 | 1992-07-06 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177293A JPH0620942A (ja) | 1992-07-06 | 1992-07-06 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620942A true JPH0620942A (ja) | 1994-01-28 |
Family
ID=16028492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4177293A Withdrawn JPH0620942A (ja) | 1992-07-06 | 1992-07-06 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620942A (ja) |
-
1992
- 1992-07-06 JP JP4177293A patent/JPH0620942A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| KR100293975B1 (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| JPH0245927A (ja) | エッチング方法 | |
| JPH11186235A (ja) | 半導体装置の製造方法 | |
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JPH09321023A (ja) | 金属配線の形成方法 | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| JPH0343777B2 (ja) | ||
| JPH0466345B2 (ja) | ||
| JPS61185928A (ja) | パタ−ン形成法 | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| JP2001196377A (ja) | 半導体装置の製造方法 | |
| JPH0363209B2 (ja) | ||
| JPH11317395A (ja) | 半導体装置の製造方法 | |
| JP2000077386A (ja) | パターン形成方法 | |
| JP2002075961A (ja) | 半導体装置の製造方法 | |
| JP2760426B2 (ja) | レジスト膜のドライエツチング方法 | |
| JPH02224240A (ja) | パターン形成方法 | |
| JP3802900B2 (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JP2798944B2 (ja) | 薄膜形成方法 | |
| JPH0224017B2 (ja) | ||
| JP2001237229A (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |