JPH0622236B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0622236B2 JPH0622236B2 JP59224602A JP22460284A JPH0622236B2 JP H0622236 B2 JPH0622236 B2 JP H0622236B2 JP 59224602 A JP59224602 A JP 59224602A JP 22460284 A JP22460284 A JP 22460284A JP H0622236 B2 JPH0622236 B2 JP H0622236B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- electrode
- semiconductor
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の素子電極及び配線の構造に関するも
のである。
のである。
従来、高耐圧集積回路素子においては耐圧を確保するた
めに高比抵抗のサブストレートまたはエピタキシャル層
を用いているため、その高比抵抗の半導体上の配線にそ
れよりも大きな電圧（半導体がＮ型の場合は低い電，Ｐ
型の場合は高い電圧）が絶縁膜を介して加わったとき高
比抵抗の半導体層が容易に反転し、チャンネルリークが
発生したり、耐圧劣化等の問題が生じる。そのため配線
はそのような事が起こらない所を通すようにしなければ
ならず、配線の自由度が非常に小さくなる。
めに高比抵抗のサブストレートまたはエピタキシャル層
を用いているため、その高比抵抗の半導体上の配線にそ
れよりも大きな電圧（半導体がＮ型の場合は低い電，Ｐ
型の場合は高い電圧）が絶縁膜を介して加わったとき高
比抵抗の半導体層が容易に反転し、チャンネルリークが
発生したり、耐圧劣化等の問題が生じる。そのため配線
はそのような事が起こらない所を通すようにしなければ
ならず、配線の自由度が非常に小さくなる。
また、チャンネルリークや耐圧劣化を生じないように考
慮して配線しても、電界により絶縁膜上に集まってくる
イオンのために高比抵抗層が反転する事がある。
慮して配線しても、電界により絶縁膜上に集まってくる
イオンのために高比抵抗層が反転する事がある。
〔発明が解決しようとする問題点〕 本発明の目的はチャンネルリークや耐圧劣化の生じない
高耐圧集積回路素子を得ることにある。
高耐圧集積回路素子を得ることにある。
本発明の半導体装置は、一導電型の半導体領域に形成さ
れた他の導電型の素子領域と、上記半導体領域上に上記
素子領域から導出され上記素子領域をほぼ覆って延長さ
れる電極と、上記電極上に層間絶縁膜を介して形成さ
れ、上記電源と絶縁されて上記電極上を通過する第１の
上層配線と、それぞれが前記第１の配線の両側に設けら
れた第１及び第２の配線であって、夫々が上記第１の上
層配線と絶縁されて上記層間絶縁上に形成されかつ上記
電極の延長された部分で上記層間絶縁膜に形成された開
口を介して接続された第１及び第２の第２の配線とを有
することを特徴とする。
れた他の導電型の素子領域と、上記半導体領域上に上記
素子領域から導出され上記素子領域をほぼ覆って延長さ
れる電極と、上記電極上に層間絶縁膜を介して形成さ
れ、上記電源と絶縁されて上記電極上を通過する第１の
上層配線と、それぞれが前記第１の配線の両側に設けら
れた第１及び第２の配線であって、夫々が上記第１の上
層配線と絶縁されて上記層間絶縁上に形成されかつ上記
電極の延長された部分で上記層間絶縁膜に形成された開
口を介して接続された第１及び第２の第２の配線とを有
することを特徴とする。
本発明によれば素子領域と配線との間の金属層で素子領
域をおおっているので、配線に加わる電圧や配線にもと
づく電界によって生じるイオンの集中等の影響を素子領
域が受けることはなく、素子領域の極性反転や耐圧劣化
を生じることがない。このためチャンネルリークも防止
でき、高耐圧の半導体集積回路を得ることができる。ま
た、配線の自由度も大きく、この点でも半導体集積回路
の集積密度を向上できる。
域をおおっているので、配線に加わる電圧や配線にもと
づく電界によって生じるイオンの集中等の影響を素子領
域が受けることはなく、素子領域の極性反転や耐圧劣化
を生じることがない。このためチャンネルリークも防止
でき、高耐圧の半導体集積回路を得ることができる。ま
た、配線の自由度も大きく、この点でも半導体集積回路
の集積密度を向上できる。
次に、図面を参照して、本発明をより詳細に説明する。
第４図(A)，(B)は従来の半導体装置を示したもので、半
導体基板１１上に半導体層１を有し、この半導体層１は
分散拡散領域５で多数の島状領域に分離されるととも
に、島状領域内では半導体層１と半導体基板１１との間
に埋め込み領域６を有している。さらに島状領域にはベ
ース拡散領域２とエミッタ拡散領域３とコレクタ電極取
出拡散領域４とを有している。半導体層１上に形成され
た酸化膜９の開孔を介して各拡散領域２，３，４から電
極１０が取り出されており、電極１０は層間絶縁膜８を
介して上層配線７と交差している。
導体基板１１上に半導体層１を有し、この半導体層１は
分散拡散領域５で多数の島状領域に分離されるととも
に、島状領域内では半導体層１と半導体基板１１との間
に埋め込み領域６を有している。さらに島状領域にはベ
ース拡散領域２とエミッタ拡散領域３とコレクタ電極取
出拡散領域４とを有している。半導体層１上に形成され
た酸化膜９の開孔を介して各拡散領域２，３，４から電
極１０が取り出されており、電極１０は層間絶縁膜８を
介して上層配線７と交差している。
各拡散領域２，３，４から導出される電極１０は位置合
せの余裕を見込んだ広さで形成されるので、例えば、ベ
ース拡散領域２から導出されて電極１０はベース拡散領
域２上に形成されベース・コレクタ接合に達していな
い。エミッタ拡散領域３上の電極１０も同様である。こ
のため、上記配線７に高電圧が加わると半導体層１に反
転チャンネル１３が生じて、ベース拡散領域２と分離拡
散領域５間にリーク電流を生じる。また上層配線７に加
わる高電圧により、その下のＰＮ接合を形成するＰ型も
しくはＮ型領域の不純物濃度が増して接合耐圧を劣化せ
しめることもある。
せの余裕を見込んだ広さで形成されるので、例えば、ベ
ース拡散領域２から導出されて電極１０はベース拡散領
域２上に形成されベース・コレクタ接合に達していな
い。エミッタ拡散領域３上の電極１０も同様である。こ
のため、上記配線７に高電圧が加わると半導体層１に反
転チャンネル１３が生じて、ベース拡散領域２と分離拡
散領域５間にリーク電流を生じる。また上層配線７に加
わる高電圧により、その下のＰＮ接合を形成するＰ型も
しくはＮ型領域の不純物濃度が増して接合耐圧を劣化せ
しめることもある。
第１図(A)，(B)は本発明の一実施例を示すもので、第４
図と同じものには同じ参照符号を付して説明を省略す
る。ベース拡散領域２，エミッタ拡散領域３から導出さ
れる電極１０は導出された領域が隣接する領域と形成す
るＰＮ接合上を極力おおうように広く形成されている。
素子間の配線は全て上層配線７で形成されている。上層
配線７同志が交叉する所では電極１０を交叉用配線とし
て用いている。
図と同じものには同じ参照符号を付して説明を省略す
る。ベース拡散領域２，エミッタ拡散領域３から導出さ
れる電極１０は導出された領域が隣接する領域と形成す
るＰＮ接合上を極力おおうように広く形成されている。
素子間の配線は全て上層配線７で形成されている。上層
配線７同志が交叉する所では電極１０を交叉用配線とし
て用いている。
電極１０はこの電極１０が導出された領域とその隣接す
る領域とのなすＰＮ接合を越えて広く形成されているの
で、上層配線７に加わる高電圧によって生じる極性反転
チャンネル１３はベース拡散領域２と分離拡散領域５間
で電極１０の下には生じない。従って、ベース拡散領域
２と分離拡散領域５間にリーク電流は生じない。又ベー
ス拡散領域２と半導体層１とで形成されるＰＮ接合の不
純物濃度も上層配線７に加わる電圧によって変化しない
ので、耐圧劣化も生じない。上層配線７に加わる電圧に
よって生じる層間絶縁膜８に生じるイオンの集積も電極
１０下のＰＮ接合に影響を与えることはない。同様の効
果はエミッタ拡散領域３から導出される電極１０下の領
域にも生じる。
る領域とのなすＰＮ接合を越えて広く形成されているの
で、上層配線７に加わる高電圧によって生じる極性反転
チャンネル１３はベース拡散領域２と分離拡散領域５間
で電極１０の下には生じない。従って、ベース拡散領域
２と分離拡散領域５間にリーク電流は生じない。又ベー
ス拡散領域２と半導体層１とで形成されるＰＮ接合の不
純物濃度も上層配線７に加わる電圧によって変化しない
ので、耐圧劣化も生じない。上層配線７に加わる電圧に
よって生じる層間絶縁膜８に生じるイオンの集積も電極
１０下のＰＮ接合に影響を与えることはない。同様の効
果はエミッタ拡散領域３から導出される電極１０下の領
域にも生じる。
第２図は半導体層１に拡散抵抗１１を形成した場合の実
施例で、拡散抵抗２１の両端から導出される電極１０′
は拡散抵抗１１の領域をそれぞれ広くおおって、上層配
線７に接続領域１２で接続され、上層配線７で他の素子
との接続がなされている。
施例で、拡散抵抗２１の両端から導出される電極１０′
は拡散抵抗１１の領域をそれぞれ広くおおって、上層配
線７に接続領域１２で接続され、上層配線７で他の素子
との接続がなされている。
第３図(A)，(B)は半導体層１に横方向トランジスタを形
成した場合の実施例である。半導体層１の島状領域には
反対導電型のエミッタ領域２３と環状のコレクタ領域２
２と同一導電型のベース電極導出領域２４が形成されて
いる。これら各領域22，２３，２４から導出される電極
１０″はそれぞれの領域上を広くおおっている。上層配
線７の交叉は環状コレクタ領域２２につらなる電極１
０″でなされている。
成した場合の実施例である。半導体層１の島状領域には
反対導電型のエミッタ領域２３と環状のコレクタ領域２
２と同一導電型のベース電極導出領域２４が形成されて
いる。これら各領域22，２３，２４から導出される電極
１０″はそれぞれの領域上を広くおおっている。上層配
線７の交叉は環状コレクタ領域２２につらなる電極１
０″でなされている。
これら第２図および第３図の実施例でも第１図の実施例
と同様の効果がある。
と同様の効果がある。
このように、本願発明によればチャンネルリークがな
く、高耐圧で集積度の高い集積回路を得ることができ
る。
く、高耐圧で集積度の高い集積回路を得ることができ
る。
第１図(A)，(B)は本発明の一実施例を示す平面図および
断面図である。 第２図は本発明の他の実施例を示す平面図である。 第３図(A)，(B)は本発明の更に他の実施例を示す平面図
および断面図である。 第４図(A)，(B)は従来の半導体装置を示す平面図および
断面図である。 １……半導体層、２……ベース拡散領域、３……エミッ
タ拡散領域、４……コレクタ電極導出拡散領域、５……
分離拡散領域、６……埋込み領域、７……上層配線、８
……層間絶縁膜、９……酸化膜、１０，１０′，１０″
……電極、１１……半導体基板、１２……接続領域、２
１……拡散抵抗、２２……環状コレクタ領域、２３……
エミッタ領域、２４……ベース電極導出領域。
断面図である。 第２図は本発明の他の実施例を示す平面図である。 第３図(A)，(B)は本発明の更に他の実施例を示す平面図
および断面図である。 第４図(A)，(B)は従来の半導体装置を示す平面図および
断面図である。 １……半導体層、２……ベース拡散領域、３……エミッ
タ拡散領域、４……コレクタ電極導出拡散領域、５……
分離拡散領域、６……埋込み領域、７……上層配線、８
……層間絶縁膜、９……酸化膜、１０，１０′，１０″
……電極、１１……半導体基板、１２……接続領域、２
１……拡散抵抗、２２……環状コレクタ領域、２３……
エミッタ領域、２４……ベース電極導出領域。
Claims (1)
- 【請求項１】一導電型の半導体領域に形成された他の導
電型の素子領域と、前記半導体領域上に前記素子領域か
ら導出され前記素子領域をほぼ覆って延長される電極
と、前記電極上に層間絶縁膜を介して形成され、前記電
極と絶縁されて前記電極上を通過する第１の上層配線
と、それぞれが前記第１の配線の両側に設けられた第１
及び第２の第２の配線であって、夫々が前記第１の上層
配線と絶縁されて前記層間絶縁膜上に形成されかつ前記
電極の延長された部分で前記層間絶縁膜に形成された開
口を介して接続された第１及び第２の第２の配線とを有
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224602A JPH0622236B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224602A JPH0622236B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102047A JPS61102047A (ja) | 1986-05-20 |
| JPH0622236B2 true JPH0622236B2 (ja) | 1994-03-23 |
Family
ID=16816292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224602A Expired - Lifetime JPH0622236B2 (ja) | 1984-10-25 | 1984-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622236B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141978A (ja) * | 1974-10-07 | 1976-04-08 | Suwa Seikosha Kk | Handotaisochi |
| JPS5489594A (en) * | 1977-12-27 | 1979-07-16 | Nec Corp | Manufacture for integrated circuit |
| JPS5643005U (ja) * | 1979-09-11 | 1981-04-20 | ||
| JPS57106153A (en) * | 1980-12-24 | 1982-07-01 | Nec Corp | Semiconductor device |
| JPS57176749A (en) * | 1981-04-24 | 1982-10-30 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS57181141A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Semiconductor device |
-
1984
- 1984-10-25 JP JP59224602A patent/JPH0622236B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102047A (ja) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686551A (en) | MOS transistor | |
| JPH0434311B2 (ja) | ||
| JPH03270273A (ja) | 半導体装置およびその製造方法 | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JP2877408B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0216017B2 (ja) | ||
| JPH049378B2 (ja) | ||
| JPH03129764A (ja) | 半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH0622236B2 (ja) | 半導体装置 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPS6239547B2 (ja) | ||
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH01293661A (ja) | 半導体装置 | |
| JPS6327865B2 (ja) | ||
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2522350B2 (ja) | 半導体集積回路の保護装置 | |
| JPH034027Y2 (ja) | ||
| JPH0766392A (ja) | 電界効果トランジスタ | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPH0132666B2 (ja) | ||
| JPH05121418A (ja) | 半導体装置 | |
| JPS6358381B2 (ja) | ||
| JPH02260538A (ja) | 半導体装置 |