JPH06348782A - プリント基板設計システム用回路入力エディタ - Google Patents
プリント基板設計システム用回路入力エディタInfo
- Publication number
- JPH06348782A JPH06348782A JP5141067A JP14106793A JPH06348782A JP H06348782 A JPH06348782 A JP H06348782A JP 5141067 A JP5141067 A JP 5141067A JP 14106793 A JP14106793 A JP 14106793A JP H06348782 A JPH06348782 A JP H06348782A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- input
- printed circuit
- area
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】プリント基板設計システムにおいて、回路図デ
ータを作成後、部品配置の段階で設計対象のプリント基
板に納まらない場合が多発し、このため回路の修正・Ｌ
ＳＩ化等の後戻り作業が発生していた。この問題を回路
入力段階で発見し表示する機能をプリント基板設計シス
テムに付加する。 【構成】基板ライブラリ１に登録された基板タイプごと
の面積もしくは入力端末より入力した基板面積にもとづ
き、入力端末３から入力される回路シンボルの入力と同
時に、部品ライブラリ２に登録された部品面積を参照し
てリアルタイムに実装占有面積率の算出を行い、ディス
プレイ５に表示する。
ータを作成後、部品配置の段階で設計対象のプリント基
板に納まらない場合が多発し、このため回路の修正・Ｌ
ＳＩ化等の後戻り作業が発生していた。この問題を回路
入力段階で発見し表示する機能をプリント基板設計シス
テムに付加する。 【構成】基板ライブラリ１に登録された基板タイプごと
の面積もしくは入力端末より入力した基板面積にもとづ
き、入力端末３から入力される回路シンボルの入力と同
時に、部品ライブラリ２に登録された部品面積を参照し
てリアルタイムに実装占有面積率の算出を行い、ディス
プレイ５に表示する。
Description
【０００１】
【産業上の利用分野】本発明はプリント基板設計システ
ム用回路入力エディタに関し、特にプリント基板に対す
る実装部品の占有配置面積を入力端末から入力する回路
図シンボルの入力と同時にリアルタイムでディスプレイ
に表示する機能を付加したプリント基板設計システム用
回路入力エディタに関する。
ム用回路入力エディタに関し、特にプリント基板に対す
る実装部品の占有配置面積を入力端末から入力する回路
図シンボルの入力と同時にリアルタイムでディスプレイ
に表示する機能を付加したプリント基板設計システム用
回路入力エディタに関する。
【０００２】
【従来の技術】従来のプリント基板設計用回路入力エデ
ィタは、実装部品の配置面積のプリント基板面積に対す
る割合を示す実装占有面積率を表示する機能は有してい
なかった。
ィタは、実装部品の配置面積のプリント基板面積に対す
る割合を示す実装占有面積率を表示する機能は有してい
なかった。
【０００３】
【発明が解決しようとする課題】従来のプリント基板設
計システムでは、あらかじめ回路図シンボル入力と同時
に実装部品によるプリント基板の占有面積率を表示する
機能はなく、回路入力後のデータにもとづいて配置設計
（実装設計）を実施していた。このため、配置設計の段
階でプリント基板に搭載できない部品の存在が判明し、
回路変更による部品削減を行なう後戻り作業の発生が避
けられず工数の増大を招くという問題点があった。
計システムでは、あらかじめ回路図シンボル入力と同時
に実装部品によるプリント基板の占有面積率を表示する
機能はなく、回路入力後のデータにもとづいて配置設計
（実装設計）を実施していた。このため、配置設計の段
階でプリント基板に搭載できない部品の存在が判明し、
回路変更による部品削減を行なう後戻り作業の発生が避
けられず工数の増大を招くという問題点があった。
【０００４】本発明の目的は上述した問題点を解決し、
配置設計の段階でのプリント基板搭載不能の部品の存在
を排除し後戻り作業発生による工数増大を根本的に排除
したプリント基板設計システム用回路入力エディタを提
供することにある。
配置設計の段階でのプリント基板搭載不能の部品の存在
を排除し後戻り作業発生による工数増大を根本的に排除
したプリント基板設計システム用回路入力エディタを提
供することにある。
【０００５】
【課題を解決するための手段】本発明のプリント基板設
計システム用回路入力エディタは、基板ライブラリに登
録したプリント基板の面積もしくは入力端末からプリン
ト基板の面積を入力し、かつ前記入力端末から入力する
回路図シンボルの入力と同時に前記回路図の含む部品ご
との部品面積を部品ライブラリに登録された部品情報に
もとづいて入力し前記プリント基板に対する前記部品面
積の実装上の占有面積の割合を示す実装占有面積率を算
出してリアルタイムで出力端末のディスプレイに表示す
る構成を有する。
計システム用回路入力エディタは、基板ライブラリに登
録したプリント基板の面積もしくは入力端末からプリン
ト基板の面積を入力し、かつ前記入力端末から入力する
回路図シンボルの入力と同時に前記回路図の含む部品ご
との部品面積を部品ライブラリに登録された部品情報に
もとづいて入力し前記プリント基板に対する前記部品面
積の実装上の占有面積の割合を示す実装占有面積率を算
出してリアルタイムで出力端末のディスプレイに表示す
る構成を有する。
【０００６】また本発明のプリント基板設計システム用
回路入力エディタは、前記実装占有面積率をプリント基
板上に設計する回路図とともに所定の表示形式で前記デ
ィスプレイに表示するものとした構成を有する。
回路入力エディタは、前記実装占有面積率をプリント基
板上に設計する回路図とともに所定の表示形式で前記デ
ィスプレイに表示するものとした構成を有する。
【０００７】
【実施例】次に、図面を参照して本発明を説明する。図
１は本発明の一実施例の構成図である。本実施例は、プ
リント基板の基板タイプごとの面積を含む基板情報を格
納する基板ライブラリ１と、部品の実装上の配置面積を
含む部品情報を格納する部品ライブラリ２と、キーボー
ド等を利用する入力端末３と、実装占有面積率演算機能
を備えた回路入力エディタ４と、出力端末としてのディ
スプレイ５とを備える。
１は本発明の一実施例の構成図である。本実施例は、プ
リント基板の基板タイプごとの面積を含む基板情報を格
納する基板ライブラリ１と、部品の実装上の配置面積を
含む部品情報を格納する部品ライブラリ２と、キーボー
ド等を利用する入力端末３と、実装占有面積率演算機能
を備えた回路入力エディタ４と、出力端末としてのディ
スプレイ５とを備える。
【０００８】基板ライブラリ１に登録された基板タイプ
ごとの面積もしくは入力端末３から入力する基板面積
は、入力端末３から入力される回路図シンボルの入力と
同時に回路入力エディタ４に入力される。回路入力エデ
ィタ２は部品ライブラリ２から設計しようとするプリン
ト基板に使用する実装品すべての配置面積を入力し、実
装部品による実装占有率を算出してディスプレイ５に所
定の表示形式で表示している。
ごとの面積もしくは入力端末３から入力する基板面積
は、入力端末３から入力される回路図シンボルの入力と
同時に回路入力エディタ４に入力される。回路入力エデ
ィタ２は部品ライブラリ２から設計しようとするプリン
ト基板に使用する実装品すべての配置面積を入力し、実
装部品による実装占有率を算出してディスプレイ５に所
定の表示形式で表示している。
【０００９】図２は、ディスプレイ５のディスプレイ画
面の表示例を示す図である。
面の表示例を示す図である。
【００１０】ディスプレイ画面６には、回路表示６０の
ほかに実装占有面積率６１が算出結果にもとづいて表示
される。
ほかに実装占有面積率６１が算出結果にもとづいて表示
される。
【００１１】
【発明の効果】以上説明したように本発明は、プリント
基板設計システム用回路入力エディタに、回路設計中に
実装部品の占有面積をリアルタイムに算出して実装占有
面積率を表示することにより、部品配置工程まで進んで
から実装不可となり回路を削減するための回路修正を不
要とし、工数の増大を著しく抑圧しうる効果がある。
基板設計システム用回路入力エディタに、回路設計中に
実装部品の占有面積をリアルタイムに算出して実装占有
面積率を表示することにより、部品配置工程まで進んで
から実装不可となり回路を削減するための回路修正を不
要とし、工数の増大を著しく抑圧しうる効果がある。
【図１】本発明の一実施例の構成図である。
【図２】図１における表示例を示す図である。
１ 基板ライブラリ ２ 部品ライブラリ ３ 入力端末 ４ 回路入力エディタ ５ ディスプレイ
Claims (2)
- 【請求項１】 基板ライブラリに登録したプリント基板
の面積もしくは入力端末からプリント基板の面積を入力
し、かつ前記入力端末から入力する回路図シンボルの入
力と同時に前記回路図の含む部品ごとの部品面積を部品
ライブラリに登録された部品情報にもとづいて入力し前
記プリント基板に対する前記部品面積の実装上の占有面
積の割合を示す実装占有面積率を算出してリアルタイム
で出力端末のディスプレイに表示することを特徴とする
プリント基板設計システム用回路入力エディタ。 - 【請求項２】 前記実装占有面積率をプリント基板上に
設計する回路図とともに所定の表示形式で前記ディスプ
レイに表示することを特徴とする請求項１記載のプリン
ト基板システム設計用回路入力エディタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141067A JPH06348782A (ja) | 1993-06-14 | 1993-06-14 | プリント基板設計システム用回路入力エディタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141067A JPH06348782A (ja) | 1993-06-14 | 1993-06-14 | プリント基板設計システム用回路入力エディタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348782A true JPH06348782A (ja) | 1994-12-22 |
Family
ID=15283477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141067A Pending JPH06348782A (ja) | 1993-06-14 | 1993-06-14 | プリント基板設計システム用回路入力エディタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06348782A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03265977A (ja) * | 1990-03-15 | 1991-11-27 | Nec Corp | 配置性予測装置 |
| JPH0476777A (ja) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | セル自動配置方法 |
-
1993
- 1993-06-14 JP JP5141067A patent/JPH06348782A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03265977A (ja) * | 1990-03-15 | 1991-11-27 | Nec Corp | 配置性予測装置 |
| JPH0476777A (ja) * | 1990-07-19 | 1992-03-11 | Toshiba Corp | セル自動配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056212A (ja) | 部品搭載機用データ作成方法 | |
| JPH07321442A (ja) | プリント配線基板の部品番号表示方法 | |
| JPH06348782A (ja) | プリント基板設計システム用回路入力エディタ | |
| JP2540952B2 (ja) | 対話配線装置 | |
| JP2655476B2 (ja) | プリント基板配線設計装置 | |
| JP2887452B2 (ja) | プリント基板設計装置における部品間接続のビア・コスト情報表示装置 | |
| JPH04148379A (ja) | ラッツネスト表示方式 | |
| JPH0821041B2 (ja) | プリント基板ｃａｄの部品シンボル作成方法 | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| JP2906830B2 (ja) | プリント板ｃａｄシステム | |
| JP3238835B2 (ja) | 部品シンボル表示方法及びそのプリント配線板 | |
| JPH06191407A (ja) | 配線略図データの入力方法 | |
| JP4008643B2 (ja) | プリント配線板設計装置の動作方法 | |
| JP2001076021A (ja) | プリント基板の部品配置設計支援装置 | |
| US7000203B2 (en) | Efficient and comprehensive method to calculate IC package or PCB trace mutual inductance using circular segments and lookup tables | |
| JPS58219665A (ja) | 電子回路基板の設計方法 | |
| JPH08186399A (ja) | 実装検査データ作成方法 | |
| JP2000155768A (ja) | 配線経路表示方法 | |
| JPH07182399A (ja) | 設計ルールチェック装置 | |
| JPH0964497A (ja) | プリント配線板設計ｃａｄシステム及びそのシステムに用いる部品データの作成装置 | |
| JPH05266137A (ja) | 配置設計支援装置 | |
| JPH03154363A (ja) | 階層的配置処理方式 | |
| JPH1027192A (ja) | 配線パターン検証システム | |
| JPH0344771A (ja) | プリント基板設計装置における図形情報修正方法 | |
| JPS62154689A (ja) | 印刷配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960220 |