JPH0637450A - 薄膜多層配線基板 - Google Patents
薄膜多層配線基板Info
- Publication number
- JPH0637450A JPH0637450A JP19079392A JP19079392A JPH0637450A JP H0637450 A JPH0637450 A JP H0637450A JP 19079392 A JP19079392 A JP 19079392A JP 19079392 A JP19079392 A JP 19079392A JP H0637450 A JPH0637450 A JP H0637450A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- multilayer wiring
- wiring layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高い外部との電気的な接続が可能
で、たとえばマルチチップモジュールなどの構成に適す
る薄膜多層配線基板の提供を目的とする。 【構成】 支持基板１の主面上に多層配線部２および外
部との電気的接続をなすI/O端子部３が形成されて成る
薄膜多層配線基板において、前記 I/O端子部３が多層配
線部２の支持基板１面に隣接する第１の配線層2aを構成
する金属と同種の金属から成る複数に分離されている下
地層3a、前記各下地層3aの周縁部並びに外周辺部の配線
パターンが存在しない領域面を被覆する第１の配線層2a
と第２の配線層2bとの層間絶縁層2dと同種の絶縁体から
成る端子部保護層3b、および前記多層配線部３の第２の
配線層2c以降のいずれかの配線層を構成する金属と同種
の金属から成りその配線層に接続し、他端が対応する下
地層3aの露出面に接続するコンタクト層3cを具備した構
成を成していることを特徴とする。
で、たとえばマルチチップモジュールなどの構成に適す
る薄膜多層配線基板の提供を目的とする。 【構成】 支持基板１の主面上に多層配線部２および外
部との電気的接続をなすI/O端子部３が形成されて成る
薄膜多層配線基板において、前記 I/O端子部３が多層配
線部２の支持基板１面に隣接する第１の配線層2aを構成
する金属と同種の金属から成る複数に分離されている下
地層3a、前記各下地層3aの周縁部並びに外周辺部の配線
パターンが存在しない領域面を被覆する第１の配線層2a
と第２の配線層2bとの層間絶縁層2dと同種の絶縁体から
成る端子部保護層3b、および前記多層配線部３の第２の
配線層2c以降のいずれかの配線層を構成する金属と同種
の金属から成りその配線層に接続し、他端が対応する下
地層3aの露出面に接続するコンタクト層3cを具備した構
成を成していることを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は薄膜多層配線基板に係
り、さらに詳しくは、マルチチップモジュールやハイブ
リッドICの構成に適する薄膜多層配線基板に関する。
り、さらに詳しくは、マルチチップモジュールやハイブ
リッドICの構成に適する薄膜多層配線基板に関する。
【０００２】
【従来の技術】近年、電子部品もしくは電子回路の小形
化，高密度化（大容量化）などが図られており、たとえ
ばパッケージ化した半導体装置を、いわゆるプリント基
板に搭載・実装することが広く知られている。しかし、
前記従来の実装手段では、その高密度化（大容量化）な
どに限界あるため、薄膜技術によって製造し得る薄膜多
層配線基板を、実装用の配線基板としたマルチチップモ
ジュールなどの開発が進められている。そして、こうし
た動向に対応して、薄膜多層配線基板の開発も活発に推
進されているのが現状である。
化，高密度化（大容量化）などが図られており、たとえ
ばパッケージ化した半導体装置を、いわゆるプリント基
板に搭載・実装することが広く知られている。しかし、
前記従来の実装手段では、その高密度化（大容量化）な
どに限界あるため、薄膜技術によって製造し得る薄膜多
層配線基板を、実装用の配線基板としたマルチチップモ
ジュールなどの開発が進められている。そして、こうし
た動向に対応して、薄膜多層配線基板の開発も活発に推
進されているのが現状である。
【０００３】図３および図４はこのような薄膜多層配線
基板のそれぞれ異なる構成例の要部を断面的に示したも
ので、図３の場合は、表面に絶縁層が設けられている支
持基板１の所定領域面上に、多層配線部２を形成・配置
し、その多層配線部２の最上層の配線層2cを I/O端子形
成領域面間で延ばし I/O端子部３としている。一方、図
４の場合は、同じく表面に絶縁層が設けられている支持
基板１の所定領域面上に、多層配線部２の第１の配線層
（下地層ないし最下層）2aおよび複数個の I/O端子部３
の下地層3aを同じプロセスで形成・配置し、その後の多
層配線部２の形成段階で、つまり第２層以降の配線層2
b，2c…、たとえば配線層2cを前記第１の配線層2aと異
なる金属材料で形成するとき、前記 I/O端子部３の下地
層3a面にビアホールによって電気的に接続させており、
下地層3aが即 I/O端子部３の役割を成す構成を採ってい
る。なお、図３，図４において、3dは配線層2a，2b，2c
…間の層間絶縁層を、2d′は表面保護層をそれぞれ示
す。
基板のそれぞれ異なる構成例の要部を断面的に示したも
ので、図３の場合は、表面に絶縁層が設けられている支
持基板１の所定領域面上に、多層配線部２を形成・配置
し、その多層配線部２の最上層の配線層2cを I/O端子形
成領域面間で延ばし I/O端子部３としている。一方、図
４の場合は、同じく表面に絶縁層が設けられている支持
基板１の所定領域面上に、多層配線部２の第１の配線層
（下地層ないし最下層）2aおよび複数個の I/O端子部３
の下地層3aを同じプロセスで形成・配置し、その後の多
層配線部２の形成段階で、つまり第２層以降の配線層2
b，2c…、たとえば配線層2cを前記第１の配線層2aと異
なる金属材料で形成するとき、前記 I/O端子部３の下地
層3a面にビアホールによって電気的に接続させており、
下地層3aが即 I/O端子部３の役割を成す構成を採ってい
る。なお、図３，図４において、3dは配線層2a，2b，2c
…間の層間絶縁層を、2d′は表面保護層をそれぞれ示
す。
【０００４】
【発明が解決しようとする課題】しかし、前記図３およ
び図４に要部を図示した構成の薄膜多層配線基板の場合
は、次のような不都合な問題が認められる。先ず、図３
に図示した構成では、支持基板１面上の第１の配線層2a
を成す下地層および I/O端子部３、特に I/O端子部３の
形成予定領域は何等保護されないまま、多層配線部２が
形成されることになる。つまり、所要の配線層2a，2b，
2c…などを順次形成するプロセスにおいて、金属層
（膜）や層間絶縁層2dの選択的なエッチングによるパタ
ーンニング時に、前記 I/O端子部３を形成予定領域面の
絶縁層が除去ないし損傷され、絶縁機能が損なわれると
いう問題がある。特に、表面酸化層を有するシリコン板
を支持基板１とした場合、前記表面酸化層の損傷などに
より、各 I/O端子部３間で電気的な短絡を起こし易いと
いう不都合がある。
び図４に要部を図示した構成の薄膜多層配線基板の場合
は、次のような不都合な問題が認められる。先ず、図３
に図示した構成では、支持基板１面上の第１の配線層2a
を成す下地層および I/O端子部３、特に I/O端子部３の
形成予定領域は何等保護されないまま、多層配線部２が
形成されることになる。つまり、所要の配線層2a，2b，
2c…などを順次形成するプロセスにおいて、金属層
（膜）や層間絶縁層2dの選択的なエッチングによるパタ
ーンニング時に、前記 I/O端子部３を形成予定領域面の
絶縁層が除去ないし損傷され、絶縁機能が損なわれると
いう問題がある。特に、表面酸化層を有するシリコン板
を支持基板１とした場合、前記表面酸化層の損傷などに
より、各 I/O端子部３間で電気的な短絡を起こし易いと
いう不都合がある。
【０００５】また、図４に図示した構成でも、前記図３
の構成の場合と同様の問題がある。たとえば多層配線部
２の形成段階で、 I/O端子部３を成す下地層3aの表面が
損傷され、外部との電気的な接続を行うため、ワイヤボ
ンデングなど行ったときに、十分な接続強度を採り得な
いという問題がある。
の構成の場合と同様の問題がある。たとえば多層配線部
２の形成段階で、 I/O端子部３を成す下地層3aの表面が
損傷され、外部との電気的な接続を行うため、ワイヤボ
ンデングなど行ったときに、十分な接続強度を採り得な
いという問題がある。
【０００６】一方、図５に要部の構成を図示したごと
く、多層配線部２の層間絶縁層2dの一部を延設し、この
延設された絶縁層面上に I/O端子部３ないしコンタクト
部を形成・配置することも知られている。しかし、この
構成の場合は、下地層を成す絶縁層が、一般に緩衝剤と
して作用し、 I/O端子部３の機械的な固定性が劣るた
め、外部との信頼性のある電気的な接続を達成し得ない
という問題がある。特に、下地層を成す絶縁層が、ポリ
イミド樹脂など有機物系の場合は、機械的な接続に要す
る力が分散し易いので接続の確実性が損なわれる。
く、多層配線部２の層間絶縁層2dの一部を延設し、この
延設された絶縁層面上に I/O端子部３ないしコンタクト
部を形成・配置することも知られている。しかし、この
構成の場合は、下地層を成す絶縁層が、一般に緩衝剤と
して作用し、 I/O端子部３の機械的な固定性が劣るた
め、外部との信頼性のある電気的な接続を達成し得ない
という問題がある。特に、下地層を成す絶縁層が、ポリ
イミド樹脂など有機物系の場合は、機械的な接続に要す
る力が分散し易いので接続の確実性が損なわれる。
【０００７】本発明は上記した点に鑑みなされたもの
で、信頼性の高い外部との電気的な接続が可能で、たと
えばマルチチップモジュールなどの構成に適する薄膜多
層配線基板の提供を目的とする。
で、信頼性の高い外部との電気的な接続が可能で、たと
えばマルチチップモジュールなどの構成に適する薄膜多
層配線基板の提供を目的とする。
【０００８】
【課題を解決するための手段】本発明に係る薄膜多層配
線基板は、支持基板の主面上に多層配線部および外部と
の電気的接続をなす I/O端子部が形成されて成る薄膜多
層配線基板において、前記 I/O端子部が多層配線部の支
持基板面に隣接する第１の配線層を構成する金属と同種
の金属から成る複数に分離されている下地層、前記各下
地層の周縁部並びに外周辺部の配線パターンが存在しな
い領域面を被覆する第１の配線層と第２の配線層との層
間絶縁層と同種の絶縁体から成る端子部保護層、および
前記多層配線部の第２の配線層以降のいずれかの配線層
を構成する金属と同種の金属から成りその配線層に接続
し、他端が対応する下地層の露出面に接続するコンタク
ト層を具備した構成を成していることを特徴とする。
線基板は、支持基板の主面上に多層配線部および外部と
の電気的接続をなす I/O端子部が形成されて成る薄膜多
層配線基板において、前記 I/O端子部が多層配線部の支
持基板面に隣接する第１の配線層を構成する金属と同種
の金属から成る複数に分離されている下地層、前記各下
地層の周縁部並びに外周辺部の配線パターンが存在しな
い領域面を被覆する第１の配線層と第２の配線層との層
間絶縁層と同種の絶縁体から成る端子部保護層、および
前記多層配線部の第２の配線層以降のいずれかの配線層
を構成する金属と同種の金属から成りその配線層に接続
し、他端が対応する下地層の露出面に接続するコンタク
ト層を具備した構成を成していることを特徴とする。
【０００９】
【作用】本発明によれば、先ず、 I/O端子部が第１の配
線層と同種の金属から成る下地層は、第１の配線層と同
プロセスで同時に形成し得るので、支持基板面に対し確
実に絶縁性を保持するばかりでなく、その下地層周縁部
並びに外周辺部の配線パターンが存在しない領域面が絶
縁層で被覆されている。そして、前記のような構造ない
し形態をなす下地層の露出面に第２の配線層以降のいず
れかの配線層から延ばされてコンタクト層を構成してい
る。つまり、各 I/O端子部は支持基板面に対して所要の
電気的な絶縁性を確保しながら、異種の金属で複層にか
つ緩衝作用受けない形に構成されるとともに、良好な表
面状態を呈しているため、外部電源などに対し信頼性の
高い接続機能を保持・発揮する。
線層と同種の金属から成る下地層は、第１の配線層と同
プロセスで同時に形成し得るので、支持基板面に対し確
実に絶縁性を保持するばかりでなく、その下地層周縁部
並びに外周辺部の配線パターンが存在しない領域面が絶
縁層で被覆されている。そして、前記のような構造ない
し形態をなす下地層の露出面に第２の配線層以降のいず
れかの配線層から延ばされてコンタクト層を構成してい
る。つまり、各 I/O端子部は支持基板面に対して所要の
電気的な絶縁性を確保しながら、異種の金属で複層にか
つ緩衝作用受けない形に構成されるとともに、良好な表
面状態を呈しているため、外部電源などに対し信頼性の
高い接続機能を保持・発揮する。
【００１０】
【実施例】以下、図１および図２を参照して本発明の一
実施例を説明する。
実施例を説明する。
【００１１】図１は本発明に係る薄膜多層配線基板の要
部構成例を断面的に示したもので、１は支持基板、たと
えば酸化膜付き（図示せず）のシリコン基板、２は前記
酸化膜付きのシリコン基板１面上に酸化膜（絶縁層）を
介して一体的に形成・配置された多層配線部、３は同じ
く前記酸化膜付きのシリコン基板１の他の領域面上に酸
化膜（絶縁層）を介して一体的に形成・配置された外部
との電気的接続をなすI/O端子部である。そして、前記
I/O端子部３は、多層配線部２の支持基板１面に隣接す
る第１の配線層2aを構成する金属、たとえばTiやCrと同
種の金属から成る複数に分離されている下地層3a、前記
各下地層3aの少なくとも周縁部の一部並びに外周辺部の
配線パターンが存在しない領域の支持基板１面を被覆す
る第１の配線層2aと第２の配線層2bとの層間絶縁層2dと
同種の絶縁体から成る端子部保護層3b、および前記多層
配線部２の第２の配線層2b以降のいずれかの配線層2b，
2c…を構成する金属、たとえばTi-Cu-Ti複合系もしくは
Cr-Cu-Cr複合系と同種の金属から成りその配線層2b，2c
…に接続し、他端が対応する下地層3aの露出面に接続す
るコンタクト層3cで構成されている。
部構成例を断面的に示したもので、１は支持基板、たと
えば酸化膜付き（図示せず）のシリコン基板、２は前記
酸化膜付きのシリコン基板１面上に酸化膜（絶縁層）を
介して一体的に形成・配置された多層配線部、３は同じ
く前記酸化膜付きのシリコン基板１の他の領域面上に酸
化膜（絶縁層）を介して一体的に形成・配置された外部
との電気的接続をなすI/O端子部である。そして、前記
I/O端子部３は、多層配線部２の支持基板１面に隣接す
る第１の配線層2aを構成する金属、たとえばTiやCrと同
種の金属から成る複数に分離されている下地層3a、前記
各下地層3aの少なくとも周縁部の一部並びに外周辺部の
配線パターンが存在しない領域の支持基板１面を被覆す
る第１の配線層2aと第２の配線層2bとの層間絶縁層2dと
同種の絶縁体から成る端子部保護層3b、および前記多層
配線部２の第２の配線層2b以降のいずれかの配線層2b，
2c…を構成する金属、たとえばTi-Cu-Ti複合系もしくは
Cr-Cu-Cr複合系と同種の金属から成りその配線層2b，2c
…に接続し、他端が対応する下地層3aの露出面に接続す
るコンタクト層3cで構成されている。
【００１２】本発明に係る薄膜多層配線基板は、次のよ
うな手段で容易に製造し得る。図２(a) (e)は製造実施
態様例を模式的に示す断面図であり、先ず絶縁性支持基
板（ベース基板）１として、たとえば酸化膜付きのシリ
コン基板を用意する。次いで前記絶縁性支持基板１の主
面上に、第１の金属層（下地層）として、たとえば蒸着
もしくはスパッタリングにより、Ti層やCr層などおよび
Al層を順次被着・形成した後、たとえば酸素ガスおよび
CF4 によるドライエッチングなどでパターンニングし
て、第１の配線層2aおよび所要数の I/O端子部３の下地
層3aを形成する（図２(a))。つまり、第１の配線層2aお
よび I/O端子部３の下地層3aは、高融点の金属層とAl層
（表面層）との複合層で構成されている。その後、前記
第１の配線層2aおよび I/O端子部３の下地層3aを形成し
た面に、層間絶縁層2dとして、たとえばポリイミド樹脂
層を被着・形成する（図２(b))。この層間絶縁層2dの形
成において、各下地層3aの主面の一部を露出させるよう
に周縁部、並びに外周辺部の配線パターンが存在しない
領域も合わせて保護のため被覆する。 前記層間絶縁層
2dおよび下地層3a周辺の保護層を形成してから、第２の
配線層2b，2c…、およびそれら配線層2b，2c…層間の層
間絶縁層2dをいわゆる薄膜技術により順次形成して、所
要の薄膜多層配線部２を形成する（図２(c) 〜(e))。こ
こで、配線層2b，2c…は、たとえばCu層をTi層で挾んだ
構成の複合体、もしくはCu層をCr層で挾んだ構成の複合
体であり、前記の下地層3aまで、いずれかの配線層形成
段階で延設され、下地層3aの露出面に電気的に接続して
コンタクト層3cを設け I/O端子部３を形成する一方、最
上層の配線層（図では2c）の保護用絶縁層2d′を被着・
形成することにより、前記図１に示す構成の薄膜多層配
線基板が得られる。そして、この構成においては、前記
保護用絶縁層2d′面を、電子部品の搭載・実装に利用す
ることも可能である。
うな手段で容易に製造し得る。図２(a) (e)は製造実施
態様例を模式的に示す断面図であり、先ず絶縁性支持基
板（ベース基板）１として、たとえば酸化膜付きのシリ
コン基板を用意する。次いで前記絶縁性支持基板１の主
面上に、第１の金属層（下地層）として、たとえば蒸着
もしくはスパッタリングにより、Ti層やCr層などおよび
Al層を順次被着・形成した後、たとえば酸素ガスおよび
CF4 によるドライエッチングなどでパターンニングし
て、第１の配線層2aおよび所要数の I/O端子部３の下地
層3aを形成する（図２(a))。つまり、第１の配線層2aお
よび I/O端子部３の下地層3aは、高融点の金属層とAl層
（表面層）との複合層で構成されている。その後、前記
第１の配線層2aおよび I/O端子部３の下地層3aを形成し
た面に、層間絶縁層2dとして、たとえばポリイミド樹脂
層を被着・形成する（図２(b))。この層間絶縁層2dの形
成において、各下地層3aの主面の一部を露出させるよう
に周縁部、並びに外周辺部の配線パターンが存在しない
領域も合わせて保護のため被覆する。 前記層間絶縁層
2dおよび下地層3a周辺の保護層を形成してから、第２の
配線層2b，2c…、およびそれら配線層2b，2c…層間の層
間絶縁層2dをいわゆる薄膜技術により順次形成して、所
要の薄膜多層配線部２を形成する（図２(c) 〜(e))。こ
こで、配線層2b，2c…は、たとえばCu層をTi層で挾んだ
構成の複合体、もしくはCu層をCr層で挾んだ構成の複合
体であり、前記の下地層3aまで、いずれかの配線層形成
段階で延設され、下地層3aの露出面に電気的に接続して
コンタクト層3cを設け I/O端子部３を形成する一方、最
上層の配線層（図では2c）の保護用絶縁層2d′を被着・
形成することにより、前記図１に示す構成の薄膜多層配
線基板が得られる。そして、この構成においては、前記
保護用絶縁層2d′面を、電子部品の搭載・実装に利用す
ることも可能である。
【００１３】本発明は上記例示に限定されるものでな
く、発明の主旨、換言すると I/O端子部を第１の配線層
の構成と同種の金属の下地層を設け、この下地層の周縁
部並びに外周辺部の配線パターンが存在しない領域面を
層間絶縁層と同種の絶縁体で被覆して端子部保護層を設
けること、および第２の配線層以降のいずれかの配線層
を構成する金属配線層に延長し対応する下地層の露出面
に接続してコンタクト層とすることを具備する範囲で、
たとえば I/O端子部も周辺部および中心部に散在させて
設置してもよい。
く、発明の主旨、換言すると I/O端子部を第１の配線層
の構成と同種の金属の下地層を設け、この下地層の周縁
部並びに外周辺部の配線パターンが存在しない領域面を
層間絶縁層と同種の絶縁体で被覆して端子部保護層を設
けること、および第２の配線層以降のいずれかの配線層
を構成する金属配線層に延長し対応する下地層の露出面
に接続してコンタクト層とすることを具備する範囲で、
たとえば I/O端子部も周辺部および中心部に散在させて
設置してもよい。
【００１４】
【発明の効果】以上説明したように、本発明に係る薄膜
多層配線基板においては、先ず、 I/O端子部の一部を成
す第１の配線層と同種の金属から成る下地層が、第１の
配線層と同じプロセスで同時に形成されるので、支持基
板面に対し確実に絶縁性を保持するばかりでなく、その
下地層周縁部並びに外周辺部の配線パターンが存在しな
い領域面が絶縁層で被覆されている。そして、前記のよ
うな構造ないし形態を採っている形で、前記下地層の露
出面に第２の配線層以降のいずれかの配線層が延ばされ
てコンタクト層を構成している。つまり、各 I/O端子部
は支持基板面に対して所要の電気的な絶縁性を確保しな
がら、異種の金属で複層にかつ緩衝作用受けない形に構
成されるとともに、良好な表面状態を呈しているため、
外部電源などに対し信頼性の高い接続機能を保持・発揮
する。
多層配線基板においては、先ず、 I/O端子部の一部を成
す第１の配線層と同種の金属から成る下地層が、第１の
配線層と同じプロセスで同時に形成されるので、支持基
板面に対し確実に絶縁性を保持するばかりでなく、その
下地層周縁部並びに外周辺部の配線パターンが存在しな
い領域面が絶縁層で被覆されている。そして、前記のよ
うな構造ないし形態を採っている形で、前記下地層の露
出面に第２の配線層以降のいずれかの配線層が延ばされ
てコンタクト層を構成している。つまり、各 I/O端子部
は支持基板面に対して所要の電気的な絶縁性を確保しな
がら、異種の金属で複層にかつ緩衝作用受けない形に構
成されるとともに、良好な表面状態を呈しているため、
外部電源などに対し信頼性の高い接続機能を保持・発揮
する。
【図１】本発明に係る薄膜多層配線基板の要部構成例を
示す断面図。
示す断面図。
【図２】本発明に係る薄膜多層配線基板を製造する工程
例を模式的に示したもので、(a) は第１層目の配線層お
よび I/O端子部の下地層を形成した状態を示す断面図、
18b) は第１層目の層間絶縁層を形成した状態を示す断
面図、(c) は第２層目の配線層を形成した状態を示す断
面図、(d) は第２層目の層間絶縁層を形成した状態を示
す断面図、(e) はコンタクト層を兼ねる最上層配線層を
形成し、さらに表面保護層を設けた状態を示す断面図。
例を模式的に示したもので、(a) は第１層目の配線層お
よび I/O端子部の下地層を形成した状態を示す断面図、
18b) は第１層目の層間絶縁層を形成した状態を示す断
面図、(c) は第２層目の配線層を形成した状態を示す断
面図、(d) は第２層目の層間絶縁層を形成した状態を示
す断面図、(e) はコンタクト層を兼ねる最上層配線層を
形成し、さらに表面保護層を設けた状態を示す断面図。
【図３】従来の薄膜多層配線基板の要部構成例を示す断
面図。
面図。
【図４】従来の薄膜多層配線基板の他の要部構成例を示
す断面図。
す断面図。
【図５】従来の薄膜多層配線基板のさらに他の要部構成
例を示す断面図。
例を示す断面図。
１…絶縁性支持基板 ２…多層配線部 2a…最下層
配線層 2b…第２層目の配線層 2c…最上層配線層
2d…層間絶縁層 2d′…表面保護層 ３… I/O端子部 3a…下地層 3b…端子保護層
3c…コンタクト層
配線層 2b…第２層目の配線層 2c…最上層配線層
2d…層間絶縁層 2d′…表面保護層 ３… I/O端子部 3a…下地層 3b…端子保護層
3c…コンタクト層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｑ
Claims (1)
- 【請求項１】 支持基板の主面上に多層配線部および外
部との電気的接続をなす I/O端子部が形成されて成る薄
膜多層配線基板において、 前記 I/O端子部が多層配線部の支持基板面に隣接する第
１の配線層を構成する金属と同種の金属から成る複数に
分離されている下地層、 前記各下地層の周縁部並びに外周辺部の配線パターンが
存在しない領域面を被覆する第１の配線層と第２の配線
層との層間絶縁層と同種の絶縁体から成る端子部保護
層、および前記多層配線部の第２の配線層以降のいずれ
かの配線層を構成する金属と同種の金属から成りその配
線層に接続し、他端が対応する下地層の露出面に接続す
るコンタクト層を具備した構成を成していることを特徴
とする薄膜多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19079392A JP3565872B2 (ja) | 1992-07-17 | 1992-07-17 | 薄膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19079392A JP3565872B2 (ja) | 1992-07-17 | 1992-07-17 | 薄膜多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637450A true JPH0637450A (ja) | 1994-02-10 |
| JP3565872B2 JP3565872B2 (ja) | 2004-09-15 |
Family
ID=16263837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19079392A Expired - Fee Related JP3565872B2 (ja) | 1992-07-17 | 1992-07-17 | 薄膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565872B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100254873B1 (ko) * | 1997-07-09 | 2000-05-01 | 구본준 | 액정표시장치 |
-
1992
- 1992-07-17 JP JP19079392A patent/JP3565872B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100254873B1 (ko) * | 1997-07-09 | 2000-05-01 | 구본준 | 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3565872B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| US20020001937A1 (en) | Semiconductor package board using a metal base | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JP2003218525A (ja) | 回路基板及びその製造方法 | |
| JPH0730012A (ja) | 半導体装置 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2001053075A (ja) | 配線構造及び配線形成方法 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JPH0529483A (ja) | 半導体集積装置 | |
| JP3106493B2 (ja) | 半導体装置 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JPH0637450A (ja) | 薄膜多層配線基板 | |
| JP2007273624A (ja) | 半導体装置及びその製造方法 | |
| JPH05198948A (ja) | 厚膜と薄膜の混成多層回路基板 | |
| JP2000332016A (ja) | 半導体装置および半導体製造方法 | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| JP3169254B2 (ja) | 多層配線基板 | |
| JP4424298B2 (ja) | 電子部品 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH06326471A (ja) | 多層配線基板 | |
| JPH06310866A (ja) | 多層配線基板及びその製造方法 | |
| JPH041731Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |