JPH0638458B2 - チツプキヤリアとその製造方法 - Google Patents

チツプキヤリアとその製造方法

Info

Publication number
JPH0638458B2
JPH0638458B2 JP60202643A JP20264385A JPH0638458B2 JP H0638458 B2 JPH0638458 B2 JP H0638458B2 JP 60202643 A JP60202643 A JP 60202643A JP 20264385 A JP20264385 A JP 20264385A JP H0638458 B2 JPH0638458 B2 JP H0638458B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
lsi chip
chip
cap
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60202643A
Other languages
English (en)
Other versions
JPS6262545A (ja
Inventor
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60202643A priority Critical patent/JPH0638458B2/ja
Publication of JPS6262545A publication Critical patent/JPS6262545A/ja
Publication of JPH0638458B2 publication Critical patent/JPH0638458B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チップキャリアとその製造方法、特に、電子
装置等に使用され入出力パッド付きセラミック基板にＬ
ＳＩチップをフェイスダウンで実装するチップキャリア
とその製造方法に関する。
〔従来の技術〕
従来のチップキャリアは第２図に示すように、セラミッ
ク基板２１上の金属層２２にＬＳＩチップ２３を固着
し、ワイヤ２４でＬＳＩチップ２３と基板２１上のパッ
ド２５に電気的に接続し、キャップ２６を封止している
（例えば特開昭57−126151公報）。
〔発明が解決しようとする問題点〕 しかしながら、このような上述した従来のチップキャリ
アでは、ＬＳＩチップがフェイスアップ実装のために、
上にヒートシンク等の放熱部品を付けても放熱効果が少
なく、下にはチップキャリアを乗せる基板が来るので放
熱部品は取り付けられなく、消費電力の多いＬＳＩチッ
プの実装には適しないという欠点がある。
〔問題点を解決するための手段〕
上述の課題を解決するために、本発明のチップキャリア
は、ＬＳＩチップと、内面に前記ＬＳＩチップのリード
と接続されるリード用パッドが形成され外面に前記パッ
ドと接続された突起状のパッドが形成され側面に封止の
ための金属層が形成されたセラミック基板と、前記ＬＳ
Ｉチップと前記セラミック基板の間に設けられ前記ＬＳ
Ｉチップを支持するスペーサと、前記セラミック基板が
挿入され前記セラミック基板の前記金属層に接続される
ことにより前記ＬＳＩチップを封止し前記ＬＳＩチップ
と接続されるキャップとを含む。
さらに、本発明のチップキャリアの製造方法は、前記Ｌ
ＳＩチップと前記キャップとの接続と前記キャップと前
記セラミック基板との接続とを、Ａｕ／Ｓｎ（８０ｗｔ
％）で同時に行うことにより、このチップキャリアを製
造する。
〔実施例〕
次に、本発明の実施例について、図面を参照して説明す
る。
第１図は本発明の一実施例を示す縦断面図である。
第１図に示すチップキャリアは、セラミック基板１の内
面にはリード用パッド２が、外面には突起状パッド３
が、側面には金属層４が、各々設けてあり、リード用パ
ッド２と突起状パッド３はセラミック基板１内で接続さ
れている。スペーサ５はゴム状のもの（例えばシリコー
ンゴム）で、接着剤６（例えばシリコーン系）でセラミ
ック基板１に付けられている。ＬＳＩチップ７はフェイ
スダウンでスペーサ５上に接着剤６で付けられ、ＬＳＩ
チップ７のリード８はセラミック基板１上のリード用パ
ッド２に接続されている。キャップ９はＬＳＩチップ７
にAu／Sn10(80／20wt%)で付けられ、セラミック基板１
の金属層４にもAu／Sn10(80／20wt%)で付けられてい
る。
キャップ９はCu／MoやBeOなど熱伝導率の良いものを用
いることによりキャップ９上に付けられるヒートシンク
等の放熱部品にＬＳＩチップ７で発生する熱を効率よく
伝えられる。スペーサ５はゴム状のものを用いることに
より、スペーサ５やセラミック基板１の凹凸やＬＳＩチ
ップ７とセラミック基板１と傾きにＬＳＩチップ７の回
路面（スペーサ５側の面）へのキズを防止している。
次に、第１図に示すチップキャリアの製造手順について
説明する。
初めに、スペーサ５をセラミック基板１に接着剤６で付
ける。
次に、スペーサ５上にＬＳＩチップ７フェイスダウン実
装で接着剤６により付ける。そして、ＬＳＩチップ７の
リード８をセラミック基板１上のリード用パッド２に付
ける（例えば、半田付けや熱圧着ボンディング）。
さらに、ＬＳＩチップ７とキャップ９との間に板状のAu
／Snをはさみ、かつ金属層４の周囲にもAu／Snを置い
て、キャップ９とセラミック基板１とを押せながら加熱
することで、ＬＳＩチップ７はキャップ９に半田付けさ
れ、かつ封止されて完成する。
スペーサ５は先にＬＳＩチップ７に付けてもセラミック
基板１に付けても良い。
Au／Snはキャップ９かまたはＬＳＩチップ７、金属層４
かまたはキャップ９、の各々の一方または両方に予備半
田しても良い。
〔発明の効果〕
本発明のチップキャリアとその製造方法は、LSIチップ
とキャップとの接続と封止をAu／Snにより同時に行うこ
とにより、放熱性ならびに気密性を向上できるという効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す縦断面、第２図は従来
の一例を示す断面図である。 １，２１……セラミック基板、２……リード用パッド、
３……突起状パッド、４……金属層、５……スペーサ、
６……接着剤、７，２３……LSIチップ、８……リー
ド、９，２６……キャップ、１０……Au／Sn、２２……
金属層、２４……ワイヤー、２５……パッド。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】ＬＳＩチップと、 内面に前記ＬＳＩチップのリードと接続されるリード用
    パッドが形成され外面に前記パッドと接続された突起状
    のパッドが形成され側面に封止のための金属層が形成さ
    れたセラミック基板と、 前記ＬＳＩチップと前記セラミック基板の間に設けられ
    前記ＬＳＩチップを支持するスペーサと、 前記セラミック基板が挿入され内側面が前記セラミック
    基板の前記金属層に接続されることにより前記ＬＳＩチ
    ップを封止し前記ＬＳＩチップと接続されるキャップと
    を含むことを特徴とするチップキャリア。
  2. 【請求項２】前記ＬＳＩチップと前記キャップとの接続
    と前記キャップと前記セラミック基板との接続とを、Ａ
    ｕ／Ｓｎ（８０ｗｔ％）で同時に行うことを特徴とする
    特許請求の範囲第１項記載のチップキャリアの製造方
    法。
JP60202643A 1985-09-12 1985-09-12 チツプキヤリアとその製造方法 Expired - Lifetime JPH0638458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60202643A JPH0638458B2 (ja) 1985-09-12 1985-09-12 チツプキヤリアとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60202643A JPH0638458B2 (ja) 1985-09-12 1985-09-12 チツプキヤリアとその製造方法

Publications (2)

Publication Number Publication Date
JPS6262545A JPS6262545A (ja) 1987-03-19
JPH0638458B2 true JPH0638458B2 (ja) 1994-05-18

Family

ID=16460737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60202643A Expired - Lifetime JPH0638458B2 (ja) 1985-09-12 1985-09-12 チツプキヤリアとその製造方法

Country Status (1)

Country Link
JP (1) JPH0638458B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421945A (en) * 1987-07-16 1989-01-25 Toshiba Corp Electronic element mounting module
JPH01150343A (ja) * 1987-12-07 1989-06-13 Nec Corp チップキャリア用キャップ
CA2021682C (en) * 1989-07-21 1995-01-03 Yukio Yamaguchi Chip-carrier with alpha ray shield
US5264726A (en) * 1989-07-21 1993-11-23 Nec Corporation Chip-carrier
JP2827684B2 (ja) * 1992-03-17 1998-11-25 日本電気株式会社 半導体装置
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
CN113035788B (zh) * 2019-12-25 2025-03-14 台湾积体电路制造股份有限公司 封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961148A (ja) * 1982-09-30 1984-04-07 Hitachi Ltd セラミツク基板の製造方法
JPS6076148A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ
JPS6076149A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ

Also Published As

Publication number Publication date
JPS6262545A (ja) 1987-03-19

Similar Documents

Publication Publication Date Title
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JPS6376444A (ja) チツプキヤリア
JPS61166051A (ja) 樹脂封止型半導体装置
JPH04164361A (ja) 樹脂封止型半導体装置
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
JPS62202548A (ja) 半導体装置
JPH0638458B2 (ja) チツプキヤリアとその製造方法
JPH0418694B2 (ja)
JP2590521B2 (ja) チップキャリア
JPH07176664A (ja) 半導体装置およびその製造方法
JPH07263618A (ja) 混成集積回路装置
JPS59219942A (ja) チツプキヤリア
JPH1197569A (ja) 半導体パッケージ
JPH0529484A (ja) Ｉｃチツプの実装構造
JPS6313337A (ja) 半導体素子の実装方法
JP2504465B2 (ja) 半導体装置
JP2715974B2 (ja) 半導体装置及びその製造方法
JPH10214934A (ja) 半導体装置及びその製造方法
JPH027469Y2 (ja)
JPH0448768A (ja) 半導体装置及びその製造方法
JPH01173747A (ja) 樹脂封止形半導体装置
JPS63276258A (ja) 半導体集積回路装置
JPS60206673A (ja) サ−マルヘツド
JPH02205056A (ja) 集積回路パッケージ
JP2000216306A (ja) 半導体装置