JPH0652873B2 - デジタル−アナログ変換器 - Google Patents
デジタル−アナログ変換器Info
- Publication number
- JPH0652873B2 JPH0652873B2 JP61004433A JP443386A JPH0652873B2 JP H0652873 B2 JPH0652873 B2 JP H0652873B2 JP 61004433 A JP61004433 A JP 61004433A JP 443386 A JP443386 A JP 443386A JP H0652873 B2 JPH0652873 B2 JP H0652873B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- current source
- digital
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 235000013405 beer Nutrition 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明は、ｎビットのデジタル入力信号をアナログ出力
電流に交換するデジタル−アナログ変換器であって、 基準電流を生じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数であるｍ個の第１電流源トランジスタであり、これ
ら第１電流源トランジスタのベースが前記の基準トラン
ジスタのベースに結合され、前記の基準トランジスタを
流れる電流に対しそれぞれある所定の比率にあるｍ個の
出力電流をそれぞれ生じる当該第１電流源トランジスタ
と、 これらｍ個の第１電流源トランジスタにそれぞれ結合さ
れたｍ個の第１スイッチング装置であって、これら第１
スイッチング装置のそれぞれのスイッチング入力端子に
供給されるデジタル入力信号のビットの値に応じて、ｍ
個の第１電流源トランジスタの出力電流を、アナログ出
力電流が得られる加算点に或いは定電位点に切換える当
該第１スイッチング装置と を具えるデジタル−アナログ変換器に関するものであ
る。
電流に交換するデジタル−アナログ変換器であって、 基準電流を生じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数であるｍ個の第１電流源トランジスタであり、これ
ら第１電流源トランジスタのベースが前記の基準トラン
ジスタのベースに結合され、前記の基準トランジスタを
流れる電流に対しそれぞれある所定の比率にあるｍ個の
出力電流をそれぞれ生じる当該第１電流源トランジスタ
と、 これらｍ個の第１電流源トランジスタにそれぞれ結合さ
れたｍ個の第１スイッチング装置であって、これら第１
スイッチング装置のそれぞれのスイッチング入力端子に
供給されるデジタル入力信号のビットの値に応じて、ｍ
個の第１電流源トランジスタの出力電流を、アナログ出
力電流が得られる加算点に或いは定電位点に切換える当
該第１スイッチング装置と を具えるデジタル−アナログ変換器に関するものであ
る。
このようなデジタル−アナログ変換器は種々の目的に適
しており、特にコンパクトディスク（商品名）プレーヤ
におけるいわゆる“ラジアル”モータを制御するものに
用いうる。
しており、特にコンパクトディスク（商品名）プレーヤ
におけるいわゆる“ラジアル”モータを制御するものに
用いうる。
この種類のデジタル−アナログ変換器は例えば米国特許
第3,940,760 号明細書に記載されており既知である。こ
の米国特許明細書に記載されたデジタル−アナログ変換
器においては、電流源トランジスタの出力電流が２進の
重み付けされた電流の数列を構成し、これら電流の各々
は基準トランジスタからの電流に対し所定の比にある。
この基準トランジスタは基準電流源から基準電流を受け
る。この基準トランジスタのベース電圧はそのコレクタ
およびベース間の負帰還により制御され、この基準トラ
ンジスタのコレクタ電流が基準電流にほぼ等しくなるよ
うにされる。必要とする電流トランジスタの個数はデジ
タル−アナログ変換器によって供給すべき最大電流と最
小電流との比に存在する。電流源トランジスタの出力電
流は、デジタル入力符号によって制御されるスイッチン
グ装置によりデシタル−アナログ変換器の出力端子に供
給されるか或いは固定電位点に引かれる。
第3,940,760 号明細書に記載されており既知である。こ
の米国特許明細書に記載されたデジタル−アナログ変換
器においては、電流源トランジスタの出力電流が２進の
重み付けされた電流の数列を構成し、これら電流の各々
は基準トランジスタからの電流に対し所定の比にある。
この基準トランジスタは基準電流源から基準電流を受け
る。この基準トランジスタのベース電圧はそのコレクタ
およびベース間の負帰還により制御され、この基準トラ
ンジスタのコレクタ電流が基準電流にほぼ等しくなるよ
うにされる。必要とする電流トランジスタの個数はデジ
タル−アナログ変換器によって供給すべき最大電流と最
小電流との比に存在する。電流源トランジスタの出力電
流は、デジタル入力符号によって制御されるスイッチン
グ装置によりデシタル−アナログ変換器の出力端子に供
給されるか或いは固定電位点に引かれる。
この既知のデジタル−アナログ変換器には、主として比
較的小さな出力電流を生ぜしめる必要がある場合に、比
較的大きな電流を生じる電流源トランジスタの出力電流
が固定電位点に引かれ、従って電力消費が可成り大きく
なってしまうという欠点がある。
較的小さな出力電流を生ぜしめる必要がある場合に、比
較的大きな電流を生じる電流源トランジスタの出力電流
が固定電位点に引かれ、従って電力消費が可成り大きく
なってしまうという欠点がある。
このような状態は例えばコンパクトディスクプレーヤに
おいて生じる。このプレーヤでは、コンパクトディスク
を読取るレーザ装置は、コンパクトディスク上でモータ
により径方向通路に沿って移動するアーム又はキャリッ
ジ上に装着されている。このモータの為の制御電流はデ
ジタル−アナログ変換器により供給される。コンパクト
ディスク上のらせんトラックを読取る場合、このモータ
に対して比較的小さな制御電流を必要とする。しかし、
コンパクトディスク上であるトラックから他のトラック
に急速に飛ぶ為には比較的大きな制御電流をモータに供
給する必要がある。最も頻繁に生じる状態は通常のトラ
ッキングである為、デジタル−アナログ変換器は大部分
の間ほんのわずかの電流を生ぜしめる必要がある。
おいて生じる。このプレーヤでは、コンパクトディスク
を読取るレーザ装置は、コンパクトディスク上でモータ
により径方向通路に沿って移動するアーム又はキャリッ
ジ上に装着されている。このモータの為の制御電流はデ
ジタル−アナログ変換器により供給される。コンパクト
ディスク上のらせんトラックを読取る場合、このモータ
に対して比較的小さな制御電流を必要とする。しかし、
コンパクトディスク上であるトラックから他のトラック
に急速に飛ぶ為には比較的大きな制御電流をモータに供
給する必要がある。最も頻繁に生じる状態は通常のトラ
ッキングである為、デジタル−アナログ変換器は大部分
の間ほんのわずかの電流を生ぜしめる必要がある。
本発明の目的は、同じ出力電流範囲では既知のデジタル
−アナログ変換器よりも電力消費量がわずかとなったデ
ジタル−アナログ変換器を提供せんとするにある。
−アナログ変換器よりも電力消費量がわずかとなったデ
ジタル−アナログ変換器を提供せんとするにある。
本発明は、ｎビットのデジタル入力信号をアナログ出力
電流に変換するデジタル−アナログ変換器であって、 基準電流を生じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数であるｍ個の第１電流源トランジスタであり、これ
ら第１電流源トランジスタのベースが前記の基準トラン
ジスタのベースに結合され、前記の基準トランジスタを
流れる電流に対しそれぞれある所定の比率にあるｍ個の
出力電流をそれぞれ生じる当該第１電流源トランジスタ
と、 これらｍ個の第１電流源トランジスタにそれぞれ結合さ
れたｍ個の第１スイッチング装置であって、これら第１
スイッチング装置のそれぞれのスイッチング入力端子に
供給されるデジタル入力信号のビットの値に応じて、ｍ
個の第１電流源トランジスタの出力電流を、アナログ出
力電流が得られる加算点に或いは定電位点に切換える当
該第１スイッチング装置と を具えるデジタル−アナログ変換器において、 ベースが前記の基準トランジスタのベースに結合された
１つ以上の第２電流源トランジスタより成る並列電流路
を経て基準電流の一部分を可変選択的に流すことによ
り、前記の基準トランジスタを流れる電流を基準電流の
一部に等しい初期値から基準電流の全部に等しい最終値
まで複数のｋ個のステップで増大させる手段を有する制
御装置を具えており、 ｍ個の第１電流源トランジスタの個数はｍ＝ｎ／（ｋ＋
１）に等しく、 前記の基準トランジスタを流れる電流の前記の初期値に
続く各値に対し、ｎビットのデジタル入力信号の上位の
ｍビットの群がｍ個の第１スイッチング装置のスイッチ
ング入力端子に供給されるようになっていることを特徴
とする。
電流に変換するデジタル−アナログ変換器であって、 基準電流を生じる基準電流源と、 この基準電流源に結合された基準トランジスタと、 複数であるｍ個の第１電流源トランジスタであり、これ
ら第１電流源トランジスタのベースが前記の基準トラン
ジスタのベースに結合され、前記の基準トランジスタを
流れる電流に対しそれぞれある所定の比率にあるｍ個の
出力電流をそれぞれ生じる当該第１電流源トランジスタ
と、 これらｍ個の第１電流源トランジスタにそれぞれ結合さ
れたｍ個の第１スイッチング装置であって、これら第１
スイッチング装置のそれぞれのスイッチング入力端子に
供給されるデジタル入力信号のビットの値に応じて、ｍ
個の第１電流源トランジスタの出力電流を、アナログ出
力電流が得られる加算点に或いは定電位点に切換える当
該第１スイッチング装置と を具えるデジタル−アナログ変換器において、 ベースが前記の基準トランジスタのベースに結合された
１つ以上の第２電流源トランジスタより成る並列電流路
を経て基準電流の一部分を可変選択的に流すことによ
り、前記の基準トランジスタを流れる電流を基準電流の
一部に等しい初期値から基準電流の全部に等しい最終値
まで複数のｋ個のステップで増大させる手段を有する制
御装置を具えており、 ｍ個の第１電流源トランジスタの個数はｍ＝ｎ／（ｋ＋
１）に等しく、 前記の基準トランジスタを流れる電流の前記の初期値に
続く各値に対し、ｎビットのデジタル入力信号の上位の
ｍビットの群がｍ個の第１スイッチング装置のスイッチ
ング入力端子に供給されるようになっていることを特徴
とする。
本発明は以下の事実の認識を基に成したものである。電
流源トランジスタの出力電流は基準トランジスタにおけ
る電流に対し固定の比の関係にある為、これら出力電流
は、基準トランジスタに全基準電流が流れる場合よりも
基準トランジスタに基準電流の一部が流れる場合の方が
同様な割合で小さくなる。基準トランジスタにおける電
流をデジタル入力符号の値に応じてステップ状に増大さ
せることにより、デジタル−アナログ変換器の出力電流
の範囲もステップ状に増大する。電流源トランジスタは
ある状態で小さな値の範囲の電流を生じるのみである
為、これよりも大きな範囲の電流は最早や発生させる必
要がなく、固定電位点に引く必要もない。従って電力消
費が可成り減少し、従ってデジタル−アナログ変換器の
効率が増大する。なお、電流加算式のデジタル−アナロ
グ変換器で基準電流源からの基準電流を変化させること
自体は、特開昭 58-133027号公報、特開昭53-119657 号
公報および特開昭53-29059号公報から既知であることに
注意すべきである。
流源トランジスタの出力電流は基準トランジスタにおけ
る電流に対し固定の比の関係にある為、これら出力電流
は、基準トランジスタに全基準電流が流れる場合よりも
基準トランジスタに基準電流の一部が流れる場合の方が
同様な割合で小さくなる。基準トランジスタにおける電
流をデジタル入力符号の値に応じてステップ状に増大さ
せることにより、デジタル−アナログ変換器の出力電流
の範囲もステップ状に増大する。電流源トランジスタは
ある状態で小さな値の範囲の電流を生じるのみである
為、これよりも大きな範囲の電流は最早や発生させる必
要がなく、固定電位点に引く必要もない。従って電力消
費が可成り減少し、従ってデジタル−アナログ変換器の
効率が増大する。なお、電流加算式のデジタル−アナロ
グ変換器で基準電流源からの基準電流を変化させること
自体は、特開昭 58-133027号公報、特開昭53-119657 号
公報および特開昭53-29059号公報から既知であることに
注意すべきである。
本発明の実施例では、前記の制御装置は各ステップに対
し第２電流源トランジスタを有しており、該第２電流源
トランジスタのベースは基準トランジスタのベースに結
合され、前記第２電流源トランジスタの電流は基準トラ
ンジスタの電流に対して所定の比となっており、前記の
制御装置は更に各第２電流源トランジスタに対し第２ス
イッチング装置を有しており、該第２スイッチング装置
は関連の第２電流源トランジスタを基準電流源或いは固
定電位点に接続するようにする。第２電流源トランジス
タが基準電流源に接続される場合には、この第２電流源
トランジスタが基準電流の一部を引く為、基準トランジ
スタにおける電流は基準電流の一部分のみとなる。基準
トランジスタに結合される第２電流源トランジスタの個
数をステップ状に減少させることにより、基準トランジ
スタにおける電流は全基準電流に向けてステップ状に増
大する。
し第２電流源トランジスタを有しており、該第２電流源
トランジスタのベースは基準トランジスタのベースに結
合され、前記第２電流源トランジスタの電流は基準トラ
ンジスタの電流に対して所定の比となっており、前記の
制御装置は更に各第２電流源トランジスタに対し第２ス
イッチング装置を有しており、該第２スイッチング装置
は関連の第２電流源トランジスタを基準電流源或いは固
定電位点に接続するようにする。第２電流源トランジス
タが基準電流源に接続される場合には、この第２電流源
トランジスタが基準電流の一部を引く為、基準トランジ
スタにおける電流は基準電流の一部分のみとなる。基準
トランジスタに結合される第２電流源トランジスタの個
数をステップ状に減少させることにより、基準トランジ
スタにおける電流は全基準電流に向けてステップ状に増
大する。
第２電流源トランジスタが基準電流源に結合されない場
合には、この第２電流源の出力電流は電源に引かれう
る。本発明の他の実施例によれば、少なくとも１つの第
２電流源トランジスタの第２スイッチング装置により関
連の第２電流源トランジスタを基準電流源か或いは１つ
の第１電流源トランジスタに接続するようにすることに
より、デジタル−アナログ変換器の効率を一層高めるこ
とができる。
合には、この第２電流源の出力電流は電源に引かれう
る。本発明の他の実施例によれば、少なくとも１つの第
２電流源トランジスタの第２スイッチング装置により関
連の第２電流源トランジスタを基準電流源か或いは１つ
の第１電流源トランジスタに接続するようにすることに
より、デジタル−アナログ変換器の効率を一層高めるこ
とができる。
図面につき本発明を説明する。
第１図は、本発明の第１実施例によるデジタル−アナロ
グ変換器を示し、この第１図を用いて本発明の原理を説
明する。このデジタル−アナログ変換器は基準電流Ｉ
refを生ずる基準電流源２を有する。基準トランジスタT
1のエミッタは負電源端子10に接続されている。このト
ランジスタT1のコレクタおよびベース間にはトランジス
タT2のベース・エミッタ接合により負帰還が与えられ、
トランジスタT2のコレクタは正電源端子20に接続されて
いる。この負帰還によりトランジスタT1のベース- エミ
ッタ電圧はそのコレクタ電流がこのトランジスタに供給
される電流I1に等しくなるように制御される。デジタル
−アナログ変換器は更に複数個の第１電流源トランジス
タT3，T4およびT5を有しており、これらのベース- エミ
ッタ通路はトランジスタT1のベース- エミッタ通路と並
列に接続されている。これらトランジスタのエミッタ面
積は２進数列（等比数列）に応じた大きさとし、トラン
ジスタT3のエミッタ面積はトランジスタT1のエミッタ面
積に等しくする。従ってトランジスタT3，T4およびT5か
ら生じる電流I3，I4およびI5はそれぞれI1,2I1および4I
１に等しくなる。電流源トランジスタT3の出力電流I3は
差動対として配置された２つのトランジスタT6.1および
T7.1を有するスイッチング装置3.1 に供給される。トラ
ンジスタT7.1のコレクタはデジタル−アナログ変換器の
出力端子15は接続され、トランジスタT6.1のコレクタは
正電源端子20に接続されている。電流源トランジスタT4
およびT5はスイッチング装置3.1と同様にトランジスタT
6.2，T7.2およびT6.3,T7.3をそれぞれ有するスイッチン
グ装置3.2 および3.3にそれぞれ接続されている。トラ
ンジスタT7.1，T7.2およびT7.3のベースは基準電圧にあ
る端子14に接続されている。トランジスタT6.1，T6.2お
よびT6.3のベースは入力端子11，12および13にそれぞれ
接続されている。これらの入力端子にはデジタル入力信
号のビットが供給される。一方のビット値に相当する入
力の電圧が端子14における基準電圧よりも高い場合に
は、関連の電流源トランジスタの出力電流が正電源端子
20に引かれ、他方のビット値に相当する電圧が端子14に
おける基準電圧よりも低い場合には、関連の電流源トラ
ンジスタの出力電流はデジタル−アナログ変換器の出力
端子に切換わる。
グ変換器を示し、この第１図を用いて本発明の原理を説
明する。このデジタル−アナログ変換器は基準電流Ｉ
refを生ずる基準電流源２を有する。基準トランジスタT
1のエミッタは負電源端子10に接続されている。このト
ランジスタT1のコレクタおよびベース間にはトランジス
タT2のベース・エミッタ接合により負帰還が与えられ、
トランジスタT2のコレクタは正電源端子20に接続されて
いる。この負帰還によりトランジスタT1のベース- エミ
ッタ電圧はそのコレクタ電流がこのトランジスタに供給
される電流I1に等しくなるように制御される。デジタル
−アナログ変換器は更に複数個の第１電流源トランジス
タT3，T4およびT5を有しており、これらのベース- エミ
ッタ通路はトランジスタT1のベース- エミッタ通路と並
列に接続されている。これらトランジスタのエミッタ面
積は２進数列（等比数列）に応じた大きさとし、トラン
ジスタT3のエミッタ面積はトランジスタT1のエミッタ面
積に等しくする。従ってトランジスタT3，T4およびT5か
ら生じる電流I3，I4およびI5はそれぞれI1,2I1および4I
１に等しくなる。電流源トランジスタT3の出力電流I3は
差動対として配置された２つのトランジスタT6.1および
T7.1を有するスイッチング装置3.1 に供給される。トラ
ンジスタT7.1のコレクタはデジタル−アナログ変換器の
出力端子15は接続され、トランジスタT6.1のコレクタは
正電源端子20に接続されている。電流源トランジスタT4
およびT5はスイッチング装置3.1と同様にトランジスタT
6.2，T7.2およびT6.3,T7.3をそれぞれ有するスイッチン
グ装置3.2 および3.3にそれぞれ接続されている。トラ
ンジスタT7.1，T7.2およびT7.3のベースは基準電圧にあ
る端子14に接続されている。トランジスタT6.1，T6.2お
よびT6.3のベースは入力端子11，12および13にそれぞれ
接続されている。これらの入力端子にはデジタル入力信
号のビットが供給される。一方のビット値に相当する入
力の電圧が端子14における基準電圧よりも高い場合に
は、関連の電流源トランジスタの出力電流が正電源端子
20に引かれ、他方のビット値に相当する電圧が端子14に
おける基準電圧よりも低い場合には、関連の電流源トラ
ンジスタの出力電流はデジタル−アナログ変換器の出力
端子に切換わる。
デジタル−アナログ変換器は更に、制御装置30を具えて
おり、この制御装置は第２電流源トランジスタT8を有
し、そのベース- エミッタ接合はトランジスタT1のベー
ス- エミッタ接合と並列に接続されている。このトラン
ジスタT8のエミッタ面積はトランジスタT1のエミッタ面
積に対し７：１の比となっており、従って出力電流I8は
7I１に等しい。このトランジスタT8はトランジスタT9お
よびT10の差動対を有するスイッチング装置４に接続さ
れている。トランジスタT10のベースは基準入力端子14
に接続され、トランジスタT9のベースは制御入力端子16
に接続され、トランジスタT9のコレクタは正電源端子20
に接続され、トランジスタT10のコレクタは基準電流源
２に接続されている。
おり、この制御装置は第２電流源トランジスタT8を有
し、そのベース- エミッタ接合はトランジスタT1のベー
ス- エミッタ接合と並列に接続されている。このトラン
ジスタT8のエミッタ面積はトランジスタT1のエミッタ面
積に対し７：１の比となっており、従って出力電流I8は
7I１に等しい。このトランジスタT8はトランジスタT9お
よびT10の差動対を有するスイッチング装置４に接続さ
れている。トランジスタT10のベースは基準入力端子14
に接続され、トランジスタT9のベースは制御入力端子16
に接続され、トランジスタT9のコレクタは正電源端子20
に接続され、トランジスタT10のコレクタは基準電流源
２に接続されている。
第１図に示す回路は以下のように動作する。制御装置30
の入力端子16に対する制御信号は論理回路（図示せず）
により６ビットのデジタル入力ワードから取出される。
このデシタル入力ワードの上位３ビットが零である場合
に、この論理回路はトランジスタT10のベースにおける
基準電圧よりも低い制御信号を入力端子16に対して発生
せしめる。この場合、デジタル入力ワードの下位３ビッ
トが入力端子11〜13に供給される。上位３ビットの１つ
が１となると、論理回路はトランジスタT10のベースに
おける基準電圧に比べて高い制御信号を入力端子16に対
して発生する。この場合、デジタル入力ワードの上位３
ビットが入力端子11〜13に供給される。制御装置30の入
力端子16における制御信号がトランジスタT10のベース
における基準電圧に比べて低い場合には、トランジスタ
T8のコレクタは基準電流源２に接続される。従って電流
I8＝7I１が基準電流源２から取出され、基準トランジス
タT1に電流 が流れる。この場合、電流源トランジスタT3，T4および
T5の出力電流はそれぞれ、 および となる。従って、デジタル−アナログ変換器の出力電流
は のステップで０から まで増大しうる。入力端子16における制御信号がトラン
ジスタT10のベースにおける基準電圧よりも高い場合に
は、電流I8がトランジスタT9を経て正電源端子20に引か
れる。この場合、基準トランジスタT1には電流I1＝Ｉ
refが流れる。従って、電流源トランジスタT3，T4およ
びT5の出力電流はそれぞれ、I3＝Ｉref、I4＝２Ｉrefお
よびI5＝4Irefとなる。従って、デジタル−アナログ変
換器の出力電流はＩrefのステップで０から7Irefまで増
大しうる。０から までの範囲ではＩrefから7Irefまでの範囲で電流が発生
されず、消費されない（用いられない）為に、効率が可
成り改善される。
の入力端子16に対する制御信号は論理回路（図示せず）
により６ビットのデジタル入力ワードから取出される。
このデシタル入力ワードの上位３ビットが零である場合
に、この論理回路はトランジスタT10のベースにおける
基準電圧よりも低い制御信号を入力端子16に対して発生
せしめる。この場合、デジタル入力ワードの下位３ビッ
トが入力端子11〜13に供給される。上位３ビットの１つ
が１となると、論理回路はトランジスタT10のベースに
おける基準電圧に比べて高い制御信号を入力端子16に対
して発生する。この場合、デジタル入力ワードの上位３
ビットが入力端子11〜13に供給される。制御装置30の入
力端子16における制御信号がトランジスタT10のベース
における基準電圧に比べて低い場合には、トランジスタ
T8のコレクタは基準電流源２に接続される。従って電流
I8＝7I１が基準電流源２から取出され、基準トランジス
タT1に電流 が流れる。この場合、電流源トランジスタT3，T4および
T5の出力電流はそれぞれ、 および となる。従って、デジタル−アナログ変換器の出力電流
は のステップで０から まで増大しうる。入力端子16における制御信号がトラン
ジスタT10のベースにおける基準電圧よりも高い場合に
は、電流I8がトランジスタT9を経て正電源端子20に引か
れる。この場合、基準トランジスタT1には電流I1＝Ｉ
refが流れる。従って、電流源トランジスタT3，T4およ
びT5の出力電流はそれぞれ、I3＝Ｉref、I4＝２Ｉrefお
よびI5＝4Irefとなる。従って、デジタル−アナログ変
換器の出力電流はＩrefのステップで０から7Irefまで増
大しうる。０から までの範囲ではＩrefから7Irefまでの範囲で電流が発生
されず、消費されない（用いられない）為に、効率が可
成り改善される。
本発明によるデジタル−アナログ変換器の第２実施例を
第２図につき説明する。この第２図において、第１図と
同じ機能を行う部分には第１図と同じ符号を付した。本
例のデジタル−アナログ変換器は、制御装置が第２電流
源トランジスタT11を有し、そのベース- エミッタ接合
が電流源トランジスタT8に加えてトランジスタT1のベー
ス- エミッタ接合に並列に接続されているという点で第
１図のデジタル−アナログ変換器と相違する。トランジ
スタT11のエミッタ面積はトランジスタT1のエミッタ面
積に対し56：１の比とし、このトランジスタT11の出力
電流をI11＝56I1とする。このトランジスタT11は、トラ
ンジスタT12およびT13を有するスイッチング装置５によ
り、制御入力端子17における電圧がトランジスタT12の
ベース14における基準電圧よりも高い場合に、正電源端
子20に接続され、制御入力端子17における電圧が上記の
ベース14における基準電圧よりも低い場合に基準電流源
２に接続される。このデジタル−アナログ変換器によれ
ば、出力電流範囲は２つのステップで増大し、３種類の
出力電流範囲が得られる。９ビットのデジタル入力ワー
ドの上位６ビットがすべて零であり、電流源トランジス
タT8およびT11が基準電流源２に接続される場合には基
準トランジスタT1における電流は となる。従ってトランジスタT3，T4およびT5の出力電流
はそれぞれ および となる。この場合、下位３ビットが入力端子11〜13に供
給され、デジタル−アナログ変換器の出力電流範囲は のステップで０から まで変化する。９ビットの真中の３ビットの１つが１と
なり、電流源トランジスタT8のみが基準電流源２に接続
される場合には（真中の３ビットが入力端子11〜13に供
給される）、トランジスタT1に電流 が流れる。９ビットのうちの最上位から３ビットの１つ
が１となり、電流I8およびI11の双方が正電源端子20に
引かれる場合には（これら最上位から３ビットが入力端
子11〜13に供給される）、トランジスタT1における電流
はI1＝Ｉrefとなる。この場合の出力電流範囲は第１図
に示したデジタル−アナログ変換器に対して説明した通
りである。
第２図につき説明する。この第２図において、第１図と
同じ機能を行う部分には第１図と同じ符号を付した。本
例のデジタル−アナログ変換器は、制御装置が第２電流
源トランジスタT11を有し、そのベース- エミッタ接合
が電流源トランジスタT8に加えてトランジスタT1のベー
ス- エミッタ接合に並列に接続されているという点で第
１図のデジタル−アナログ変換器と相違する。トランジ
スタT11のエミッタ面積はトランジスタT1のエミッタ面
積に対し56：１の比とし、このトランジスタT11の出力
電流をI11＝56I1とする。このトランジスタT11は、トラ
ンジスタT12およびT13を有するスイッチング装置５によ
り、制御入力端子17における電圧がトランジスタT12の
ベース14における基準電圧よりも高い場合に、正電源端
子20に接続され、制御入力端子17における電圧が上記の
ベース14における基準電圧よりも低い場合に基準電流源
２に接続される。このデジタル−アナログ変換器によれ
ば、出力電流範囲は２つのステップで増大し、３種類の
出力電流範囲が得られる。９ビットのデジタル入力ワー
ドの上位６ビットがすべて零であり、電流源トランジス
タT8およびT11が基準電流源２に接続される場合には基
準トランジスタT1における電流は となる。従ってトランジスタT3，T4およびT5の出力電流
はそれぞれ および となる。この場合、下位３ビットが入力端子11〜13に供
給され、デジタル−アナログ変換器の出力電流範囲は のステップで０から まで変化する。９ビットの真中の３ビットの１つが１と
なり、電流源トランジスタT8のみが基準電流源２に接続
される場合には（真中の３ビットが入力端子11〜13に供
給される）、トランジスタT1に電流 が流れる。９ビットのうちの最上位から３ビットの１つ
が１となり、電流I8およびI11の双方が正電源端子20に
引かれる場合には（これら最上位から３ビットが入力端
子11〜13に供給される）、トランジスタT1における電流
はI1＝Ｉrefとなる。この場合の出力電流範囲は第１図
に示したデジタル−アナログ変換器に対して説明した通
りである。
次に、本発明によるデジタル−アナログ変換器の第３実
施例を第３図につき説明する。この第３図においても第
１図と同じ機能を行う部分に第１図と同じ符号を付し
た。本例のデジタル−アナログ変換器は、トランジスタ
T8からの電流I8は正電源端子20に伝達されずにトランジ
スタT9を経て電流源トランジスタT3の出力端に伝達され
るという点で第１図に示すデジタル−アナログ変換器と
相違する。電流源トランジスタT8がトランジスタT10を
経て基準電流源２に接続される場合には、基準トランジ
スタT1における電流は となり、従って本例の場合もデジタル−アナログ変換器
の出力電流範囲は のステップで０から まで変化する。電流源トランジスタT8がトランジスタT9
を経てトランジスタT3に接続される場合には、トランジ
スタT1に全基準電流Ｉrefが流れる。従って、スイッチ
ング装置3.1 には合計で8Irefの電流が流れる。従って
デジタル−アナログ変換器の出力電流は2Irefのステッ
プで2Irefから14Ｉrefまで増大しうる。電流源トランジ
スタT8からの電流I8は、このトランジスタT8が基準電流
源２に接続されていない場合に最早や正電源端子20に引
かれない為、デジタル−アナログ変換器の効率は更に増
大する。
施例を第３図につき説明する。この第３図においても第
１図と同じ機能を行う部分に第１図と同じ符号を付し
た。本例のデジタル−アナログ変換器は、トランジスタ
T8からの電流I8は正電源端子20に伝達されずにトランジ
スタT9を経て電流源トランジスタT3の出力端に伝達され
るという点で第１図に示すデジタル−アナログ変換器と
相違する。電流源トランジスタT8がトランジスタT10を
経て基準電流源２に接続される場合には、基準トランジ
スタT1における電流は となり、従って本例の場合もデジタル−アナログ変換器
の出力電流範囲は のステップで０から まで変化する。電流源トランジスタT8がトランジスタT9
を経てトランジスタT3に接続される場合には、トランジ
スタT1に全基準電流Ｉrefが流れる。従って、スイッチ
ング装置3.1 には合計で8Irefの電流が流れる。従って
デジタル−アナログ変換器の出力電流は2Irefのステッ
プで2Irefから14Ｉrefまで増大しうる。電流源トランジ
スタT8からの電流I8は、このトランジスタT8が基準電流
源２に接続されていない場合に最早や正電源端子20に引
かれない為、デジタル−アナログ変換器の効率は更に増
大する。
本発明は上述した実施例のみに限定されるものではな
い。例えば、電流源トランジスタと基準トランジスタと
の電流間の比はこれらトランジスタのエミッタライン中
に抵抗を配置することにより調整することもできる。或
いはまた、第１電流源トランジスタのエミッタをＲ−2R
回路網に接続することができる。更に、電流源トランジ
スタからの電流を切換えるスイッチング装置を他のいか
なる方法で構成することもできる。更に、トランジスタ
T2によるトランジスタT1のコレクタおよびベース間の帰
還を他の方法で、例えば演算増幅器により得ることもで
きる。
い。例えば、電流源トランジスタと基準トランジスタと
の電流間の比はこれらトランジスタのエミッタライン中
に抵抗を配置することにより調整することもできる。或
いはまた、第１電流源トランジスタのエミッタをＲ−2R
回路網に接続することができる。更に、電流源トランジ
スタからの電流を切換えるスイッチング装置を他のいか
なる方法で構成することもできる。更に、トランジスタ
T2によるトランジスタT1のコレクタおよびベース間の帰
還を他の方法で、例えば演算増幅器により得ることもで
きる。
第１図は、本発明によるデジタル−アナログ変換器の第
１実施例を示す回路図、 第２図は、同じくその第２実施例を示す回路図、 第３図は、同じくその第３実施例を示す回路図である。 ２……基準電流源 3.1,3.2,3.3,4,5……スイッチング装置 10……負電源端子、11,12,13……入力端子 14……基準電圧端子、15……出力端子 16,17……制御入力端子 20……正電源端子、30……制御装置 T1……基準トランジスタ T3,T4,T5……第１電流源トランジスタ T8,T11……第２電流源トランジスタ
１実施例を示す回路図、 第２図は、同じくその第２実施例を示す回路図、 第３図は、同じくその第３実施例を示す回路図である。 ２……基準電流源 3.1,3.2,3.3,4,5……スイッチング装置 10……負電源端子、11,12,13……入力端子 14……基準電圧端子、15……出力端子 16,17……制御入力端子 20……正電源端子、30……制御装置 T1……基準トランジスタ T3,T4,T5……第１電流源トランジスタ T8,T11……第２電流源トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨブ・フランシスカス・ペトルス・フア ン・ミル オランダ国5621 ベーアー アインドーフ エン フルーネヴアウツウエツハ１ (72)発明者 アルベルト・ヘンドリクス・スロンプ オランダ国5621 ベーアー アインドーフ エン フルーネヴアウツウエツハ１ (56)参考文献 特開 昭56−169934（ＪＰ，Ａ) 特開 昭53−119657（ＪＰ，Ａ) 実開 昭54−6050（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】ｎビットのデジタル入力信号をアナログ出
力電流に変換するデジタル−アナログ変換器であって、 基準電流（Ｉref）を生じる基準電流源（２）と、 この基準電流源に結合された基準トランジスタ（Ｔ１）
と 複数であるｍ個の第１電流源トランジスタ（Ｔ３，
Ｔ４，Ｔ５）であり、これら第１電流源トランジスタの
ベースが前記の基準トランジスタ（Ｔ１）のベースに結
合され、前記の基準トランジスタを流れる電流に対しそ
れぞれある所定の比率にあるｍ個の出力電流（Ｉ３，Ｉ
４，Ｉ５）をそれぞれ生じる当該第１電流源トランジス
タ（Ｔ３，Ｔ４，Ｔ５）と、 これらｍ個の第１電流源トランジスタにそれぞれ結合さ
れたｍ個の第１スイッチング装置（３．１，３．２，
３．３）であって、これら第１スイッチング装置のそれ
ぞれのスイッチング入力端子（１１，１２，１３）に供
給されるデジタル入力信号のビットの値に応じて、ｍ個
の第１電流源トランジスタの出力電流を、アナログ出力
電流が得られる加算点（１５）に或いは定電位点（２
０）に切換える当該第１スイッチング装置（３．１，
３．２，３．３）と を具えるデジタル−アナログ変換器において、 ベースが前記の基準トランジスタ（Ｔ１）のベースに結
合された１つ以上の第２電流源トランジスタ（Ｔ８）よ
り成る並列電流路を経て基準電流の一部分を可変選択的
に流すことにより、前記の基準トランジスタを流れる電
流を基準電流の一部に等しい初期値から基準電流の全部
に等しい最終値まで複数のｋ個のステップで増大させる
手段を有する制御装置（３０）を具えており、 ｍ個の第１電流源トランジスタの個数はｍ＝ｎ／（ｋ＋
１）に等しく、 前記の基準トランジスタを流れる電流の前記の初期値に
続く各値に対し、ｎビットのデジタル入力信号の上位の
ｍビットの群がｍ個の第１スイッチング装置のスイッチ
ング入力端子に供給されるようになっていることを特徴
とするデジタル−アナログ変換器。 - 【請求項２】特許請求の範囲第１項に記載のデジタル−
アナログ変換器において、前記の制御装置は各ステップ
に対し１つの第２電流源トランジスタを有しており、前
記第２電流源トランジスタの電流は基準トランジスタの
電流に対して所定の比となっており、前記の制御装置は
更に各第２電流源トランジスタに対し第２スイッチング
装置を有しており、該第２スイッチング装置は関連の第
２電流源トランジスタを基準電流源或いは固定電位点に
接続するようになっていることを特徴とするデジタル−
アナログ変換器。 - 【請求項３】特許請求の範囲第２項に記載のデジタル−
アナログ変換器において、少なくとも１つの第２電流源
トランジスタの第２スイッチング装置は関連の第２電流
源トランジスタを基準電流源或いは第１電流源トランジ
スタの１つに接続するようになっていることを特徴とす
るデジタル−アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500086A NL8500086A (nl) | 1985-01-16 | 1985-01-16 | Digitaal-analoog omzetter. |
| NL8500086 | 1985-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61191125A JPS61191125A (ja) | 1986-08-25 |
| JPH0652873B2 true JPH0652873B2 (ja) | 1994-07-06 |
Family
ID=19845365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004433A Expired - Lifetime JPH0652873B2 (ja) | 1985-01-16 | 1986-01-14 | デジタル−アナログ変換器 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4712091A (ja) |
| EP (1) | EP0188021B1 (ja) |
| JP (1) | JPH0652873B2 (ja) |
| KR (1) | KR930009435B1 (ja) |
| CN (1) | CN1003340B (ja) |
| CA (1) | CA1275737C (ja) |
| DE (1) | DE3576259D1 (ja) |
| NL (1) | NL8500086A (ja) |
| SG (1) | SG88290G (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859930A (en) * | 1988-02-16 | 1989-08-22 | Schouwenaars Hendrikus J | Current source arrangement |
| US4864215A (en) * | 1988-02-16 | 1989-09-05 | U.S. Philips Corp. | Current source arrangement |
| US4814688A (en) * | 1988-03-03 | 1989-03-21 | Brooktree Corporation | Reference generator |
| JPH02309719A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electric Ind Co Ltd | カレントミラー回路 |
| US5184129A (en) * | 1989-09-13 | 1993-02-02 | Advanced Micro Devices, Inc. | Switchable DAC with current surge protection |
| US5012178A (en) * | 1990-03-19 | 1991-04-30 | Triquint Semiconductor, Inc. | Low noise DAC current source topology |
| US5148164A (en) * | 1990-04-23 | 1992-09-15 | Mitsubishi Denki Kabushiki Kaisha | Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data |
| US5243239A (en) * | 1991-01-22 | 1993-09-07 | Information Storage Devices, Inc. | Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus |
| US5361068A (en) * | 1993-04-02 | 1994-11-01 | National Semiconductor Corporation | Low-current digital-to-analog converter |
| US5461337A (en) * | 1994-01-18 | 1995-10-24 | Texas Instruments Incorporated | System for providing linear time position variations in write precompensation circuit for use in disk drive systems |
| JPH10276093A (ja) * | 1997-03-28 | 1998-10-13 | Sony Corp | Ｄ／ａ変換器 |
| DE10053914C2 (de) * | 2000-10-31 | 2003-05-22 | Infineon Technologies Ag | Digital/Analog-Wandler mit programmierbarer Verstärkung |
| JP2003345306A (ja) * | 2002-05-23 | 2003-12-03 | Sanyo Electric Co Ltd | 表示装置 |
| JP4053433B2 (ja) * | 2003-01-07 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 電流出力ｄａコンバータ回路、表示装置及び電子機器 |
| GB0407010D0 (en) * | 2004-03-27 | 2004-04-28 | Koninkl Philips Electronics Nv | Digital to analogue converters |
| DE102005017304B3 (de) * | 2005-04-14 | 2006-11-02 | Infineon Technologies Ag | Digital/Analog-Wandler mit Selbstkalibrierung |
| DE102005017305B4 (de) * | 2005-04-14 | 2012-01-26 | Lantiq Deutschland Gmbh | Segmentierter Digital/Analog-Wandler, Verfahren zum Online-Kalibrieren des Digital/Analog-Wandlers sowie Verfahren zum Betreiben des segmentierten Digital/Analog-Wandlers |
| DE102005030563B4 (de) * | 2005-06-30 | 2009-07-09 | Infineon Technologies Ag | Mehrkanal-Digital/Analog-Wandleranordnung |
| US9136864B1 (en) * | 2014-02-26 | 2015-09-15 | Maxim Integrated Products, Inc. | Method for trimming segment currents in current steering DAC based on most back gate voltage modulation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961326A (en) * | 1974-09-12 | 1976-06-01 | Analog Devices, Inc. | Solid state digital to analog converter |
| US3940760A (en) * | 1975-03-21 | 1976-02-24 | Analog Devices, Inc. | Digital-to-analog converter with current source transistors operated accurately at different current densities |
| JPS5329059A (en) * | 1976-08-30 | 1978-03-17 | Nec Corp | Digital-to-analogue converter circuit |
| JPS53119657A (en) * | 1977-03-29 | 1978-10-19 | Fujitsu Ltd | Digital-to-analog converter |
| JPS58133027A (ja) * | 1982-02-03 | 1983-08-08 | Hitachi Ltd | デジタル・アナログ変換器 |
-
1985
- 1985-01-16 NL NL8500086A patent/NL8500086A/nl not_active Application Discontinuation
- 1985-12-13 EP EP85202062A patent/EP0188021B1/en not_active Expired - Lifetime
- 1985-12-13 DE DE8585202062T patent/DE3576259D1/de not_active Expired - Lifetime
- 1985-12-20 US US06/811,237 patent/US4712091A/en not_active Expired - Fee Related
-
1986
- 1986-01-10 CA CA000499400A patent/CA1275737C/en not_active Expired - Lifetime
- 1986-01-14 KR KR1019860000168A patent/KR930009435B1/ko not_active Expired - Fee Related
- 1986-01-14 CN CN86100158.3A patent/CN1003340B/zh not_active Expired
- 1986-01-14 JP JP61004433A patent/JPH0652873B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-25 SG SG882/90A patent/SG88290G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN86100158A (zh) | 1986-07-16 |
| CA1275737C (en) | 1990-10-30 |
| EP0188021B1 (en) | 1990-02-28 |
| SG88290G (en) | 1990-12-21 |
| US4712091A (en) | 1987-12-08 |
| KR930009435B1 (ko) | 1993-10-04 |
| KR860006169A (ko) | 1986-08-18 |
| JPS61191125A (ja) | 1986-08-25 |
| DE3576259D1 (de) | 1990-04-05 |
| EP0188021A1 (en) | 1986-07-23 |
| NL8500086A (nl) | 1986-08-18 |
| CN1003340B (zh) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0652873B2 (ja) | デジタル−アナログ変換器 | |
| US5283579A (en) | Digital to analog converter having high multiplying bandwidth | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| JPS6238894B2 (ja) | ||
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
| US4888589A (en) | Digital-to-analog converter with diode control | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| EP1189353B1 (en) | D/A converter | |
| US4034366A (en) | Analog-to-digital converter with controlled ladder network | |
| CA1160752A (en) | Programmable two-quadrant transconductance amplifier | |
| JPS61264921A (ja) | 集積化デイジタル・アナログ変換回路 | |
| JP4510987B2 (ja) | Ｄａ変換装置 | |
| JPH0777353B2 (ja) | デジタル・アナログ変換器 | |
| JP3465957B2 (ja) | Ｄａ変換回路 | |
| SU1084983A1 (ru) | Цифроаналоговый преобразователь с коммутацией тока | |
| JPH04217120A (ja) | ディジタル・アナログ変換器 | |
| JP3772938B2 (ja) | 利得制御回路 | |
| JPH042013B2 (ja) | ||
| JPH0831795B2 (ja) | デジタルアナログ変換器 | |
| SU828398A1 (ru) | Цифро-аналоговый преобразователь | |
| JP2506663B2 (ja) | Ｄ−ａ変換器 | |
| JPH05327508A (ja) | Ｄ／ａコンバータ | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 |