JPH065587A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065587A JPH065587A JP4159469A JP15946992A JPH065587A JP H065587 A JPH065587 A JP H065587A JP 4159469 A JP4159469 A JP 4159469A JP 15946992 A JP15946992 A JP 15946992A JP H065587 A JPH065587 A JP H065587A
- Authority
- JP
- Japan
- Prior art keywords
- film
- element isolation
- sin
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 バーズビークの侵入やパターンシフトの抑
制。 【構成】 素子分離領域にサイドウォールを形成する前
に特定の形状を有するフォトマスクを用いて酸化膜及び
ＳｉＮ膜を除去し、その後素子分離膜を形成する。 【効果】 バーズビークの侵入やパターンシフトを抑制
できる。
制。 【構成】 素子分離領域にサイドウォールを形成する前
に特定の形状を有するフォトマスクを用いて酸化膜及び
ＳｉＮ膜を除去し、その後素子分離膜を形成する。 【効果】 バーズビークの侵入やパターンシフトを抑制
できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、更に詳しくはＭＯＳトランジスタあるいはバイ
ポーラトランジスタの素子分離技術に関するものであ
る。
に関し、更に詳しくはＭＯＳトランジスタあるいはバイ
ポーラトランジスタの素子分離技術に関するものであ
る。
【０００２】
【従来の技術】従来のこの種の技術は、図１１に示すよ
うに、Ｓｉ基板２１上にＳｉＯ2 の薄膜２２を形成した
後ＣＶＤ法でＳｉＮ膜２３を形成し、続いて、図１４に
示す形状のフォトマスクパターン２４ａ，２４ｂ，２４
ｃ及びフォトリソグラフィー技術を用いて活性領域Ｋ
と、Ｓｉ基板の表面２１ａが露出した素子分離領域Ｌを
決定し（図１２参照）、選択的に酸化を行って、２次元
的にＳｉＯ2 の素子分離膜２４を形成していた（図１３
参照）。
うに、Ｓｉ基板２１上にＳｉＯ2 の薄膜２２を形成した
後ＣＶＤ法でＳｉＮ膜２３を形成し、続いて、図１４に
示す形状のフォトマスクパターン２４ａ，２４ｂ，２４
ｃ及びフォトリソグラフィー技術を用いて活性領域Ｋ
と、Ｓｉ基板の表面２１ａが露出した素子分離領域Ｌを
決定し（図１２参照）、選択的に酸化を行って、２次元
的にＳｉＯ2 の素子分離膜２４を形成していた（図１３
参照）。
【０００３】
【発明が解決しようとする課題】その際、図１３におい
て、活性領域Ｋにバーズビーク２５と呼ばれる素子分離
膜２４の侵入が起こる。これを防止するために、しばし
ばＳｉＮのサイドウォールを形成する方法が用いられて
いる。しかし、素子の縮小化に伴い、上記選択酸化によ
り素子分離膜の３次元効果を無視することができず、従
来の方法では、特に、縮小化により狭いフォトマスクパ
ターンを用いる際には、３次元効果によりバーズビーク
が広がり、ＳｉＮのサドウォールを形成しても大きなパ
ターンシフトが生じるおそれがある。
て、活性領域Ｋにバーズビーク２５と呼ばれる素子分離
膜２４の侵入が起こる。これを防止するために、しばし
ばＳｉＮのサイドウォールを形成する方法が用いられて
いる。しかし、素子の縮小化に伴い、上記選択酸化によ
り素子分離膜の３次元効果を無視することができず、従
来の方法では、特に、縮小化により狭いフォトマスクパ
ターンを用いる際には、３次元効果によりバーズビーク
が広がり、ＳｉＮのサドウォールを形成しても大きなパ
ターンシフトが生じるおそれがある。
【０００４】
【課題を解決するための手段及び作用】この発明は、
（ａ）Ｓｉ基板上に酸化膜及びＳｉＮ膜を順次積層し、
（ｂ）補助パターンマスクと、この補助パターンマスク
で接続され、かつ補助パターンマスクの幅よりも広い幅
を有する方形の主パターンマスクとからなるフォトマス
クを用いて、素子分離膜が形成される予定の素子分離領
域の上記酸化膜及びＳｉＮ膜を除去し、（ｃ）素子分離
領域に新たに酸化膜及びＳｉＮ膜を順次形成した後異方
性エッチングによりＳｉＮのサイドウォールを形成し
て、（ｄ）しかる後選択酸化によって素子分離膜を形成
することからなる半導体装置の製造方法である。
（ａ）Ｓｉ基板上に酸化膜及びＳｉＮ膜を順次積層し、
（ｂ）補助パターンマスクと、この補助パターンマスク
で接続され、かつ補助パターンマスクの幅よりも広い幅
を有する方形の主パターンマスクとからなるフォトマス
クを用いて、素子分離膜が形成される予定の素子分離領
域の上記酸化膜及びＳｉＮ膜を除去し、（ｃ）素子分離
領域に新たに酸化膜及びＳｉＮ膜を順次形成した後異方
性エッチングによりＳｉＮのサイドウォールを形成し
て、（ｄ）しかる後選択酸化によって素子分離膜を形成
することからなる半導体装置の製造方法である。
【０００５】すなわち、この発明は、まず、酸化膜及び
ＳｉＮ膜を順次積層してなるＳｉ基板上に、特定の平面
形状を有するフォトマスクを用いて上記ＳｉＮ膜及び酸
化膜を除去する。この際、上記フォトマスクのパターン
形状に応じた形状の素子分離領域や活性領域が形成され
る。このフォトマスクは、方形のＣｒからなる主パター
ンマスクとこれらを接続する補助パターンマスクから構
成されている。そして、各パターンマスクの幅Ｗ1，Ｗ
2 はそれぞれ０．３〜０．６μｍ、０．１〜０．２μｍ
が好ましい。
ＳｉＮ膜を順次積層してなるＳｉ基板上に、特定の平面
形状を有するフォトマスクを用いて上記ＳｉＮ膜及び酸
化膜を除去する。この際、上記フォトマスクのパターン
形状に応じた形状の素子分離領域や活性領域が形成され
る。このフォトマスクは、方形のＣｒからなる主パター
ンマスクとこれらを接続する補助パターンマスクから構
成されている。そして、各パターンマスクの幅Ｗ1，Ｗ
2 はそれぞれ０．３〜０．６μｍ、０．１〜０．２μｍ
が好ましい。
【０００６】次に、この発明では、素子分離膜を形成す
る前に素子分離領域に酸化膜、ＳｉＮ膜からなるサイド
ウォールを形成する。この際、上記形状のフォトマスク
を用いているから、サイドウォールをバーズビークの侵
入方向に連続的に存在させることができ、これにより素
子分離膜を形成する際に、バーズビークやパターンシフ
トを抑制できる。又、補助パターンマスクのパターン幅
Ｗ2 が十分狭いので、素子分離部を横方向からの侵入に
より形成できる。
る前に素子分離領域に酸化膜、ＳｉＮ膜からなるサイド
ウォールを形成する。この際、上記形状のフォトマスク
を用いているから、サイドウォールをバーズビークの侵
入方向に連続的に存在させることができ、これにより素
子分離膜を形成する際に、バーズビークやパターンシフ
トを抑制できる。又、補助パターンマスクのパターン幅
Ｗ2 が十分狭いので、素子分離部を横方向からの侵入に
より形成できる。
【０００７】
【実施例】以下この発明の一実施例について詳述する。
なお、それによってこの発明は限定されるものではな
い。まず、Ｓｉ基板１上にＳｉＯ2 の熱酸化膜を成長さ
せた後ＳｉＮ膜を形成し、続いて、図１に示すように、
縦方向（Ｒ方向）における幅が広い幅Ｗ1 を有するＣｒ
パターンマスク（主パターンマスク）２と、Ｗ1 より狭
い幅Ｗ2 を有する補助パターンマスク３からなるフォト
マスク１４を用いてＳｉＯ2 膜、ＳｉＮ膜のエッチング
を行って素子分離領域及び活性領域を形成する。
なお、それによってこの発明は限定されるものではな
い。まず、Ｓｉ基板１上にＳｉＯ2 の熱酸化膜を成長さ
せた後ＳｉＮ膜を形成し、続いて、図１に示すように、
縦方向（Ｒ方向）における幅が広い幅Ｗ1 を有するＣｒ
パターンマスク（主パターンマスク）２と、Ｗ1 より狭
い幅Ｗ2 を有する補助パターンマスク３からなるフォト
マスク１４を用いてＳｉＯ2 膜、ＳｉＮ膜のエッチング
を行って素子分離領域及び活性領域を形成する。
【０００８】この際、用いたフォトマスク１４のＣｒパ
ターンマスク２の幅Ｗ1 は０．４μｍであり、補助パタ
ーンマスク３の幅Ｗ2 は幅Ｗ1 より小さな０．１μｍで
ある。また、図２はフォトマスク１４で形成される素子
分離パターン１５の平面図を示す。
ターンマスク２の幅Ｗ1 は０．４μｍであり、補助パタ
ーンマスク３の幅Ｗ2 は幅Ｗ1 より小さな０．１μｍで
ある。また、図２はフォトマスク１４で形成される素子
分離パターン１５の平面図を示す。
【０００９】次に、素子分離領域を熱酸化してＳｉＯ2
の熱酸化膜を成長させた後ＳｉＮ膜を形成し、その後異
方性エッチングを用いて、図４、図５及び図６に示すよ
うなＳｉＯ2 膜４ａ及びＳｉＮ膜５ａからなるサイドウ
ォールを形成する。この際、図２の素子分離パターン１
５におけるＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’及びＤ−Ｄ’
の矢印方向からみた図をそれぞれ図３、図４、図５及び
図６に示す。また、符号４は、エッチング後残存したＳ
ｉＯ2 膜であり、符号５は、エッチング後残存したＳｉ
Ｎ膜である。また、素子分離領域におけるＳｉ基板１の
表面も上記エッチングにより露出される。
の熱酸化膜を成長させた後ＳｉＮ膜を形成し、その後異
方性エッチングを用いて、図４、図５及び図６に示すよ
うなＳｉＯ2 膜４ａ及びＳｉＮ膜５ａからなるサイドウ
ォールを形成する。この際、図２の素子分離パターン１
５におけるＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’及びＤ−Ｄ’
の矢印方向からみた図をそれぞれ図３、図４、図５及び
図６に示す。また、符号４は、エッチング後残存したＳ
ｉＯ2 膜であり、符号５は、エッチング後残存したＳｉ
Ｎ膜である。また、素子分離領域におけるＳｉ基板１の
表面も上記エッチングにより露出される。
【００１０】次に、露出したＳｉ基板１の表面を酸化し
て３００〜５００ｎｍの厚さのＳｉＯ2 の素子分離膜７
を形成する。この際、図３、図４、図５及び図６に対応
した酸化後の図をそれぞれ図７、図８、図９及び図１０
で示す。なお、図９，図１０において、符号６はＳｉＯ
2 膜４ａ，ＳｉＮ膜５ａからなるサイドウォールであ
る。
て３００〜５００ｎｍの厚さのＳｉＯ2 の素子分離膜７
を形成する。この際、図３、図４、図５及び図６に対応
した酸化後の図をそれぞれ図７、図８、図９及び図１０
で示す。なお、図９，図１０において、符号６はＳｉＯ
2 膜４ａ，ＳｉＮ膜５ａからなるサイドウォールであ
る。
【００１１】このように本実施例では、素子分離膜を形
成する前に素子分離領域にＳｉＯ2膜、ＳｉＮ膜からな
るサイドウォールを形成する際に、特定形状のフォトマ
スクを用いたので、サイドウォールをバーズビークの侵
入方向に連続的に存在させることができるものであり、
これにより素子分離膜形成時にバーズビークやパターン
シフトを抑制できる。
成する前に素子分離領域にＳｉＯ2膜、ＳｉＮ膜からな
るサイドウォールを形成する際に、特定形状のフォトマ
スクを用いたので、サイドウォールをバーズビークの侵
入方向に連続的に存在させることができるものであり、
これにより素子分離膜形成時にバーズビークやパターン
シフトを抑制できる。
【００１２】
【発明の効果】以上のようにこの発明によれば、特定の
フォトマスクを用いて素子分離領域に、サイドウォール
をバーズビークの侵入方向に連続的に在存させることが
でき、その後素子分離膜を形成したので、バーズビーク
の侵入やパターンシフトを抑制できる。
フォトマスクを用いて素子分離領域に、サイドウォール
をバーズビークの侵入方向に連続的に在存させることが
でき、その後素子分離膜を形成したので、バーズビーク
の侵入やパターンシフトを抑制できる。
【図１】この発明の一実施例における製造方法の１ステ
ップで用いたフォトマスクを示す構成説明図である。
ップで用いたフォトマスクを示す構成説明図である。
【図２】上記実施例で用いたフォトマスクで形成される
素子分離パターンを示す構成説明図である。
素子分離パターンを示す構成説明図である。
【図３】図２のＡ−Ａ’の矢印方向からみた構成説明図
である。
である。
【図４】図２のＢ−Ｂ’の矢印方向からみた構成説明図
である。
である。
【図５】図２のＣ−Ｃ’の矢印方向からみら構成説明図
である。
である。
【図６】図２のＤ−Ｄ’の矢印方向からみた構成説明図
である。
である。
【図７】上記実施例において、素子分離膜形成後におけ
る図３相当図である。
る図３相当図である。
【図８】上記実施例において、素子分離膜形成後におけ
る図４相当図である。
る図４相当図である。
【図９】上記実施例において、素子分離膜形成後におけ
る図５相当図である。
る図５相当図である。
【図１０】上記実施例において、素子分離膜形成後にお
ける図６相当図である。
ける図６相当図である。
【図１１】従来方法における製造工程の第１ステップを
示す構成説明図である。
示す構成説明図である。
【図１２】従来方法における製造工程の第２ステップを
示す構成説明図である。
示す構成説明図である。
【図１３】従来方法における製造工程の第３ステップを
示す構成説明図である。
示す構成説明図である。
【図１４】従来方法で用いるフォトマスクパターンの形
状を示す構成説明図である。
状を示す構成説明図である。
１ Ｓｉ基板 ２ Ｃｒパターンマスク（主パターンマスク） ３ 補助パターンマスク ４，４ａ ＳｉＯ2 膜（酸化膜） ５ ＳｉＮ膜 ５ａ ＳｉＮ膜のサイドウォール １４ フォトマスク １５ フォトマスクで形成される素子分離パターン
Claims (1)
- 【請求項１】 （ａ）Ｓｉ基板上に酸化膜及びＳｉＮ膜
を順次積層し、 （ｂ）補助パターンマスクと、この補助パターンマスク
で接続され、かつ補助パターンマスクの幅よりも広い幅
を有する方形の主パターンマスクとからなるフォトマス
クを用いて、素子分離膜が形成される予定の素子分離領
域の上記酸化膜及びＳｉＮ膜を除去し、 （ｃ）素子分離領域に新たに酸化膜及びＳｉＮ膜を順次
形成した後異方性エッチングによりＳｉＮのサイドウォ
ールを形成し、 （ｄ）しかる後、選択酸化によって素子分離膜を形成す
ることからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159469A JPH065587A (ja) | 1992-06-18 | 1992-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159469A JPH065587A (ja) | 1992-06-18 | 1992-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065587A true JPH065587A (ja) | 1994-01-14 |
Family
ID=15694456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4159469A Pending JPH065587A (ja) | 1992-06-18 | 1992-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065587A (ja) |
-
1992
- 1992-06-18 JP JP4159469A patent/JPH065587A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JPH065587A (ja) | 半導体装置の製造方法 | |
| JPH0338733B2 (ja) | ||
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPS63299361A (ja) | 半導体装置の製造方法 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JP2741964B2 (ja) | 半導体装置の製造方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPH0536680A (ja) | 半導体装置とその製造方法 | |
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| JPH0766277A (ja) | 素子分離方法及び半導体装置 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPS6027144A (ja) | 半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPS62273750A (ja) | 半導体装置およびその製造方法 | |
| JPH0334373A (ja) | Ｍｏｓ型トランジスタ | |
| JPS63194346A (ja) | 素子分離領域の形成方法 | |
| JPH05299414A (ja) | 半導体装置における素子分離酸化膜の形成方法 | |
| JPS6325955A (ja) | 半導体装置の製造方法 | |
| JPH0158659B2 (ja) | ||
| JPS63148662A (ja) | 半導体装置の製造方法 | |
| JPH01173632A (ja) | 半導体装置の製造方法 | |
| JP2001085510A (ja) | 半導体装置の製造方法 |