JPH065703B2 - メモリパツケ−ジ - Google Patents
メモリパツケ−ジInfo
- Publication number
- JPH065703B2 JPH065703B2 JP60030838A JP3083885A JPH065703B2 JP H065703 B2 JPH065703 B2 JP H065703B2 JP 60030838 A JP60030838 A JP 60030838A JP 3083885 A JP3083885 A JP 3083885A JP H065703 B2 JPH065703 B2 JP H065703B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- memory package
- memory
- base ribbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理分野において用いるのに適した複数
チップ搭載のメモリパッケージに関するものである。
チップ搭載のメモリパッケージに関するものである。
従来の技術 従来の複数チップを搭載したメモリパッケージとして
は、シングルライン形のセラミック基板に64 Kb DRAMの
セラミックリードレスチップキャリアを４ないし８個を
コンデンサと共にハンダ付けしたものが知られており、
たとえば、1984年６月発行の日経エレクトロニクス誌、
第261〜第269頁に記載されている。
は、シングルライン形のセラミック基板に64 Kb DRAMの
セラミックリードレスチップキャリアを４ないし８個を
コンデンサと共にハンダ付けしたものが知られており、
たとえば、1984年６月発行の日経エレクトロニクス誌、
第261〜第269頁に記載されている。
発明が解決しようとする問題点 ところが、かかるメモリパッケージはボードの高密度化
を可能にすると期待されているが、セラミックパッケー
ジが高価であるために、ディスクリート価格の1.5〜1.8
倍にもなる欠点があり、廉価なメモリパッケージが求め
られていた。
を可能にすると期待されているが、セラミックパッケー
ジが高価であるために、ディスクリート価格の1.5〜1.8
倍にもなる欠点があり、廉価なメモリパッケージが求め
られていた。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、上述の欠点を除去した小形で廉
価なメモリパッケージを提供することである。
従って本発明の目的は、上述の欠点を除去した小形で廉
価なメモリパッケージを提供することである。
問題点を解決するための手段 上記目的を達成する為に、本発明に係るメモリパッケー
ジは、ベースリボン上に接着した両面プリント基板上に
複数のメモリチップをマウントし、ワイヤボンディング
した後に樹脂モールドして成るメモリパッケージにおい
て、前記両面プリント基板と前記ベースリボンの非接触
部分で、前記両面プリント基板の裏面配線を施すよう構
成したものである。
ジは、ベースリボン上に接着した両面プリント基板上に
複数のメモリチップをマウントし、ワイヤボンディング
した後に樹脂モールドして成るメモリパッケージにおい
て、前記両面プリント基板と前記ベースリボンの非接触
部分で、前記両面プリント基板の裏面配線を施すよう構
成したものである。
本発明は、従来のメモリパッケージより量産に向く構造
と安価な素材を用いることによりパッケージの低価格化
を可能にし、しかも、複数チップで構成されるメモリア
レイの複雑な配線パターンをプリント基板の両面に施こ
すことにより、パッケージの小形化を行なえるため、こ
れをボードに使用すると著しく経済的且つ、高密度にで
きる効果が得られる。
と安価な素材を用いることによりパッケージの低価格化
を可能にし、しかも、複数チップで構成されるメモリア
レイの複雑な配線パターンをプリント基板の両面に施こ
すことにより、パッケージの小形化を行なえるため、こ
れをボードに使用すると著しく経済的且つ、高密度にで
きる効果が得られる。
実施例 以下、本発明をその好ましい各実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図(A)，(B)，(C)は本発明に係るメモリパッケージ
の第１の実施例を示す構成図である。同図(A)で、ベー
スリボン110の上にプリント基板120が接触されており、
プリント基板120の表面に複数個のメモリチップ130がマ
ウントされている。各メモリチップ130とプリント基板1
20間は内部リード140が、プリント基板120とベースリボ
ン110間は外部リード150はそれぞれワイヤボンディング
で接続され、パッケージ全体はモールド樹脂100で固め
られており、普通のICのパッケージ工程で量産化でき
る。
の第１の実施例を示す構成図である。同図(A)で、ベー
スリボン110の上にプリント基板120が接触されており、
プリント基板120の表面に複数個のメモリチップ130がマ
ウントされている。各メモリチップ130とプリント基板1
20間は内部リード140が、プリント基板120とベースリボ
ン110間は外部リード150はそれぞれワイヤボンディング
で接続され、パッケージ全体はモールド樹脂100で固め
られており、普通のICのパッケージ工程で量産化でき
る。
第１図(B)と(C)は、各々、ベースリボンに張りつけたプ
リント基板の表面および裏面図を示し、特に、(C)図の
様に、裏面パターンは、ベースリボン110との非接触部
分121や122にのみ表面パターンとの間のスルーホールお
よび各チップで共通に使用する共通線等のパターンが施
こされている。この様に、プリント基板120と接触する
ベースリボン110の幅を狭くすることにより、空いた裏
面のスペースにパターンをレイアウトすることにより、
プリント基板サイズを減らすことができ、モジュールの
小形化を行なえる。この場合、両面プリント基板は、コ
スト的にも、片面プリント基板と同様に出来るので、モ
ジュールコストをディスクリート価格並みにおさえるこ
とが可能になる。
リント基板の表面および裏面図を示し、特に、(C)図の
様に、裏面パターンは、ベースリボン110との非接触部
分121や122にのみ表面パターンとの間のスルーホールお
よび各チップで共通に使用する共通線等のパターンが施
こされている。この様に、プリント基板120と接触する
ベースリボン110の幅を狭くすることにより、空いた裏
面のスペースにパターンをレイアウトすることにより、
プリント基板サイズを減らすことができ、モジュールの
小形化を行なえる。この場合、両面プリント基板は、コ
スト的にも、片面プリント基板と同様に出来るので、モ
ジュールコストをディスクリート価格並みにおさえるこ
とが可能になる。
第２図(A)，(B)，(C)は本発明に係るメモリパッケージ
の第２の実施例の構成図である。同図(A)で、ベースリ
ボン210は中央部に窓穴があいており、その上にプリン
ト基板220が張付けられている。プリント基板220の表面
にはメモリチップ230がマウントされ、メモリチップ230
とプリント基板220の表面パターン間は内部リード240
で、プリント基板220の表面パターンとベースリボン210
間は外部リード250でそれぞれ電気的接続がなされてい
る。これらの内外部リード240と250はワイヤボンディン
グで形成され、全体をモールド樹脂で固めメモリモジュ
ール200ができる。
の第２の実施例の構成図である。同図(A)で、ベースリ
ボン210は中央部に窓穴があいており、その上にプリン
ト基板220が張付けられている。プリント基板220の表面
にはメモリチップ230がマウントされ、メモリチップ230
とプリント基板220の表面パターン間は内部リード240
で、プリント基板220の表面パターンとベースリボン210
間は外部リード250でそれぞれ電気的接続がなされてい
る。これらの内外部リード240と250はワイヤボンディン
グで形成され、全体をモールド樹脂で固めメモリモジュ
ール200ができる。
第２図(B)はベースリボンに張りつけたプリント基板の
表面図、第２図(C)は裏面図である。プリント基板220の
裏面のパターンは、ベースリボン210の中央の窓の部分2
21に形成されており、これによって、第１図(A)〜(C)に
示した第１の実施例よりも一層小形化したメモリパッケ
ージが得られる。
表面図、第２図(C)は裏面図である。プリント基板220の
裏面のパターンは、ベースリボン210の中央の窓の部分2
21に形成されており、これによって、第１図(A)〜(C)に
示した第１の実施例よりも一層小形化したメモリパッケ
ージが得られる。
なお、本発明の実施例では、プリント基板に裏打ちする
ベースリボンの形状として直線状のものと、角穴あきの
もののみを示しているが、本発明はこれらに限定するも
のではなく、他の形状、たとえば、櫛形や丸穴でもよ
く、さらには、窓穴が１個に限定しなく、複数個あるも
のであってもよい。
ベースリボンの形状として直線状のものと、角穴あきの
もののみを示しているが、本発明はこれらに限定するも
のではなく、他の形状、たとえば、櫛形や丸穴でもよ
く、さらには、窓穴が１個に限定しなく、複数個あるも
のであってもよい。
発明の効果 以上説明したように、本発明は従来高価であったメモリ
パッケージを、ベースリボンに張付けた両面プリント基
板にチップをマウントしワイヤボンディングした後、樹
脂でモールドする極めて経済的な方法で実現するもので
あり、且つ、プリント基板とベースリボンの非接触部分
に裏面のプリントパターンを配することにより、小形化
したモジュールを得ることができる。従って、本発明の
メモリモジュールを情報処理機器等へ応用すれば、安
価、且つ、小形、高密度のメモリボードを得ることがで
きる。
パッケージを、ベースリボンに張付けた両面プリント基
板にチップをマウントしワイヤボンディングした後、樹
脂でモールドする極めて経済的な方法で実現するもので
あり、且つ、プリント基板とベースリボンの非接触部分
に裏面のプリントパターンを配することにより、小形化
したモジュールを得ることができる。従って、本発明の
メモリモジュールを情報処理機器等へ応用すれば、安
価、且つ、小形、高密度のメモリボードを得ることがで
きる。
第１図(A)〜(C)は本発明に係るメモリパッケージの第１
の実施例を示す構成図、第２図(A)〜(C)は本発明に係る
メモリパッケージの第２の実施例を示す構成図である。 100，200……メモリパッケージのモールド樹脂（メモリ
モジュール）、110，210……ベースリボン、120，220…
…プリント基板、121，122，221……プリント基板の裏
面のパターンの施こされている部分、130，230……メモ
リチップ、140，240……内部リード、150，250……外部
リード。
の実施例を示す構成図、第２図(A)〜(C)は本発明に係る
メモリパッケージの第２の実施例を示す構成図である。 100，200……メモリパッケージのモールド樹脂（メモリ
モジュール）、110，210……ベースリボン、120，220…
…プリント基板、121，122，221……プリント基板の裏
面のパターンの施こされている部分、130，230……メモ
リチップ、140，240……内部リード、150，250……外部
リード。
Claims (2)
- 【請求項１】ベースリボン上に接着した両面プリント基
板上に複数のメモリチップをマウントし、ワイヤボンデ
ィングした後に樹脂モールドして成るメモリパッケージ
において、前記両面プリント基板と前記ベースリボンの
非接触部分に前記両面プリント基板の裏面の配線を施こ
したことを特徴とするメモリパッケージ。 - 【請求項２】前記ベースリボンに開けた窓穴部分に前記
プリント基板の裏面の配線を施こしたことを特徴とする
特許請求の範囲第(1)項記載のメモリパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030838A JPH065703B2 (ja) | 1985-02-19 | 1985-02-19 | メモリパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030838A JPH065703B2 (ja) | 1985-02-19 | 1985-02-19 | メモリパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189659A JPS61189659A (ja) | 1986-08-23 |
| JPH065703B2 true JPH065703B2 (ja) | 1994-01-19 |
Family
ID=12314834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030838A Expired - Fee Related JPH065703B2 (ja) | 1985-02-19 | 1985-02-19 | メモリパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065703B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01201889A (ja) * | 1988-02-04 | 1989-08-14 | Fanuc Ltd | メモリモジュール |
-
1985
- 1985-02-19 JP JP60030838A patent/JPH065703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61189659A (ja) | 1986-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087202A (en) | Process for manufacturing semiconductor packages comprising an integrated circuit | |
| US6461897B2 (en) | Multichip module having a stacked chip arrangement | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| US4934820A (en) | Semiconductor device | |
| JPH01251778A (ja) | Ｉｃカード | |
| JPS6347143B2 (ja) | ||
| JP3494901B2 (ja) | 半導体集積回路装置 | |
| JP2771104B2 (ja) | 半導体装置用リードフレーム | |
| JP2911265B2 (ja) | 表面実装型半導体装置 | |
| JPH065703B2 (ja) | メモリパツケ−ジ | |
| US6181003B1 (en) | Semiconductor device packaged in plastic package | |
| KR970007848B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JP2507852B2 (ja) | 半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPH05198735A (ja) | マルチチップモジュール | |
| JPH0758161A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 | |
| KR100342811B1 (ko) | 복수개의칩이내장된에어리어어레이범프드반도체패키지 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JPS5936248U (ja) | 樹脂モ−ルド半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |