JPH0666065U - Ｉｃの接続構造 - Google Patents

Ｉｃの接続構造

Info

Publication number
JPH0666065U
JPH0666065U JP007045U JP704593U JPH0666065U JP H0666065 U JPH0666065 U JP H0666065U JP 007045 U JP007045 U JP 007045U JP 704593 U JP704593 U JP 704593U JP H0666065 U JPH0666065 U JP H0666065U
Authority
JP
Japan
Prior art keywords
resin layer
adhesive resin
electrically insulating
insulating substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP007045U
Other languages
English (en)
Inventor
克巳 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP007045U priority Critical patent/JPH0666065U/ja
Publication of JPH0666065U publication Critical patent/JPH0666065U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】高精度且つ高密度のＩＣ接続。製造時間の短
縮。製造コストの低減 【構成】配線パターンを具備する電気絶縁性基板の一主
面に凹部を形成し、その内面に塗布された接着用樹脂層
を介してＩＣを、その上面が電気絶縁性基板の一主面と
実質的に同一平面となるように、且つ接着用樹脂層の一
部を電気絶縁性基板の一主面より盛り上がらせるように
凹部内に埋設して固定せしめ、その接着用樹脂層の盛り
上がり領域の上に被覆した導電膜を介してＩＣの電極端
子と配線パターンの接続端子とを導通させたＩＣの接続
構造。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はＩＣの接続構造の改良に関する。
【０００２】
【従来技術及びその問題点】
ＩＣの接続構造には、ワイヤボンディングを採用したワイヤ方式やはんだバン プなどを用いたワイヤレス方式があり、ワイヤ方式によれば、パッド電極を必要 とし、また、ワイヤ径やボンデング強度を確保するために、並びにボンデング精 度を維持するために、そのパッド電極の面積を小さくできないという問題点があ った。
【０００３】 他方、ワイヤレス方式についても同様にパッド電極が必要となり、バンプの径 や強度を確保するために、並びに接続精度を維持するために、そのバンプ電極の 面積を小さくできないという問題点があった。 したがって、いずれも方式も高精度且つ高密度の接続ができないという問題点 があった。
【０００４】 しかも、ワイヤ方式ではアルミニウム線や金線を用いており、ワイヤレス方式 においては、金をバンプ用として採用するので、その材料コストが著しく高くな るという問題点もあった。
【０００５】 また、ワイヤ方式では多数のボンデングに相当の時間を要しており、同様にワ イヤレス方式でもバンプ形成に相当の時間を要しており、これによって製造時間 が長くなるという問題点も指摘されている。
【０００６】 更にまた、当然のことながら、ワイヤ方式のボンディング用ワイヤは他のワイ ヤもしくは外部との接触により、あるいは衝撃により、断線する場合があり、更 にそのワイヤボンディングの空間領域があるために、その小型化を妨げるという 問題点も指摘されている。
【０００７】
【問題点を解決するための手段】
本考案のＩＣの接続構造は、配線パターンを具備する電気絶縁性基板の一主面 に凹部を形成し、その内面に塗布された接着用樹脂層を介してＩＣを、その上面 が電気絶縁性基板の一主面と実質的に同一平面となるように、且つ接着用樹脂層 の一部を電気絶縁性基板の一主面より盛り上がらせるように凹部内に埋設して固 定せしめ、その接着用樹脂層の盛り上がり領域の上に被覆した導電膜を介してＩ Ｃの電極端子と配線パターンの接続端子とを導通させたことを特徴とする。
【０００８】
【作用】
上記構成のＩＣの接続構造によれば、電気絶縁性基板の一主面に凹部を形成し 、その凹部の内面に接着用樹脂層を塗布し、そして、この接着用樹脂層を介して ＩＣを、その上面が電気絶縁性基板の一主面と実質的に同一平面となるように、 且つ接着用樹脂層の一部を電気絶縁性基板の一主面より盛り上がらせるように凹 部内に埋設して固定せしめ、しかも、その接着用樹脂層の盛り上がり領域の上に 被覆した導電膜を介してＩＣの電極端子と配線パターンの接続端子とを導通させ るという構造であり、このような構造であれば、ワイヤボンディングやバンプを 不要にして、薄膜技術により上記導電膜を接着用樹脂層の盛り上がり領域の上に 被覆すればよく、これにより、その薄膜技術により高精度且つ高密度の接続がで きる。しかも、アルミニウム線や金線、金等の高価な材料を用いなくてもアルミ ニウム膜やクロム膜により導電膜を薄膜技術により形成すればよく、これにより 、製造コストや製造時間が改善できる。
【０００９】 加えて、このＩＣを電気絶縁性基板の凹部に埋設しているので、前述の衝撃や 断線等の問題が解消できるとともに、このＩＣ搭載装置を小型化できる。
【００１０】
【実施例】
以下、本考案の実施例を添付した図面に基づいて説明する。 図１〜図３は実施例のＩＣの接続構造の製造工程図であり、先ず図１において は、１はアルミナセラミックス等の電気絶縁性材料から成る電気絶縁性基板であ り、この基板１には凹部２を形成しており、この凹部２の内側にはポリイミド等 から成る絶縁性の接着用樹脂層３を塗布し、この凹部２にＩＣ４を埋設するとと もに、接着用樹脂層３によりＩＣ４を固定した構造である。この構造によれば、 ＩＣ４の上面５が電気絶縁性基板１の一主面６と実質的に同一平面となるように 設計している。また、予めＩＣ４には、その埋設する前に複数個の電極端子７が 所定に位置に形成してあり、電気絶縁性基板１の一主面６上にも、この電極端子 ７と対向する位置に配線パターンの接続端子８を形成してある。
【００１１】 しかも、本考案においては、接着用樹脂層３は電気絶縁性基板１の一主面６よ り盛り上がったように設けることが重要であり、この接着用樹脂層の盛り上がり 領域３ａは少なくとも電極端子７と接続端子８との相対向する位置に形成する。
【００１２】 次いで、図２によれば、個々の電極端子７と接続端子８とを除外して、シリカ 等の絶縁膜９をスパッタリング法等の薄膜技術によりＩＣ４の上面５と電気絶縁 性基板１の一主面６に形成する。この形成によれば、これら上面５と一主面６の 全体領域に絶縁膜をスパッタリング法等により被覆し、その後にエッチングによ り所定の領域を除去することによりできる。
【００１３】 しかる後に図３に示すようにアルミニウム膜やクロム膜の導電膜１０を個々の 電極端子７と接続端子８の間にそれぞれ形成する。この導電膜１０は、電極端子 ７と接続端子８と絶縁膜９の全体にわたってアルミニウム膜やクロム膜等の導電 膜をスパッタリング法等により被覆し、その後にエッチングにより所定の領域を 除いて除去することにより形成する。
【００１４】 上記構成によれば、図４に示すように接着用樹脂層の盛り上がり領域３ａを跨 ぐように導電膜１０を被覆しており、これにより、その盛り上がり領域３ａの上 にある絶縁膜に段差ができなくなり、その結果、導電膜１０が断線しなくなる。 本考案者が繰り返し行った実験によれば、その盛り上がり領域３ａの高さは１〜 １０μｍ程度がよい。 かくして、この実施例のＩＣの接続構造においては、ワイヤボンディングやバ ンプを不要にでき、しかも、アルミニウム線や金線、金等の高価な材料を用いな くても導電膜１０を薄膜技術により形成すればよく、これにより、製造コストや 製造時間が改善できる。
【００１５】 尚、本考案は上述した実施例に限定されるものではなく、本考案の趣旨を逸脱 しない範囲内において種々の変更、改良等が可能である。
【００１６】
【考案の効果】
以上の通り、本考案のＩＣの接続構造によれば、接着用樹脂層を介してＩＣを 、その上面が電気絶縁性基板の一主面と実質的に同一平面となるように、且つ接 着用樹脂層の一部を電気絶縁性基板の一主面より盛り上がらせるように凹部内に 埋設して固定せしめ、しかも、その接着用樹脂層の盛り上がり領域の上に被覆し た導電膜を介してＩＣの電極端子と配線パターンの接続端子とを導通させるとい う構造であって、これにより、薄膜技術により上記導電膜を接着用樹脂層の盛り 上がり領域の上に被覆することができ、その結果、その薄膜技術により高精度且 つ高密度の接続ができた。しかも、導電膜を薄膜技術により形成することにより 製造時間が短縮できるとともに、製造コストが低減できた。
【００１７】 また、本考案のＩＣの接続構造によれば、ＩＣを電気絶縁性基板の凹部に埋設 しているので、衝撃の影響や断線等の問題が解消できるとともに、密着型イメー ジセンサやサールヘッド等の紙等が接触する構造のデバイスにおいて、そのＩＣ の空間領域が及ぼす設計上の問題点も解消でき、これにより、この種のデバイス 装置を小型化にできた。
【図面の簡単な説明】
【図１】実施例における一工程のＩＣの接続構造を示す
破断面図である。
【図２】実施例における一工程のＩＣの接続構造を示す
破断面図である。
【図３】実施例におけるＩＣの接続構造を示す破断面図
である。
【図４】実施例におけるＩＣの接続構造を示す要部断面
図である。
【符号の説明】
１・・・電気絶縁性基板 ２・・・凹部 ３・・・接着用樹脂層 ３ａ・・盛り上がり領域 ４・・・ＩＣ １０・・導電膜

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 配線パターンを具備する電気絶縁性基板
    の一主面に凹部を形成し、その内面に塗布された接着用
    樹脂層を介してＩＣを、その上面が電気絶縁性基板の一
    主面と実質的に同一平面となるように、且つ上記接着用
    樹脂層の一部を電気絶縁性基板の一主面より盛り上がら
    せるように凹部内に埋設して固定せしめ、その接着用樹
    脂層の盛り上がり領域の上に被覆した導電膜を介してＩ
    Ｃの電極端子と配線パターンの接続端子とを導通させた
    ＩＣの接続構造。
JP007045U 1993-02-25 1993-02-25 Ｉｃの接続構造 Pending JPH0666065U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP007045U JPH0666065U (ja) 1993-02-25 1993-02-25 Ｉｃの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP007045U JPH0666065U (ja) 1993-02-25 1993-02-25 Ｉｃの接続構造

Publications (1)

Publication Number Publication Date
JPH0666065U true JPH0666065U (ja) 1994-09-16

Family

ID=11655088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP007045U Pending JPH0666065U (ja) 1993-02-25 1993-02-25 Ｉｃの接続構造

Country Status (1)

Country Link
JP (1) JPH0666065U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014006699A1 (ja) * 2012-07-04 2014-01-09 富士機械製造株式会社 半導体パッケージ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014006699A1 (ja) * 2012-07-04 2014-01-09 富士機械製造株式会社 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
JP2583597B2 (ja) 集積回路装置パッケージ
US6077757A (en) Method of forming chip semiconductor devices
JPS6139741B2 (ja)
JPH08193897A (ja) 半導体圧力センサ
US7849743B2 (en) Acceleration sensing device
JP2023036718A (ja) Ｍｅｍｓ素子およびｍｅｍｓモジュール
CN107490337B (zh) 应变检测器及其制造方法
JPH09213750A (ja) フィルム回路とその製造方法
JPS5998545A (ja) 半導体装置
JPH0778926A (ja) 樹脂封止型半導体装置
JPH10321651A (ja) 半導体装置
JP2782870B2 (ja) リードフレーム
JP2549564B2 (ja) 半導体素子の製造方法
JPH06252329A (ja) 半導体装置
JPS63147339A (ja) 半導体装置
JPH03129862A (ja) ガラス封止型半導体装置
JPH0142345Y2 (ja)
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPS61255039A (ja) 半導体素子
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
JPH07273154A (ja) 半導体装置
JPH11354579A (ja) 半導体チップの実装構造
JPS6032769Y2 (ja) 半導体素子
JPH0714652U (ja) 集積回路装置
JPH02199848A (ja) 半導体装置の組立方法