JPH067594B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH067594B2
JPH067594B2 JP62294617A JP29461787A JPH067594B2 JP H067594 B2 JPH067594 B2 JP H067594B2 JP 62294617 A JP62294617 A JP 62294617A JP 29461787 A JP29461787 A JP 29461787A JP H067594 B2 JPH067594 B2 JP H067594B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
layer
semiconductor layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62294617A
Other languages
English (en)
Other versions
JPH01135070A (ja
Inventor
寛 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62294617A priority Critical patent/JPH067594B2/ja
Priority to KR1019880014571A priority patent/KR910009609B1/ko
Priority to US07/271,878 priority patent/US4983538A/en
Priority to EP88402910A priority patent/EP0317445B1/en
Priority to DE3855249T priority patent/DE3855249T2/de
Publication of JPH01135070A publication Critical patent/JPH01135070A/ja
Publication of JPH067594B2 publication Critical patent/JPH067594B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/148—Silicon carbide

Landscapes

  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 ［概要］ 本発明は高温用半導体デバイスを形成するための半導体
基板の製造方法、特にβ−SiC半導体基板を製造する方
法に関し、 絶縁層上にβ−SiC層を形成し、そこに形成される半導
体デバイスの性能向上を図ることを目的とし、 半導体単結晶基体上に、該基体とは異なり、かつ該基体
の研磨又はエッチングに対して選択性を有する半導体層
をエピタキシャル成長する工程と、前記半導体層及び支
持基板となるべき基板の少なくともいずれか一方に絶縁
膜を被着した後、互いに接着させることにより、前記半
導体層との間に前記絶縁膜を挟んで前記支持基板を形成
する工程と、前記半導体層を残して、前記基体を全て研
磨又はエッチングにより除去する工程とを含み構成す
る。
［産業上の利用分野］ 本発明は高温用半導体デバイスを形成するための半導体
基板の製造方法、特にβ−SiC半導体基板を製造する方
法に関する。
高温用半導体デバイスを形成するための半導体基板とし
てヘテロエピタキシャル法にて、半導体基体にエネルギ
ーバンドギヤップの大きいβ−SiC層を成長したものが
提案されている。
［従来の技術］ 第４図は従来の方法によるβ−SiC半導体基板を用いた
高温用ＭＯＳＦＥＴの断面図である。
図において、１０１は５００μｍ程度のＮ型Si基体、１
０２はヘテロエピタキシャル法により、成長した厚さ１
μｍ程度，層抵抗３００Ω／□程度のＮ型β−SiC層、
１０３は０．６μｍ程度のＰ＋ソース領域、１０４は
０．６μｍ程度のＰ＋ドレイン領域、１０５は５００Å
程度のゲートSiO2膜、１０６はSiO2膜、１０７はソース
電極、１０８はゲート電極、１０９はドレイン電極であ
る。
このＭＯＳＦＥＴはエネルギーバンドギャップの大きい
β−SiC層中に形成されているので、相当な高温になる
までイントリンシックな動作をしない。そのために高温
環境（５００〜６００℃程度）の中で使用するデバイス
として最適なものである。
［発明が解決しようとする問題点］ しかし上述の従来方法によるβ−SiC基板を用いたデバ
イスはリーク電流が大きという欠点があった。
その理由は、１つはエピタキシャル成長したβ−SiC層
１０２が完全な単結晶にはならないため、Ｐ＋型ソース
領域１０３及びＰ＋ドレイン領域１０４とＮ型β−SiC
層１０２との間に形成されるＰＮ接合がリーキイである
こと、他の１つはSi基体１０１の電子移動度がβ−SiC
層１０２のそれよりも１桁程度大きいので、Si基体１０
１中を電流が流れ易くなっていることによるものであ
る。
そこで本発明は、Si基体の代わりに絶縁膜上にβ−SiC
層を形成し、そこに形成される半導体デバイスの性能向
上を図ることを目的とするものである。
［問題点を解決するための手段］ 上記問題点は、半導体単結晶基体上に、該基体とは異な
り、かつ該基体の研磨又はエッチングに対して選択性を
有する半導体層をエピタキシャル成長する工程と、前記
半導体層及び支持基板となるべき基板の少なくともいず
れか一方に絶縁膜を被着した後、互いに接着させること
により、前記半導体層との間に前記絶縁膜を挟んで前記
支持基板を形成する工程と、前記半導体層を残して、前
記基体を全て研磨又はエッチングにより除去する工程と
を含むことを特徴とする。
［作用］ すなわち、本発明は、少なくともいずれか一方に絶縁膜
を被着した２つの基板で、一方にはβ−SiC層が形成さ
れているものを分子間力を利用し接着するなどして、絶
縁膜上にβ−SiC層を形成するものである。
これによって、β−SiC層に半導体デバイスを形成する
場合、β−SiC層の下が電気的に絶縁されているため、
リーク電流の小さいデバイスを形成でき、高温用半導体
デバイスの性能向上を図ることができる。
［実施例］ 以下、本発明の図示の一実施例により具体的に説明す
る。
第１図は本発明の一実施例における半導体基板の製造工
程を示す模式断面図で、第２図は他の実施例における接
着する２つの基板の３種の組合せの模式断面図である。
第１図において、１は第２の基板のSi基体、２はSiO
2膜、３は第１の基板のβ−SiC層、４は第１の基板のSi
単結晶基体を示す。
同図に示すように、本発明に係る高温用半導体デバイス
形成のために用いる半導体基板の製造方法においては、
例えば（ａ）図におけるように、厚さ６００μｍ程度の
Ｎ型Si単結晶基体４に厚さ０．５μｍ程度のＮ型β−Si
C層３をヘテロエピタキシャ成長法により形成した第１
の基板と、厚さ６００μｍ程度のＮ型Si基体１に厚さ
０．５〜１μｍ程度のSiO2膜２をＣＶＤ法又は熱酸化法
により被着した第２の基板を用意する。このときβ−Si
C層３の導電型は導入する不純物により制御でき、例え
ばＮ型の場合はＯ２あるいはＮ２などがある。
そして（ｂ）に示すように、前記第１の基板と前記第２
の基板とを重ね合わせる。このときにはまだ第１の基板
と第２の基板は強固に接着してはいない。そこでこの状
態でそれぞれの基板間に２００Ｖ位の電圧を印加したま
ま６００℃の高温中で熱処理をする。そして、更に印加
電圧をはずし１１００℃，３０分間程度、窒素中でアニ
ールすると分子間力の作用により第１の基板と第２の基
板は強固に接着する。
この後、（Ｃ）図に示すように、第１の基板の不要のSi
単結晶基体４をメカニカルにラッピングするかケミカル
にエッチングして除去する。このとき薄いβ−SiC層３
を同時に除去しないように注意する必要があるが、Si単
結晶基体４に比べてβ−SiC層３が硬いこと及びSi単結
晶基体４を溶融するエッチング液、例えば弗酸／硝酸系
のエッチング液には反応しないことにより比較的、精度
よくSi単結晶基体４のみ除去できる。
同図（ｄ）は、更に第２の基板のβ−SiC層３が接着し
ている面と反対の面のSiO2膜２を除去して出来上がった
高温用半導体デバイス形成用半導体基板である。
この後、更にβ−SiC層３のエピタキシャル成長時にお
けるミスフィットから生ずる欠陥を除去するために、β
−SiC層３の表面層を少し除去してやれば、なお一層良
好な半導体基板を得ることができる。
第２図は本発明に係る製造方法を適用できる２つの基板
の３種の組合せを表わす構造断面図である。
図において、１は第２の基板のSi基体、２はSiO2膜、３
は第１の基板のβ−SiC層、４は第１の基板のSi単結晶
基体、５はSiO2膜、６はＰＳＧ膜を示す。この他にも種
々の組合せが考えられることは言うまでもない。
本発明の他の実施例を第３図を参照して、以下に説明す
る。
第３図は、本発明の他の実施例における半導体基板の製
造工程を示す模式断面図である。図において、第１図及
び第２図と同等の部材には同一符号を附してある。この
図に示すように、まず先に説明したのと同様に、厚さ６
００μｍのＮ型Si単結晶基体４に厚さ０．５μｍ程度の
Ｎ型β−SiC層３をエピタキシャル成長させ（第３図
（ａ））、しかる後、１０００℃前後で熱酸化するなど
して、少なくともβ−SiC層３上に０．２μｍ程度の厚
さのSiO2膜５を形成する。熱酸化した場合は第３図
（ｂ）のごとく、β−SiC層３上だけでなくSi単結晶基
体４上にもSiO2膜が形成される。このあと、ジクロルシ
ランを用いたＣＶＤ法などにより、多結晶シリコン（S
i）７を、そのβ−SiC層３上のSiO2の上での厚さが５０
０μｍ程度になるまで堆積させる。そして、先の実施例
と同様、メカニカルラッピングするか、ケミカルにエッ
チングして、Si単結晶基体４を、β−SiC層３が露出す
るまで除去すると、第３図（ｄ）に示すごとき、高温用
半導体デバイスの形成に適した半導体基板を得ることが
できる。なお、多結晶Si７にかえて多結晶SiCをＣＶＤ
成長させてもよい。
［発明の効果］ 以上のように本発明によれば、高温用半導体デバイスを
形成するために用いる半導体基板は、デバイスの形成さ
れるβ−SiC層の下が電気的に絶縁されているので、リ
ーク電流の小さい性能のすぐれたデバイス形成が可能と
なる。
更に基板の接着という非常に単純で易しい技術を使って
いるので、安価に高温用半導体基板を提供できるメリッ
トもある。
【図面の簡単な説明】
第１図は本発明の一実施例における半導体基板の製造工
程を示す模式断面図、 第２図は本発明の製造方法を適用できる２つの基板の３
種の組合せを表わす模式断面図、 第３図は本発明の他の実施例における半導体基板の製造
工程を示す模式断面図、 第４図は従来の製造方法による半導体基板を用いて形成
したＭＯＳＦＥＴデバイスの模式断面図である。 図において、 １…支持基板のSi基体、 ２，５，１０６…SiO2膜、 ３…β−SiC層、 ４…Si単結晶基体、 ６…ＰＳＧ膜、 ７…多結晶Si層、 １０１…Ｎ型Si基体、 １０２…Ｎ型β−SiC層、 １０３…Ｐ＋型ソース領域、 １０４…Ｐ＋型ドレイン領域、 １０５…ゲートSiO2膜、 １０７…ソース電極、 １０８…ゲート電極、 １０９…ドレイン電極。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体単結晶基体上に、該基体とは異な
    り、かつ該基体の研磨又はエッチングに対して選択性を
    有する半導体層をエピタキシャル成長する工程と、前記
    半導体層及び支持基板となるべき基板の少なくともいず
    れか一方に絶縁膜を被着した後、互いに接着させること
    により、前記半導体層との間に前記絶縁膜を挟んで前記
    支持基板を形成する工程と、前記半導体層を残して、前
    記基体を全て研磨又はエッチングにより除去する工程と
    を有することを特徴とする半導体基板の製造方法。
  2. 【請求項２】前記接着は、前記絶縁膜を挟んで前記半導
    体層と前記基板とを重ね合わせた後、前記重ね合わされ
    た基体と前記基板との間に電圧を印加した状態で、前記
    基体と前記基板とを加熱し、その後、前記電圧を印加せ
    ずに該加熱温度よりも高い温度で前記重ね合わされた基
    体及び基板を加熱することにより行われることを特徴と
    する特許請求の範囲第１項に記載の半導体基板の製造方
    法。
  3. 【請求項３】前記基体はシリコン単結晶であり、前記半
    導体層はβ−ＳｉＣ層であることを特徴とする特許請求
    の範囲第１項又は第２項のいずれかに記載の半導体基板
    の製造方法。
JP62294617A 1987-11-20 1987-11-20 半導体基板の製造方法 Expired - Fee Related JPH067594B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62294617A JPH067594B2 (ja) 1987-11-20 1987-11-20 半導体基板の製造方法
KR1019880014571A KR910009609B1 (ko) 1987-11-20 1988-11-05 실리콘 카바이드 기판의 제조방법
US07/271,878 US4983538A (en) 1987-11-20 1988-11-16 Method for fabricating a silicon carbide substrate
EP88402910A EP0317445B1 (en) 1987-11-20 1988-11-18 Method for fabricating a silicon carbide substrate
DE3855249T DE3855249T2 (de) 1987-11-20 1988-11-18 Verfahren zur Herstellung eines Siliciumcarbidsubstrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62294617A JPH067594B2 (ja) 1987-11-20 1987-11-20 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01135070A JPH01135070A (ja) 1989-05-26
JPH067594B2 true JPH067594B2 (ja) 1994-01-26

Family

ID=17810076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62294617A Expired - Fee Related JPH067594B2 (ja) 1987-11-20 1987-11-20 半導体基板の製造方法

Country Status (5)

Country Link
US (1) US4983538A (ja)
EP (1) EP0317445B1 (ja)
JP (1) JPH067594B2 (ja)
KR (1) KR910009609B1 (ja)
DE (1) DE3855249T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
JPH0574669A (ja) * 1991-09-18 1993-03-26 Rohm Co Ltd 半導体装置の製造方法
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5334281A (en) * 1992-04-30 1994-08-02 International Business Machines Corporation Method of forming thin silicon mesas having uniform thickness
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5349207A (en) * 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
US5465680A (en) * 1993-07-01 1995-11-14 Dow Corning Corporation Method of forming crystalline silicon carbide coatings
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
US5415126A (en) * 1993-08-16 1995-05-16 Dow Corning Corporation Method of forming crystalline silicon carbide coatings at low temperatures
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US6171931B1 (en) * 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US5759908A (en) * 1995-05-16 1998-06-02 University Of Cincinnati Method for forming SiC-SOI structures
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
JP3958404B2 (ja) 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
US20020089016A1 (en) 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
US6903373B1 (en) * 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
CN1252837C (zh) * 2000-04-26 2006-04-19 奥斯兰姆奥普托半导体股份有限两合公司 在GaN基板上的发光二极管芯片和用GaN基板上的发光二极管芯片制造发光二极管元件的方法
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6689669B2 (en) * 2001-11-03 2004-02-10 Kulite Semiconductor Products, Inc. High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US8529724B2 (en) * 2003-10-01 2013-09-10 The Charles Stark Draper Laboratory, Inc. Anodic bonding of silicon carbide to glass
US7115182B2 (en) 2004-06-15 2006-10-03 Agency For Science, Technology And Research Anodic bonding process for ceramics
JP2009280903A (ja) 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2009280484A (ja) * 2008-04-24 2009-12-03 Sumitomo Electric Ind Ltd Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP5621199B2 (ja) * 2008-04-24 2014-11-05 住友電気工業株式会社 Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
JP2010251724A (ja) 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US9349804B2 (en) * 2013-02-12 2016-05-24 Infineon Technologies Ag Composite wafer for bonding and encapsulating an SiC-based functional layer
CN103991840B (zh) * 2014-05-21 2016-01-13 北京遥测技术研究所 一种用于超高温环境下的SiC绝压腔制备方法
JP6500378B2 (ja) * 2014-09-22 2019-04-17 株式会社Sumco 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
US11346018B2 (en) * 2017-03-02 2022-05-31 Shin-Etsu Chemical Co., Ltd. Silicon carbide substrate production method and silicon carbide substrate
JP7162833B2 (ja) * 2018-08-01 2022-10-31 国立研究開発法人物質・材料研究機構 半導体装置の製造方法
CN117608029A (zh) * 2023-10-20 2024-02-27 中国科学院上海微系统与信息技术研究所 一种用于端面耦合的碳化硅光子芯片分离方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139401A (en) * 1963-12-04 1979-02-13 Rockwell International Corporation Method of producing electrically isolated semiconductor devices on common crystalline substrate
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
GB1224803A (en) * 1967-03-01 1971-03-10 Sony Corp Semiconductor devices
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US3577285A (en) * 1968-03-28 1971-05-04 Ibm Method for epitaxially growing silicon carbide onto a crystalline substrate
US3571919A (en) * 1968-09-25 1971-03-23 Texas Instruments Inc Semiconductor device fabrication
GB1288278A (ja) * 1968-12-31 1972-09-06
US3900943A (en) * 1973-06-07 1975-08-26 Dow Corning Silicon semiconductor device array and method of making same
DE2332822B2 (de) * 1973-06-28 1978-04-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
US3956032A (en) * 1974-09-24 1976-05-11 The United States Of America As Represented By The United States National Aeronautics And Space Administration Process for fabricating SiC semiconductor devices
US3936329A (en) * 1975-02-03 1976-02-03 Texas Instruments Incorporated Integral honeycomb-like support of very thin single crystal slices
JPS5283164A (en) * 1975-12-30 1977-07-11 Seiko Epson Corp Production of thin film semiconductor substrate
JPS605070B2 (ja) * 1976-06-29 1985-02-08 三菱電機株式会社 Ｍｏｓ構造電界効果半導体デバイスの製造方法
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4066483A (en) * 1976-07-07 1978-01-03 Western Electric Company, Inc. Gate-controlled bidirectional switching device
DE2638270C2 (de) * 1976-08-25 1983-01-27 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur Herstellung großflächiger, freitragender Platten aus Silicium
JPS6014000B2 (ja) * 1977-05-25 1985-04-10 シャープ株式会社 炭化硅素基板の製造方法
JPS53146300A (en) * 1977-05-25 1978-12-20 Sharp Corp Production of silicon carbide substrate
JPS5443200A (en) * 1977-09-13 1979-04-05 Sharp Corp Production of silicon carbide substrate
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
JPS6045159B2 (ja) * 1978-02-03 1985-10-08 シャープ株式会社 炭化珪素結晶層の製造方法
JPS5838400B2 (ja) * 1979-04-28 1983-08-23 シャープ株式会社 炭化珪素結晶層の製造方法
JPS5838399B2 (ja) * 1979-04-26 1983-08-23 シャープ株式会社 炭化珪素結晶層の製造方法
US4582561A (en) * 1979-01-25 1986-04-15 Sharp Kabushiki Kaisha Method for making a silicon carbide substrate
JPS55149192A (en) * 1979-05-07 1980-11-20 Sharp Corp Manufacture of silicon carbide crystal layer
JPS56137617A (en) * 1980-03-28 1981-10-27 Sharp Corp Semiconductor crystal substrate
JPS5825280A (ja) * 1982-07-19 1983-02-15 Hitachi Ltd 光電変換用受光面
JPS5946648A (ja) * 1982-09-10 1984-03-16 Nippon Telegr & Teleph Corp <Ntt> メンブレンの製造方法
JPS5998533A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体基板およびその製造方法
JPS60150621A (ja) * 1984-01-18 1985-08-08 Sanyo Electric Co Ltd ＳｉＣ半導体装置用基板
JPS60186066A (ja) * 1984-03-05 1985-09-21 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPS60186012A (ja) * 1984-03-06 1985-09-21 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS61142753A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 複合半導体基板の製造方法
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
KR910003169B1 (ko) * 1985-11-12 1991-05-20 가부시끼가이샤 한도다이 에네르기 겐뀨소 반도체 장치 제조 방법 및 장치
JPH0669085B2 (ja) * 1986-09-05 1994-08-31 富士通株式会社 半導体基板の製造方法
JPH0828487B2 (ja) * 1986-12-16 1996-03-21 富士通株式会社 半導体装置の製造方法
JPS63222447A (ja) * 1987-03-11 1988-09-16 Sony Corp 半導体基板
JPS63226042A (ja) * 1987-03-13 1988-09-20 Fujitsu Ltd 半導体装置の製造方法
GB2206445A (en) * 1987-07-01 1989-01-05 Spectrol Reliance Ltd Method of manufacturing dielectrically isolated integrated circuits and circuit elements
JPH0199457A (ja) * 1987-10-12 1989-04-18 Seiko Epson Corp ヒステリシスモータの回転子
JP2692091B2 (ja) * 1987-10-31 1997-12-17 株式会社日本自動車部品総合研究所 炭化ケイ素半導体膜およびその製造方法
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
US4855075A (en) * 1988-03-14 1989-08-08 Sandoz Ltd. Ethoxylates of alkyl and alkenyl catechols

Also Published As

Publication number Publication date
KR910009609B1 (ko) 1991-11-23
EP0317445A2 (en) 1989-05-24
JPH01135070A (ja) 1989-05-26
EP0317445A3 (en) 1990-01-10
DE3855249T2 (de) 1996-08-14
DE3855249D1 (de) 1996-06-05
EP0317445B1 (en) 1996-05-01
KR890008951A (ko) 1989-07-13
US4983538A (en) 1991-01-08

Similar Documents

Publication Publication Date Title
JPH067594B2 (ja) 半導体基板の製造方法
JP2980497B2 (ja) 誘電体分離型バイポーラトランジスタの製造方法
JPS6159853A (ja) シリコン結晶体構造
JPS61292934A (ja) 半導体素子の製造方法
JPH01196873A (ja) 炭化珪素半導体装置
JPH1131828A (ja) 半導体基板の製造方法
JPS61182242A (ja) 半導体装置の製造方法
JPS6358817A (ja) 複合半導体結晶体構造
JP3465765B2 (ja) Ｉｇｂｔ用半導体基板の作製方法
JPS61182240A (ja) 半導体装置の製造方法
JPH05335649A (ja) ホール素子
JPS61182241A (ja) 誘電体分離形半導体装置の製造方法
JPH01238033A (ja) 誘電体分離型半導体基板及びその製造方法
JPH01289124A (ja) 半導体装置の製造方法
JP2943006B2 (ja) 半導体基板の製造方法
JPH02126650A (ja) 誘電体分離半導体装置の製造方法
JPS609665B2 (ja) 半導体装置の製造方法
JPS60106165A (ja) 半導体装置の製造方法
JPS6058651A (ja) 半導体装置
KR960026418A (ko) 에미터 다운 쌍극자 트랜지스터의 제조방법
JPH02214115A (ja) 半導体装置の製造方法
JPS63141345A (ja) 半導体装置の製造方法
JPH03270072A (ja) 半導体装置の製造方法
JPS6046820B2 (ja) 半導体装置の製法
JPH07107924B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees