JPH069274B2 - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPH069274B2 JPH069274B2 JP62056243A JP5624387A JPH069274B2 JP H069274 B2 JPH069274 B2 JP H069274B2 JP 62056243 A JP62056243 A JP 62056243A JP 5624387 A JP5624387 A JP 5624387A JP H069274 B2 JPH069274 B2 JP H069274B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- semiconductor laser
- clad layer
- cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 9
- 239000010410 layer Substances 0.000 claims description 97
- 238000005253 cladding Methods 0.000 claims description 37
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 (a)産業上の利用分野 この発明は、半導体レーザの製造方法に関する。
(b)従来の技術 従来より半導体レーザは光情報処理や光通信用の電子部
品として用いられており、その応用分野は多枝に渡ろう
としている。半導体レーザに要求される特性の一つとし
てしきい値電流すなわち自然発光状態からレーザ発振状
態に変化する半導体レーザの順方向電流をいかに低減す
るかが技術的課題の一つであった。
品として用いられており、その応用分野は多枝に渡ろう
としている。半導体レーザに要求される特性の一つとし
てしきい値電流すなわち自然発光状態からレーザ発振状
態に変化する半導体レーザの順方向電流をいかに低減す
るかが技術的課題の一つであった。
第２図（Ａ），（Ｂ）は従来の半導体レーザの製造方法
を表す断面図である。同図（Ａ）においては１はｎ型Ｇ
ａＡｓの基板、２はｎ型ＡｌＧａＡｓのクラッド層、３
は不純物を含まないＡｌＧａＡｓの活性層、５はｐ型Ａ
ｌＧａＡｓのクラッド層、９はｐ型のＧａＡｓのキャッ
プ層をそれぞれ表している。このように基板上に各層を
成長させた後、同図（Ｂ）に示すようにプロトンなどを
打ち込むことにより電流阻止領域１０を形成する。この
ようにして電流阻止領域間（以下ストライプという。）
における活性層での電流の集中度を高めている。
を表す断面図である。同図（Ａ）においては１はｎ型Ｇ
ａＡｓの基板、２はｎ型ＡｌＧａＡｓのクラッド層、３
は不純物を含まないＡｌＧａＡｓの活性層、５はｐ型Ａ
ｌＧａＡｓのクラッド層、９はｐ型のＧａＡｓのキャッ
プ層をそれぞれ表している。このように基板上に各層を
成長させた後、同図（Ｂ）に示すようにプロトンなどを
打ち込むことにより電流阻止領域１０を形成する。この
ようにして電流阻止領域間（以下ストライプという。）
における活性層での電流の集中度を高めている。
ところが、電流阻止領域をプロトンの打ち込みなどによ
り絶縁化したことにより、活性層の結晶性が乱れ、寿命
などに悪影響を及ぼしていた。そこでクラッド層の一部
分を逆の伝導型にすることにより電流阻止領域を形成す
れば、この問題を解消することができる。第３図
（Ａ），（Ｂ）はその例を表している。同図（Ａ）は第
２図（Ａ）に示したものと同様の構成であり、基板上に
各層を成長させた後、第３図（Ｂ）に示すようにストラ
イプを形成すべき個所以外に不純物を拡散またはイオン
打ち込みを行うことによりｎ型の電流阻止領域１１を形
成している。
り絶縁化したことにより、活性層の結晶性が乱れ、寿命
などに悪影響を及ぼしていた。そこでクラッド層の一部
分を逆の伝導型にすることにより電流阻止領域を形成す
れば、この問題を解消することができる。第３図
（Ａ），（Ｂ）はその例を表している。同図（Ａ）は第
２図（Ａ）に示したものと同様の構成であり、基板上に
各層を成長させた後、第３図（Ｂ）に示すようにストラ
イプを形成すべき個所以外に不純物を拡散またはイオン
打ち込みを行うことによりｎ型の電流阻止領域１１を形
成している。
(c)発明が解決しようとする問題点 ところが、第３図（Ｂ）に示した従来の半導体レーザに
おいては、活性層において光励起が行われてレーザ発光
するため、活性層での電流の集中度を高める必要があ
る。そのためには図中ｔの寸法をできるだけ小さくしな
ければならない。一方、ｐ型クラッド層５は光の導波路
となるので例えば１．０〜０．５μｍ以上厚くなければ
光損失が大きくなる。また、キャップ層９はヒートシン
クとの半田付けの際半田材の活性層への影響を防止し、
さらに、電極金属の影響を防止するためある程度厚くな
ければ実用上問題が発生する。そこでこれらの二つの層
で３〜数μｍの厚さが必要である。ところが、拡散，イ
オン打ち込みともに３〜数μｍの深さにおいて１００Å
程度の精度をもたせることは困難であり、したがって活
性層のごく近傍まで電流阻止領域１１を形成することが
困難である。
おいては、活性層において光励起が行われてレーザ発光
するため、活性層での電流の集中度を高める必要があ
る。そのためには図中ｔの寸法をできるだけ小さくしな
ければならない。一方、ｐ型クラッド層５は光の導波路
となるので例えば１．０〜０．５μｍ以上厚くなければ
光損失が大きくなる。また、キャップ層９はヒートシン
クとの半田付けの際半田材の活性層への影響を防止し、
さらに、電極金属の影響を防止するためある程度厚くな
ければ実用上問題が発生する。そこでこれらの二つの層
で３〜数μｍの厚さが必要である。ところが、拡散，イ
オン打ち込みともに３〜数μｍの深さにおいて１００Å
程度の精度をもたせることは困難であり、したがって活
性層のごく近傍まで電流阻止領域１１を形成することが
困難である。
さらに、ｐ型クラッド層５とｐ型キャップ層９とで３〜
数μｍの厚さになり、電流の集中するストライプ層が厚
く、抵抗値が高くなる。
数μｍの厚さになり、電流の集中するストライプ層が厚
く、抵抗値が高くなる。
このような理由でしきい値電流は低減されず、動作電圧
の上昇および発熱の問題があった。この発明の目的は、
前述のｔの寸法を容易に小さくし、しきい値電流の低い
半導体レーザを得ることのできる半導体レーザの製造方
法を提供することにある。
の上昇および発熱の問題があった。この発明の目的は、
前述のｔの寸法を容易に小さくし、しきい値電流の低い
半導体レーザを得ることのできる半導体レーザの製造方
法を提供することにある。
(d)問題点を解決するための手段 この発明の半導体レーザの製造方法は、基板上に下部ク
ラッド層、活性層、下部クラッド層と逆伝導型の上部第
１クラッド層、下部クラッド層と同伝導型の上部第２ク
ラッド層、および分子線エピタキシャル成長室における
蒸発速度が上部第２クラッド層より大きな保護層をこの
順に形成した後、前記保護層の表面から上部第１クラッ
ド層まで不純物をイオン打ち込みまたは拡散して上部第
２クラッド層に上部第１クラッド層と同伝導型のストラ
イプ部を形成する工程と、前記保護層を分子線エピタキ
シャル成長室で蒸発させ、続いて上部第２クラッド層上
に上記ストライプ部と同伝導型の上部第３クラッド層と
キャップ層をこの順に分子線エピタキシャル成長法によ
り形成する工程とからなる。
ラッド層、活性層、下部クラッド層と逆伝導型の上部第
１クラッド層、下部クラッド層と同伝導型の上部第２ク
ラッド層、および分子線エピタキシャル成長室における
蒸発速度が上部第２クラッド層より大きな保護層をこの
順に形成した後、前記保護層の表面から上部第１クラッ
ド層まで不純物をイオン打ち込みまたは拡散して上部第
２クラッド層に上部第１クラッド層と同伝導型のストラ
イプ部を形成する工程と、前記保護層を分子線エピタキ
シャル成長室で蒸発させ、続いて上部第２クラッド層上
に上記ストライプ部と同伝導型の上部第３クラッド層と
キャップ層をこの順に分子線エピタキシャル成長法によ
り形成する工程とからなる。
(e)作用 この発明の半導体レーザの製造方法においては、基板上
に下部クラッド層、活性層、上部第１クラッド層、上部
第２クラッド層、および保護層がこの順に形成された段
階で、前記保護層の表面から上部第２クラッド層まで不
純物がイオン打ち込みまたは拡散されることにより上部
第２クラッド層にストライプ部が形成され、その後、上
部第２クラッド層上にストライプ部と同伝導型の上部第
３クラッド層とキャップ層がこの順に形成される。この
ように所定厚さの上部第３クラッド層とキャップ層を形
成する前の中間段階で、不純物のイオン打ち込みまたは
拡散によりストライプ部が形成されるため、上部第２ク
ラッド層のストライプ部以外の領域が電流阻止層とな
り、電流阻止領域の寸法精度が高まり、前述のｔの小さ
な半導体レーザが得られる。さらに、上部第２クラッド
層の表面に保護層を形成した状態で不純物イオンの打ち
込みまたは拡散を行って、上部第２クラッド層のストラ
イプ部を形成するようにしたため、上部第２クラッド層
表面の損傷または汚損を防ぐことができ、しかも前記保
護層を分子線エピタキシャル成長室で蒸発させるように
したため、前記保護層を例えば通常のウェットエッチン
グやドライエッチングにより除去する場合に比較して、
上部第２クラッド層の平坦性および結晶性が向上し、前
記保護層の除去から上部第３クラッド層の形成への移行
もスムーズに行うことができ、特性の優れた半導体レー
ザを容易に製造することができる。
に下部クラッド層、活性層、上部第１クラッド層、上部
第２クラッド層、および保護層がこの順に形成された段
階で、前記保護層の表面から上部第２クラッド層まで不
純物がイオン打ち込みまたは拡散されることにより上部
第２クラッド層にストライプ部が形成され、その後、上
部第２クラッド層上にストライプ部と同伝導型の上部第
３クラッド層とキャップ層がこの順に形成される。この
ように所定厚さの上部第３クラッド層とキャップ層を形
成する前の中間段階で、不純物のイオン打ち込みまたは
拡散によりストライプ部が形成されるため、上部第２ク
ラッド層のストライプ部以外の領域が電流阻止層とな
り、電流阻止領域の寸法精度が高まり、前述のｔの小さ
な半導体レーザが得られる。さらに、上部第２クラッド
層の表面に保護層を形成した状態で不純物イオンの打ち
込みまたは拡散を行って、上部第２クラッド層のストラ
イプ部を形成するようにしたため、上部第２クラッド層
表面の損傷または汚損を防ぐことができ、しかも前記保
護層を分子線エピタキシャル成長室で蒸発させるように
したため、前記保護層を例えば通常のウェットエッチン
グやドライエッチングにより除去する場合に比較して、
上部第２クラッド層の平坦性および結晶性が向上し、前
記保護層の除去から上部第３クラッド層の形成への移行
もスムーズに行うことができ、特性の優れた半導体レー
ザを容易に製造することができる。
(f)実施例 第１図（Ａ）〜（Ｄ）はこの発明の実施例である半導体
レーザの製造方法を表す各工程における断面図である。
レーザの製造方法を表す各工程における断面図である。
同図（Ａ）において１は縦２５０μｍ，横２５０μｍ，
厚さ２００μｍのｎ型Ｇａ，Ａｓ基板、２は厚さ１．５
μｍのｎ型Ａｌ０．６ Ｇａ０．４ Ａｓの下部クラッ
ド層、３は厚さ８００Åで不純物を含まないＡｌ0.15Ｇ
ａ0.85Ａｓの活性層、４は厚さ０．２μｍのｐ型Ａｌ
０．６ Ｇａ０．４ Ａｓの上部第１クラッド層、５は
厚さ０．４μｍのｎ型Ａｌ０．６ Ｇａ０．４ Ａｓの
上部第２クラッド層、６は厚さ４００Åの不純物を含ま
ないＧａＡｓの保護層をそれぞれ表している。これらの
各層は基板１の上部に分子線エピタキシャル法によって
それぞれ順に成長させる。
厚さ２００μｍのｎ型Ｇａ，Ａｓ基板、２は厚さ１．５
μｍのｎ型Ａｌ０．６ Ｇａ０．４ Ａｓの下部クラッ
ド層、３は厚さ８００Åで不純物を含まないＡｌ0.15Ｇ
ａ0.85Ａｓの活性層、４は厚さ０．２μｍのｐ型Ａｌ
０．６ Ｇａ０．４ Ａｓの上部第１クラッド層、５は
厚さ０．４μｍのｎ型Ａｌ０．６ Ｇａ０．４ Ａｓの
上部第２クラッド層、６は厚さ４００Åの不純物を含ま
ないＧａＡｓの保護層をそれぞれ表している。これらの
各層は基板１の上部に分子線エピタキシャル法によって
それぞれ順に成長させる。
次に同図（Ｂ）に示すように成長させたウエハを取り出
し、フォトリソグラフィ法により、ストライプ部を形成
すべき幅４μｍの領域を除く領域に厚さ１．５μｍのレ
ジストを付着させる。その後Ｍｇイオンを加速電圧１２
０Ｋｅｖ，ドーズ量１×１０14ｃｍ-2の条件で打ち込
む。このとき打込深さは０．６μｍである。この程度の
浅いイオン打込または拡散であれば、約１００Åの正確
さで深さを制御することができる。従って電流阻止領域
５ｂと活性層３との隙間ｔは上部第１クラッド層４の厚
みにより定まるから、イオン打込みまたは拡散深さの精
度に応じてその寸法を小さくすることができる。
し、フォトリソグラフィ法により、ストライプ部を形成
すべき幅４μｍの領域を除く領域に厚さ１．５μｍのレ
ジストを付着させる。その後Ｍｇイオンを加速電圧１２
０Ｋｅｖ，ドーズ量１×１０14ｃｍ-2の条件で打ち込
む。このとき打込深さは０．６μｍである。この程度の
浅いイオン打込または拡散であれば、約１００Åの正確
さで深さを制御することができる。従って電流阻止領域
５ｂと活性層３との隙間ｔは上部第１クラッド層４の厚
みにより定まるから、イオン打込みまたは拡散深さの精
度に応じてその寸法を小さくすることができる。
次に、有機洗浄によってレジスト７を除去した後、分子
線エピタキシャル成長室に入れる。ウエハに対してＡｓ
の分子線を当てながら、温度を７５０〜７６０℃で約３
０分間保持する。保護層であるＧａＡｓの蒸発速度は
０．７〜１．０μｍ／ｈであるのに対し、Ａｌ０．６
Ｇａ０．４ Ａｓである上部第２クラッド層の蒸発速度
は０．０５μｍ／ｈ以下である。このため、第１図
（Ｃ）に示すように保護層が選択的に蒸発される。ま
た、このとき第１図（Ｂ）に示した工程で打ち込まれた
Ｍｇイオンがアニール効果で活性化してストライプ５ａ
の領域がｐ型化する。尚、分子線エピタキシャル装置の
成長室内は超高真空状態であり、クラッド層のＡｌは酸
化することなく、次に述べるようにこのクラッド層上に
上部第３クラッド層をそのまま成長させることができ
る。
線エピタキシャル成長室に入れる。ウエハに対してＡｓ
の分子線を当てながら、温度を７５０〜７６０℃で約３
０分間保持する。保護層であるＧａＡｓの蒸発速度は
０．７〜１．０μｍ／ｈであるのに対し、Ａｌ０．６
Ｇａ０．４ Ａｓである上部第２クラッド層の蒸発速度
は０．０５μｍ／ｈ以下である。このため、第１図
（Ｃ）に示すように保護層が選択的に蒸発される。ま
た、このとき第１図（Ｂ）に示した工程で打ち込まれた
Ｍｇイオンがアニール効果で活性化してストライプ５ａ
の領域がｐ型化する。尚、分子線エピタキシャル装置の
成長室内は超高真空状態であり、クラッド層のＡｌは酸
化することなく、次に述べるようにこのクラッド層上に
上部第３クラッド層をそのまま成長させることができ
る。
第１図（Ｄ）に示すように、上部第２クラッド層上の更
にｐ型のＡｌ０．６ Ｇａ０．４ Ａｓである上部第３
クラッド層８を厚さ０．９μｍになるまで分子線エピタ
キシ成長させ、更にその表面にｐ型のＧａＡｓのキャッ
プ層９を厚さ２μｍになるまで分子線エピタキシ成長さ
せる。
にｐ型のＡｌ０．６ Ｇａ０．４ Ａｓである上部第３
クラッド層８を厚さ０．９μｍになるまで分子線エピタ
キシ成長させ、更にその表面にｐ型のＧａＡｓのキャッ
プ層９を厚さ２μｍになるまで分子線エピタキシ成長さ
せる。
以上のようにして活性層と電流阻止領域５ｂとの隙間ｔ
が小さく、しかも所定厚さの上部クラッド層が形成され
た半導体レーザが製造される。
が小さく、しかも所定厚さの上部クラッド層が形成され
た半導体レーザが製造される。
尚、この実施例においては、電流阻止領域５ｂがクラッ
ド層と同じ組成のＡｌＧａＡｓであるため、活性層から
広がる光がこの阻止領域で吸収されることがなく、従っ
てストライプの幅を狭くし、ｔを薄くすることによりし
きい値電流等を容易に改善することができる。
ド層と同じ組成のＡｌＧａＡｓであるため、活性層から
広がる光がこの阻止領域で吸収されることがなく、従っ
てストライプの幅を狭くし、ｔを薄くすることによりし
きい値電流等を容易に改善することができる。
(g)発明の効果 以上のようにこの発明によれば、ストライプの厚みを高
い寸法精度により形成することができるため、活性層と
電流阻止層との隙間ｔを小さくすることができる。また
ストライプ部の厚みを薄くし、しかも上部クラッド層の
厚みを所定寸法に形成することができるため、ストライ
プにのみ電流を集中させることができ、しきい値電流を
低減することができる。さらに、この発明によれば、上
部第２クラッド層の表面に保護層を形成した状態で不純
物イオンの打ち込みまたは拡散を行って、上部第２クラ
ッド層にストライプ部を形成するようにしたため、上部
第２クラッド層表面の損傷または汚損を防ぐことがで
き、しかも前記保護層を分子線エピタキシャル成長室で
蒸発させるようにしたため、上部第２クラッド層の平坦
性および結晶性を高く保つことができ、前記保護層の除
去から上部第３クラッド層の形成への移行もスムーズに
行うことができるため、特性の優れた半導体レーザを容
易に製造することができる。
い寸法精度により形成することができるため、活性層と
電流阻止層との隙間ｔを小さくすることができる。また
ストライプ部の厚みを薄くし、しかも上部クラッド層の
厚みを所定寸法に形成することができるため、ストライ
プにのみ電流を集中させることができ、しきい値電流を
低減することができる。さらに、この発明によれば、上
部第２クラッド層の表面に保護層を形成した状態で不純
物イオンの打ち込みまたは拡散を行って、上部第２クラ
ッド層にストライプ部を形成するようにしたため、上部
第２クラッド層表面の損傷または汚損を防ぐことがで
き、しかも前記保護層を分子線エピタキシャル成長室で
蒸発させるようにしたため、上部第２クラッド層の平坦
性および結晶性を高く保つことができ、前記保護層の除
去から上部第３クラッド層の形成への移行もスムーズに
行うことができるため、特性の優れた半導体レーザを容
易に製造することができる。
第１図（Ａ）〜（Ｄ）はこの発明の実施例である半導体
レーザの製造方法の各工程を表す断面図、第２図
（Ａ），（Ｂ）と第３図（Ａ），（Ｂ）は従来の半導体
レーザの製造方法を表す断面図である。 １……基板、２……下部クラッド層、 ３……活性層、４……上部第１クラッド層、 ５……上部第２クラッド層、５ａ……ストライプ、 ５ｂ……電流阻止領域、８……上部第３クラッド層、 ９……キャップ層。
レーザの製造方法の各工程を表す断面図、第２図
（Ａ），（Ｂ）と第３図（Ａ），（Ｂ）は従来の半導体
レーザの製造方法を表す断面図である。 １……基板、２……下部クラッド層、 ３……活性層、４……上部第１クラッド層、 ５……上部第２クラッド層、５ａ……ストライプ、 ５ｂ……電流阻止領域、８……上部第３クラッド層、 ９……キャップ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 楠 薫 京都府京都市右京区西院溝崎町21番地 ロ ーム株式会社内 (72)発明者 井川 克彦 京都府京都市右京区西院溝崎町21番地 ロ ーム株式会社内 (72)発明者 石田 祐士 京都府京都市右京区西院溝崎町21番地 ロ ーム株式会社内 (56)参考文献 特開 昭57−198684（ＪＰ，Ａ) 特開 昭57−112090（ＪＰ，Ａ) 特開 昭56−90586（ＪＰ，Ａ) 特開 昭61−150392（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に下部クラッド層、活性層、下部ク
ラッド層と逆伝導型の上部第１クラッド層、下部クラッ
ド層と同伝導型の上部第２クラッド層、および分子線エ
ピタキシャル成長室における蒸発速度が上部第２クラッ
ド層より大きな保護層をこの順に形成した後、前記保護
層の表面から上部第１クラッド層まで不純物をイオン打
ち込みまたは拡散して上部第２クラッド層に上部第１ク
ラッド層と同伝導型のストライプ部を形成する工程と、
前記保護層を分子線エピタキシャル成長室で蒸発させ、
続いて上部第２クラッド層上に上記ストライプ部と同伝
導型の上部第３クラッド層とキャップ層をこの順に分子
線エピタキシャル成長法により形成する工程とからなる
半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62056243A JPH069274B2 (ja) | 1987-03-11 | 1987-03-11 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62056243A JPH069274B2 (ja) | 1987-03-11 | 1987-03-11 | 半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63222489A JPS63222489A (ja) | 1988-09-16 |
| JPH069274B2 true JPH069274B2 (ja) | 1994-02-02 |
Family
ID=13021649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62056243A Expired - Fee Related JPH069274B2 (ja) | 1987-03-11 | 1987-03-11 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069274B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02194584A (ja) * | 1989-01-23 | 1990-08-01 | Rohm Co Ltd | 半導体レーザ |
| JPH0654826B2 (ja) * | 1989-01-23 | 1994-07-20 | ローム株式会社 | 半導体レーザの製造方法 |
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| JPH10294531A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 窒化物化合物半導体発光素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112090A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Semiconductor laser |
| JPS57198684A (en) * | 1981-06-01 | 1982-12-06 | Fujitsu Ltd | Manufacture of semiconductor device having multilayer semiconductor crystal layer |
-
1987
- 1987-03-11 JP JP62056243A patent/JPH069274B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63222489A (ja) | 1988-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764669A (en) | Semiconductor laser including disordered window regions | |
| US5028563A (en) | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays | |
| EP0210616B1 (en) | Semiconductor laser | |
| JPH06302906A (ja) | 半導体レーザ及びその製造方法 | |
| JP3488597B2 (ja) | 窒化ガリウム系化合物半導体装置 | |
| JPH02129986A (ja) | 半導体レーザ装置及びその製造方法 | |
| US4827483A (en) | Semiconductor laser device and method of fabricating the same | |
| JPH069274B2 (ja) | 半導体レ−ザの製造方法 | |
| US6654396B1 (en) | Semiconductor laser device and method for fabricating thereof | |
| JPH069273B2 (ja) | 半導体レ−ザの製造方法 | |
| US5275969A (en) | Semiconductor laser | |
| Meehan et al. | Donor‐induced disorder‐defined buried‐heterostructure Al x Ga1− x As‐GaAs quantum‐well lasers | |
| US4653057A (en) | Semiconductor device for processing electro-magnetic radiation | |
| US5151914A (en) | Process to manufacture laser structures with lateral confinement at very low threshold current and relevant laser devices so obtained | |
| JPS6237829B2 (ja) | ||
| JPH03795B2 (ja) | ||
| JPH10294525A (ja) | 半導体発光装置の製造方法 | |
| NL8003728A (nl) | Halfgeleiderlaser. | |
| KR19990009567A (ko) | 레이저 다이오드 및 그 제조방법 | |
| JPH05343802A (ja) | 半導体レーザおよびその製法 | |
| KR920006392B1 (ko) | 반도체레이저의 제조방법 | |
| JPH10321945A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2537295B2 (ja) | 半導体レ―ザ素子及びその製造方法 | |
| JPS60258988A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH0669591A (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |