JPH0697444A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0697444A JPH0697444A JP4210560A JP21056092A JPH0697444A JP H0697444 A JPH0697444 A JP H0697444A JP 4210560 A JP4210560 A JP 4210560A JP 21056092 A JP21056092 A JP 21056092A JP H0697444 A JPH0697444 A JP H0697444A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate insulating
- tft
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 Ｔａ2Ｏ5の陽極酸化膜からなるゲート絶縁膜
の酸素脱離を防止する。 【構成】 Ｔａのゲート電極表面を陽極酸化してＴａ2
Ｏ5からなる第１のゲート絶縁膜を形成し、該第１のゲ
ート絶縁膜上に窒化膜からなる第２のゲート絶縁膜を被
覆した上に水素のドープされた微結晶シリコンからなる
半導体層を堆積し、半導体層にソース電極、ドレイン電
極、絶縁保護膜を被着した薄膜トランジスタ。
の酸素脱離を防止する。 【構成】 Ｔａのゲート電極表面を陽極酸化してＴａ2
Ｏ5からなる第１のゲート絶縁膜を形成し、該第１のゲ
ート絶縁膜上に窒化膜からなる第２のゲート絶縁膜を被
覆した上に水素のドープされた微結晶シリコンからなる
半導体層を堆積し、半導体層にソース電極、ドレイン電
極、絶縁保護膜を被着した薄膜トランジスタ。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート形薄膜トラン
ジスタ（以下ＴＦＴと称す）に関するものであり、特に
半導体層にグロー放電法で得られる少なくとも一部が微
結晶化したシリコン（以下単に微結晶シリコンと称す）
を用いた場合に於いて、特性が良好で高い信頼性を得る
ことができるＴＦＴ構造に関するものである。
ジスタ（以下ＴＦＴと称す）に関するものであり、特に
半導体層にグロー放電法で得られる少なくとも一部が微
結晶化したシリコン（以下単に微結晶シリコンと称す）
を用いた場合に於いて、特性が良好で高い信頼性を得る
ことができるＴＦＴ構造に関するものである。
【０００２】
【従来の技術】従来の一般的なＴＦＴの構造及びその形
成法について図２とともに説明する。絶縁基板１上にゲ
ート電極２，ゲート絶縁膜３，半導体層４を順次堆積
し、半導体層４にソース電極５及びドレイン電極６を形
成することによりＴＦＴが作成される。絶縁基板１とし
ては、一般的にガラス板，セラミック板，石英板等が用
いられる。また、ゲート電極２はＣｒ，Ａｌ，Ｎｉ，Ａ
ｕ等の金属材料、ゲート絶縁膜３はＳｉＯ，ＳｉＯ2，
Ａｌ2Ｏ3，Ｔａ2Ｏ5，Ｙ2Ｏ3，Ｓｉ3Ｎ4，ＭｇＦ2等の
酸化物，窒化物または弗化物、半導体層４はＣｄＳ，Ｃ
ｄＳｅ，Ｔｅ，ＰｂＳ，アモルファスシリコンまたは微
結晶シリコン等で形成される。ソース電極５及びドレイ
ン電極６としてはＡｌ，Ａｕ，Ｎｉ，Ｃｒ，Ｉｎ等の半
導体層４とオーミックコンタクトが可能な金属が用いら
れる。
成法について図２とともに説明する。絶縁基板１上にゲ
ート電極２，ゲート絶縁膜３，半導体層４を順次堆積
し、半導体層４にソース電極５及びドレイン電極６を形
成することによりＴＦＴが作成される。絶縁基板１とし
ては、一般的にガラス板，セラミック板，石英板等が用
いられる。また、ゲート電極２はＣｒ，Ａｌ，Ｎｉ，Ａ
ｕ等の金属材料、ゲート絶縁膜３はＳｉＯ，ＳｉＯ2，
Ａｌ2Ｏ3，Ｔａ2Ｏ5，Ｙ2Ｏ3，Ｓｉ3Ｎ4，ＭｇＦ2等の
酸化物，窒化物または弗化物、半導体層４はＣｄＳ，Ｃ
ｄＳｅ，Ｔｅ，ＰｂＳ，アモルファスシリコンまたは微
結晶シリコン等で形成される。ソース電極５及びドレイ
ン電極６としてはＡｌ，Ａｕ，Ｎｉ，Ｃｒ，Ｉｎ等の半
導体層４とオーミックコンタクトが可能な金属が用いら
れる。
【０００３】上記構造を有するＴＦＴを例えば液晶表示
装置のマルチプレックス駆動に使用する場合、ＴＦＴの
オフ抵抗（ＲOFF）が充分に高く遮断性が良好であるこ
と、オン抵抗（ＲON）が充分に低くオン／オフ比（Ｒ
OFF／ＲON）が高いこと及びスイッチング速度が大きい
ことを必要とし、更に長時間の動作に対して安定である
ことが要求される。このような特性を満足するＴＦＴを
実現するためにはＴＦＴのゲート絶縁膜３が、（１）絶
縁性が良好（ピンホールが無い）でかつ信頼性及び耐圧
が高いこと、（２）可動イオン密度が低いこと、（３）
半導体との界面準位密度が小さいこと、（４）半導体に
対する電界効果が大きいこと、等の条件を満たしている
ことが必要であるが、上記（１）と（４）は相反する要
求であり、これを同時に満足させることは困難である。
例えばスパッタリング法、ＣＶＤ法等でＳｉＯ3，Ｓｉ3
Ｎ4 等の薄膜を形成する場合、２０００〜３０００Å以
下の厚さではピンホールの無い薄膜を形成することは極
めて困難となる。しかしながら、陽極酸化法によれば、
数百Åの厚さでピンホールの無い絶縁膜を得ることが出
来、耐圧も高い。半導体表面に対する電界効果はゲート
に印加する電圧を一定とすれば絶縁膜の誘電率に比例し
厚さに反比例するので陽極酸化膜を用いることにより絶
縁性を良好に保持しながら厚さを薄くすることができ、
極めて大きな電界効果が期待される。
装置のマルチプレックス駆動に使用する場合、ＴＦＴの
オフ抵抗（ＲOFF）が充分に高く遮断性が良好であるこ
と、オン抵抗（ＲON）が充分に低くオン／オフ比（Ｒ
OFF／ＲON）が高いこと及びスイッチング速度が大きい
ことを必要とし、更に長時間の動作に対して安定である
ことが要求される。このような特性を満足するＴＦＴを
実現するためにはＴＦＴのゲート絶縁膜３が、（１）絶
縁性が良好（ピンホールが無い）でかつ信頼性及び耐圧
が高いこと、（２）可動イオン密度が低いこと、（３）
半導体との界面準位密度が小さいこと、（４）半導体に
対する電界効果が大きいこと、等の条件を満たしている
ことが必要であるが、上記（１）と（４）は相反する要
求であり、これを同時に満足させることは困難である。
例えばスパッタリング法、ＣＶＤ法等でＳｉＯ3，Ｓｉ3
Ｎ4 等の薄膜を形成する場合、２０００〜３０００Å以
下の厚さではピンホールの無い薄膜を形成することは極
めて困難となる。しかしながら、陽極酸化法によれば、
数百Åの厚さでピンホールの無い絶縁膜を得ることが出
来、耐圧も高い。半導体表面に対する電界効果はゲート
に印加する電圧を一定とすれば絶縁膜の誘電率に比例し
厚さに反比例するので陽極酸化膜を用いることにより絶
縁性を良好に保持しながら厚さを薄くすることができ、
極めて大きな電界効果が期待される。
【０００４】一方、半導体層４としては、アモルファス
シリコンを使用すると、従来用いられてきたＣｄＳｅ等
の化合物半導体に於いて問題となる化学両論的組成から
のずれに起因する特性のばらつきが少なく、またエネル
ギーギヤップも大きく真性キャリァの数が少ないこと等
のＴＦＴ用半導体層として優れた利点が得られる。しか
しながらアモルファスシリコンに於いては、そのキャリ
ァ移動度が極めて小さく応答速度の点で問題があった。
一方、グロー放電により、多量の水素で希釈したＳｉＨ
4 ガスを分解して形成した水素含有シリコン膜は微結晶
を含み、移動度が大であり、上記アモルファスシリコン
のＴＦＴとしての利点を損なうことなく応答速度が改善
される。従って、陽極酸化膜をゲート絶縁膜３として組
み合わせることにより、極めて特性の良いＴＦＴが作製
されると考えられる。
シリコンを使用すると、従来用いられてきたＣｄＳｅ等
の化合物半導体に於いて問題となる化学両論的組成から
のずれに起因する特性のばらつきが少なく、またエネル
ギーギヤップも大きく真性キャリァの数が少ないこと等
のＴＦＴ用半導体層として優れた利点が得られる。しか
しながらアモルファスシリコンに於いては、そのキャリ
ァ移動度が極めて小さく応答速度の点で問題があった。
一方、グロー放電により、多量の水素で希釈したＳｉＨ
4 ガスを分解して形成した水素含有シリコン膜は微結晶
を含み、移動度が大であり、上記アモルファスシリコン
のＴＦＴとしての利点を損なうことなく応答速度が改善
される。従って、陽極酸化膜をゲート絶縁膜３として組
み合わせることにより、極めて特性の良いＴＦＴが作製
されると考えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、標準酸
化還元電位の小さい（即ち酸素との結合力が弱い）Ｔａ
2Ｏ5からなる陽極酸化膜にグロー放電による微結晶シリ
コン層を堆積すると還元性雰囲気のために陽極酸化膜が
損傷を受けて劣化し、絶縁性が著しく低下するためＴＦ
Ｔのゲート絶縁膜３としての機能を果すことが出来なく
なる。陽極酸化膜をゲート絶縁膜３として用いる場合に
は必然的に半導体層４の形成工程はゲート絶縁膜３の形
成工程の後でなければならず、このため上記絶縁性の低
下を回避することが、良好なＴＦＴを作製する上で非常
に重要な要件となる。
化還元電位の小さい（即ち酸素との結合力が弱い）Ｔａ
2Ｏ5からなる陽極酸化膜にグロー放電による微結晶シリ
コン層を堆積すると還元性雰囲気のために陽極酸化膜が
損傷を受けて劣化し、絶縁性が著しく低下するためＴＦ
Ｔのゲート絶縁膜３としての機能を果すことが出来なく
なる。陽極酸化膜をゲート絶縁膜３として用いる場合に
は必然的に半導体層４の形成工程はゲート絶縁膜３の形
成工程の後でなければならず、このため上記絶縁性の低
下を回避することが、良好なＴＦＴを作製する上で非常
に重要な要件となる。
【０００６】
【課題を解決するための手段】本発明は上記問題点に鑑
み、技術的手段を駆使することにより、陽極酸化膜の絶
縁低下を招くことなく、微結晶シリコン層を半導体層と
して形成した新規有用なＴＦＴを提供することを目的と
する。
み、技術的手段を駆使することにより、陽極酸化膜の絶
縁低下を招くことなく、微結晶シリコン層を半導体層と
して形成した新規有用なＴＦＴを提供することを目的と
する。
【０００７】本発明の薄膜トランジスタは、基板上に形
成されたＴａ膜からなるゲート電極の表面が陽極酸化さ
れたＴａ2Ｏ5 からなる第１のゲート絶縁膜となり、該
第１のゲート絶縁膜上に窒化膜からなる第２のゲート絶
縁膜を介して水素の含有された微結晶シリコンからなる
半導体層が堆積され、該半導体層にはソース電極及びド
レイン電極が電気的接続されかつ露呈部分が絶縁保護膜
で被覆されていることを特徴とする。
成されたＴａ膜からなるゲート電極の表面が陽極酸化さ
れたＴａ2Ｏ5 からなる第１のゲート絶縁膜となり、該
第１のゲート絶縁膜上に窒化膜からなる第２のゲート絶
縁膜を介して水素の含有された微結晶シリコンからなる
半導体層が堆積され、該半導体層にはソース電極及びド
レイン電極が電気的接続されかつ露呈部分が絶縁保護膜
で被覆されていることを特徴とする。
【０００８】
【作用】Ｔａ2Ｏ5 膜は標準酸化還元電位が−０．８１
Ｅ°（Ｖ）（電気化学通論 Ｐ４４５田島 栄著 共立
出版発行参照）と比較的小さく、還元性雰囲気下で容易
に酸素が脱離し易いという性質を有するが、本発明の構
造によれば、Ｔａ2Ｏ5からなる陽極酸化膜（第１のゲー
ト絶縁膜）上を窒化膜からなる第２のゲート絶縁膜が覆
っているので、半導体層を積層形成する際に用いられる
水素で希釈された反応ガスを利用するグロー放電法に対
してＴａ2Ｏ5膜中の酸素が水素と化合して脱離するとい
うことがなく、還元性雰囲気下での陽極酸化膜の損傷が
防止される。
Ｅ°（Ｖ）（電気化学通論 Ｐ４４５田島 栄著 共立
出版発行参照）と比較的小さく、還元性雰囲気下で容易
に酸素が脱離し易いという性質を有するが、本発明の構
造によれば、Ｔａ2Ｏ5からなる陽極酸化膜（第１のゲー
ト絶縁膜）上を窒化膜からなる第２のゲート絶縁膜が覆
っているので、半導体層を積層形成する際に用いられる
水素で希釈された反応ガスを利用するグロー放電法に対
してＴａ2Ｏ5膜中の酸素が水素と化合して脱離するとい
うことがなく、還元性雰囲気下での陽極酸化膜の損傷が
防止される。
【０００９】
【実施例】図１は本発明の一実施例を示すＴＦＴの構成
断面図である。
断面図である。
【００１０】ガラス基板１０上にＴａ膜を堆積した後、
これを酒石酸アンモニウム水溶液に浸漬し、化成処理す
る。６５Ｖの定電圧化成で１０００ÅのＴａ2Ｏ5膜が作
製され、この結果Ｔａからなるゲート電極２０とＴａ表
面の薄い陽極酸化膜からなる第１の絶縁膜３０が形成さ
れる。第１の絶縁膜３０上にはＣＶＤ法またはスパッタ
リング法等で厚さ１０００ÅのＳｉ3Ｎ4からなる窒化膜
が第２の絶縁膜３１として積層される。第２の絶縁膜３
１は陽極酸化されたＴａ2Ｏ5膜即ち第１の絶縁膜を保護
する機能を有する。この第１の絶縁膜３０と第２の絶縁
膜３１で２重ゲート絶縁層が構成される。
これを酒石酸アンモニウム水溶液に浸漬し、化成処理す
る。６５Ｖの定電圧化成で１０００ÅのＴａ2Ｏ5膜が作
製され、この結果Ｔａからなるゲート電極２０とＴａ表
面の薄い陽極酸化膜からなる第１の絶縁膜３０が形成さ
れる。第１の絶縁膜３０上にはＣＶＤ法またはスパッタ
リング法等で厚さ１０００ÅのＳｉ3Ｎ4からなる窒化膜
が第２の絶縁膜３１として積層される。第２の絶縁膜３
１は陽極酸化されたＴａ2Ｏ5膜即ち第１の絶縁膜を保護
する機能を有する。この第１の絶縁膜３０と第２の絶縁
膜３１で２重ゲート絶縁層が構成される。
【００１１】次に半導体層４０としてグロー放電により
多量の水素で希釈したＳｉＨ4 ガス例えば、ＳｉＨ4／
（ＳｉＨ4＋Ｈ2）＝０．０３を分解し、水素がドープさ
れた微結晶シリコン層を３０００Å積層し、次にソース
電極５０及びドレイン電極６０として３０００ÅのＴｉ
を蒸着すると本実施例のＴＦＴが作製される。半導体層
４０は微結晶シリコンの集合体あるいは一部が微結晶化
したアモルファス（非晶質）シリコン層で構成される。
また微結晶シリコンの粒径は５０Å程度から数百Å程度
に設定される。多量の水素で希釈したＳｉＨ4 ガスを用
いてグロー放電すると、得られる層はアモルファスシリ
コン層中に微結晶シリコンが島状に点在した状態とな
り、その粒径は一般的に５０〜１００Å程度である。こ
れを必要に応じて成長させると微結晶シリコンが順次増
大し、全体が多結晶体に移行する。このＴＦＴは保護膜
７０としてＣＶＤ法によりＳｉ3Ｎ4が３０００Å積層さ
れ、半導体層４０がコートされる。この保護膜７０は微
結晶シリコン層の保護のみならず半導体層４０の裏の表
面８０を空乏化し、オフ状態のリーク電流を減少させ、
ＴＦＴの特性を大きく向上させる。
多量の水素で希釈したＳｉＨ4 ガス例えば、ＳｉＨ4／
（ＳｉＨ4＋Ｈ2）＝０．０３を分解し、水素がドープさ
れた微結晶シリコン層を３０００Å積層し、次にソース
電極５０及びドレイン電極６０として３０００ÅのＴｉ
を蒸着すると本実施例のＴＦＴが作製される。半導体層
４０は微結晶シリコンの集合体あるいは一部が微結晶化
したアモルファス（非晶質）シリコン層で構成される。
また微結晶シリコンの粒径は５０Å程度から数百Å程度
に設定される。多量の水素で希釈したＳｉＨ4 ガスを用
いてグロー放電すると、得られる層はアモルファスシリ
コン層中に微結晶シリコンが島状に点在した状態とな
り、その粒径は一般的に５０〜１００Å程度である。こ
れを必要に応じて成長させると微結晶シリコンが順次増
大し、全体が多結晶体に移行する。このＴＦＴは保護膜
７０としてＣＶＤ法によりＳｉ3Ｎ4が３０００Å積層さ
れ、半導体層４０がコートされる。この保護膜７０は微
結晶シリコン層の保護のみならず半導体層４０の裏の表
面８０を空乏化し、オフ状態のリーク電流を減少させ、
ＴＦＴの特性を大きく向上させる。
【００１２】上記実施例において、Ｓｉ3Ｎ4の比誘電率
を６．４、Ｔａ2Ｏ5の比誘電率を２６．０とすれば、ゲ
ート絶縁膜をＳｉ3Ｎ4のみで形成して本実施例と同等の
電界効果を得るには１２５０Å程度の厚さに層設するこ
とが必要であるが、これではピンホールのために絶縁特
性が劣化する。しかるに上記実施例の如くゲート絶縁膜
をＴａ2Ｏ5膜とＳｉ3Ｎ4膜の複合膜で構成した場合、Ｔ
ａ2Ｏ5膜にはピンホール等の発生がなく高い絶縁特性が
得られる。またＴａ2Ｏ5膜上にＳｉ3Ｎ4膜を堆積するこ
とにより、微結晶シリコン層をグロー放電の還元性雰囲
気下で形成する際にＳｉ3Ｎ4膜がＴａ2Ｏ5膜を保護する
こととなりＴａ2Ｏ5膜を損傷することがなく、従って半
導体層４形成後も絶縁性の良好なＴａ2Ｏ5膜を維持する
ことができる。
を６．４、Ｔａ2Ｏ5の比誘電率を２６．０とすれば、ゲ
ート絶縁膜をＳｉ3Ｎ4のみで形成して本実施例と同等の
電界効果を得るには１２５０Å程度の厚さに層設するこ
とが必要であるが、これではピンホールのために絶縁特
性が劣化する。しかるに上記実施例の如くゲート絶縁膜
をＴａ2Ｏ5膜とＳｉ3Ｎ4膜の複合膜で構成した場合、Ｔ
ａ2Ｏ5膜にはピンホール等の発生がなく高い絶縁特性が
得られる。またＴａ2Ｏ5膜上にＳｉ3Ｎ4膜を堆積するこ
とにより、微結晶シリコン層をグロー放電の還元性雰囲
気下で形成する際にＳｉ3Ｎ4膜がＴａ2Ｏ5膜を保護する
こととなりＴａ2Ｏ5膜を損傷することがなく、従って半
導体層４形成後も絶縁性の良好なＴａ2Ｏ5膜を維持する
ことができる。
【００１３】ゲート電極２０はＴａで構成されている
が、ｎチャンネル動作のＴＦＴに於いては、Ａｌ等の場
合と比較してＴａの仕事関数が大きいのでピンチオフ電
圧が正となり、ノーマル・オフのＴＦＴが得られ、ゲー
ト電圧が０Ｖでの抵抗（オフ抵抗）が高くなり、液晶マ
トリックス駆動用ＴＦＴとして適する特性が得られる。
また保護膜７０は、ＴＦＴの半導体層が直接大気と接触
することを防止し、微結晶シリコン層のゲートと逆の面
（裏面）８０に於けるバンドの曲がりを少なくし、特性
の安定化を向上せしると同時にオフ抵抗を高く保持する
作用を有する。更に液晶表示素子を駆動するための一方
のセル基板に適用した場合にも液晶層とＴＦＴが直接接
触するのを防止し、ＴＦＴの寿命特性の向上に寄与す
る。その他上記保護膜７０は、光の遮蔽のため金属層を
ＴＦＴの活性領域上に形成する場合にも重要で、保護膜
７０上に金属層を設け、ＴＦＴの活性領域を蔽った場合
にもリークによりオフ抵抗が低下するといった問題がな
い。
が、ｎチャンネル動作のＴＦＴに於いては、Ａｌ等の場
合と比較してＴａの仕事関数が大きいのでピンチオフ電
圧が正となり、ノーマル・オフのＴＦＴが得られ、ゲー
ト電圧が０Ｖでの抵抗（オフ抵抗）が高くなり、液晶マ
トリックス駆動用ＴＦＴとして適する特性が得られる。
また保護膜７０は、ＴＦＴの半導体層が直接大気と接触
することを防止し、微結晶シリコン層のゲートと逆の面
（裏面）８０に於けるバンドの曲がりを少なくし、特性
の安定化を向上せしると同時にオフ抵抗を高く保持する
作用を有する。更に液晶表示素子を駆動するための一方
のセル基板に適用した場合にも液晶層とＴＦＴが直接接
触するのを防止し、ＴＦＴの寿命特性の向上に寄与す
る。その他上記保護膜７０は、光の遮蔽のため金属層を
ＴＦＴの活性領域上に形成する場合にも重要で、保護膜
７０上に金属層を設け、ＴＦＴの活性領域を蔽った場合
にもリークによりオフ抵抗が低下するといった問題がな
い。
【００１４】図３は上述のＴＦＴに於けるドレイン電流
−ゲート電圧特性（ＶDS＝＋１０Ｖ）を示すものであ
る。測定したＴＦＴはソース電極５０とドレイン電極６
０間の間隔に対応するチヤネル長Ｌが４０μｍ，チヤネ
ル幅Ｗが２０００μｍのものである。またソースドレイ
ン間の電圧ＶDSは１０Ｖである。ゲート電圧が０Ｖ〜＋
５Ｖの範囲において３桁以上、０Ｖ〜＋１０Ｖの範囲に
おいて５桁のオン・オフ比（ドレイン電流比）が得られ
ていることがわかる。
−ゲート電圧特性（ＶDS＝＋１０Ｖ）を示すものであ
る。測定したＴＦＴはソース電極５０とドレイン電極６
０間の間隔に対応するチヤネル長Ｌが４０μｍ，チヤネ
ル幅Ｗが２０００μｍのものである。またソースドレイ
ン間の電圧ＶDSは１０Ｖである。ゲート電圧が０Ｖ〜＋
５Ｖの範囲において３桁以上、０Ｖ〜＋１０Ｖの範囲に
おいて５桁のオン・オフ比（ドレイン電流比）が得られ
ていることがわかる。
【００１５】
【発明の効果】以上詳説した如く、本発明はゲート絶縁
膜を陽極酸化膜とこの陽極酸化膜を微結晶シリコンのグ
ロー放電形成時に保護する保護膜との複合絶縁膜で形成
することにより信頼性の高いかつ特性の良好な微結晶シ
リコン半導体層のＴＦＴを構成したものであり、その技
術的意義は多大である。
膜を陽極酸化膜とこの陽極酸化膜を微結晶シリコンのグ
ロー放電形成時に保護する保護膜との複合絶縁膜で形成
することにより信頼性の高いかつ特性の良好な微結晶シ
リコン半導体層のＴＦＴを構成したものであり、その技
術的意義は多大である。
【図１】本発明の一実施例を示す従来のＴＦＴの基本的
構成を示す断面図である。
構成を示す断面図である。
【図２】本従来発明のＴＦＴの基本的構成図である。
【図３】図１に示すＴＦＴのドレイン電流対ゲート電圧
特性を示す説明図である。
特性を示す説明図である。
１０ ガラス基板 ２０ ゲート電極 ３０ 第１の絶縁膜 ３１ 第２の絶縁膜 ４０ 半導体層 ５０ ソース電極 ６０ ドレイン電極 ７０ 保護膜
Claims (1)
- 【請求項１】 基板上に形成されたＴａ膜からなるゲー
ト電極の表面が陽極酸化されたＴａ2Ｏ5からなる第１の
ゲート絶縁膜となり、該第１のゲート絶縁膜上に窒化膜
からなる第２のゲート絶縁膜を介して水素の含有された
微結晶シリコンからなる半導体層が堆積され、該半導体
層にはソース電極及びドレイン電極が電気的接続され、
かつ露呈部分が絶縁保護膜で被覆されていることを特徴
とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21056092A JPH0691256B2 (ja) | 1992-08-07 | 1992-08-07 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21056092A JPH0691256B2 (ja) | 1992-08-07 | 1992-08-07 | 薄膜トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015748A Division JPS59141271A (ja) | 1982-02-25 | 1983-01-31 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697444A true JPH0697444A (ja) | 1994-04-08 |
| JPH0691256B2 JPH0691256B2 (ja) | 1994-11-14 |
Family
ID=16591346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21056092A Expired - Lifetime JPH0691256B2 (ja) | 1992-08-07 | 1992-08-07 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691256B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0744776A3 (en) * | 1995-05-25 | 1997-11-26 | Central Glass Company, Limited | Amorphous silicon thin film transistor and method preparing same |
| EP0744775A3 (en) * | 1995-05-25 | 1997-11-26 | Central Glass Company, Limited | Microcrystal silicon thin film transistor |
| KR100283788B1 (ko) * | 1995-09-28 | 2001-04-02 | 가네꼬 히사시 | 전계효과박막트랜지스터의제조방법 |
| JP2015043388A (ja) * | 2013-08-26 | 2015-03-05 | 国立大学法人 琉球大学 | 半導体装置、半導体装置の製造方法、電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12510644B2 (en) | 2018-05-25 | 2025-12-30 | Pva Tepla Analytical Systems Gmbh | Ultrasonic microscope and carrier for carrying an acoustic pulse transducer |
-
1992
- 1992-08-07 JP JP21056092A patent/JPH0691256B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0744776A3 (en) * | 1995-05-25 | 1997-11-26 | Central Glass Company, Limited | Amorphous silicon thin film transistor and method preparing same |
| EP0744775A3 (en) * | 1995-05-25 | 1997-11-26 | Central Glass Company, Limited | Microcrystal silicon thin film transistor |
| US5834796A (en) * | 1995-05-25 | 1998-11-10 | Central Glass Company, Limited | Amorphous silicon thin film transistor and method of preparing same |
| KR100283788B1 (ko) * | 1995-09-28 | 2001-04-02 | 가네꼬 히사시 | 전계효과박막트랜지스터의제조방법 |
| JP2015043388A (ja) * | 2013-08-26 | 2015-03-05 | 国立大学法人 琉球大学 | 半導体装置、半導体装置の製造方法、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691256B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5340999A (en) | Insulated gate thin film transistor with amorphous or microcrystalline semiconductor film | |
| JPS58147069A (ja) | 薄膜トランジスタ | |
| US7858460B2 (en) | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides | |
| KR20110063252A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| US6844076B2 (en) | Silicon oxide based gate dielectric layer | |
| JPH0566747B2 (ja) | ||
| JPH0691256B2 (ja) | 薄膜トランジスタ | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| US20080210934A1 (en) | Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device | |
| KR100575092B1 (ko) | 게이트 절연막의 형성 방법 | |
| JPH023308B2 (ja) | ||
| EP0744775A2 (en) | Microcrystal silicon thin film transistor | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| KR950012555B1 (ko) | 메모리셀 캐패시터의 유전막 누설전류 개선방법 | |
| JPH0691255B2 (ja) | 薄膜トランジスタ | |
| JPS62141776A (ja) | 薄膜トランジスタ | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO2001001190A1 (en) | Electrooptical device and method of manufacturing the same | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JPH0367350B2 (ja) | ||
| JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01114080A (ja) | 薄膜トランジスタ | |
| JPH0348670B2 (ja) |