JPH07129476A - 記憶体検査器 - Google Patents

Abstract

(57)【要約】 【目的】 大幅に記憶体容量に対する需求を改善するこ
とができ、且つシステムで資料を読み取る過程におい
て、即時に検査したミス信号をシステムに反応し、シス
テムをして早期迅速にメモリー体モジューラー中の多分
ミスがある資料を貯存していることをテストできるメモ
リー体検査器を提供することにある。 【構成】 メモリー体モジューラーの中の同位元査定器
で直接メモリー体モジューラーに書き入れた資料及び同
位元値を査定し、並びに査定協定の設定関係に符合しな
いと発見した時は、一つの記録ミスの位元値を発生し、
それでシステムが資料を検読する時に、その設けた同位
元発生器を直接制御し、一つの協定に反する出力同位元
信号を発生し、並びにシステム中の位元査定器によりそ
の信号ミスを検知した後に、一つの中断信号を発生して
システムに与え、それでシステムが即時にメモリー体モ
ジューラー中の資料のミス状態を検知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は主に一種のコンピュータ
ー・メモリー体モジューラー（Memory module）におい
て、検査資料の読み書きが正確であるか否かの記憶体検
査器に関するもので、特に一種の僅かに極少の記憶体位
元占有するたけで、有効的にメモリーモジューラー内
の、資料の読み書きが正確であるか否かのメモリー体検
査器を査定することができるものを指すものに関するも
のである。

【０００２】

【従来の技術】一般のコンピューターシステムの中、例
えば図１で示すのは、システム１０がメモリー体モジュ
ーラー２０の資料が正確であるかを検査する為に、普段
はシステム１０及びメモリー体モジューラー２０の間に
同位元発生器３０（Parity generator）及び同位元査定
器４０（Parity checker）を設け、それでコンピュータ
ーをしてシステムが偶数同位元（Even parity）または
奇数同位元（Odd parity）の検査協定（Checking proto
col）を採用しているかを根拠に、システムにおいて入
力資料の合流排列３１（Input data bus）をメモリーモ
ジューラー２０に書き入れた時に、その同位元発生器３
０はその資料合流排列３１を検査した結果により、一つ
の入力同位元３２（Input parity bit）を発生する。そ
の同位元３２信号及び入力資料合流排列３１は、アドレ
ス合流排列１１の指定したアドレス及び読み書き制御信
号１２（R/W control sygnal）の制御により、同時にそ
れぞれメモリー体モジューラー内の同アドレスの資料位
元セットメモリー体２１及び検査位元セットメモリー体
２２の中に貯存する。

【０００３】このような伝統のメモリー体モジューラー
２０の線路架構設計より分るように、図２で示す通り、
そのようなメモリー体モジューラーは同じアドレスの処
に、一般の８位元資料位元セットのメモリー体２１を例
にとると、そのメモリー体モジューラー２０の内に、８
位元の資料メモリー体を除く外に、尚員数外として一つ
の位元の検査位元セットメモリー体２２を増加し、それ
で同位元発生器（Parity generator）３０の発生した入
力同位元３２を貯存する。それに各組の入力資料合流排
列３１はすべて一つの入力同位元３２を伴っているの
で、故に一般伝統のメモリー体モジューラーは、８位元
または１６位元または３２位元資料位元セットのメモリ
ー体モジューラー２０の貯存放置を問わず、実際上は、
必ず９ヶまたは１７ヶまたは３３ヶ以上のアドレス数の
同じメモリー体で形成する。

【０００４】これより推論すれば、一つの１６メガバイ
ト（mega byte）と称するメモリー体容量のメモリー体
モジューラーから云えば、その中、有効的に資料位元セ
ット貯存取り出しとして利用されている１６メガバイト
メモリー体を除く外に、尚員数外の１６メガビット（me
ga bit）のメモリー体容量を要する。その１６メガビッ
トのメモリー体容量はそこで完全に保留して同位元信号
３２を貯存放置するのに用いるので、故に、明らかに見
とれ易く、容量が大きい程のメモリー体モジューラーか
ら云えば、その同位元値３２の貯存放置に必要とする員
数外の検査位元メモリー体２２も益々大きなものとな
る。

【０００５】この外、前記一般のコンピュータシステム
において、一旦システム１０がメモリー体モジューラー
２０の中から資料を検読し出した時に、メモリー体モジ
ューラー２０の資料位元セットメモリー体２１及び検査
位元セットメモリー体２２はシステム１０から伝わって
きたアドレス合流排列１１及びＲ／Ｗ制御シグナル１２
の指示と制御により、メモリー体モジューラー２０の中
の資料位元セットメモリー体２１内に貯存してある資料
をシステム１０から読み出す。この時に、その資料位元
セットメモリー体２１内の資料及び検査位元セットメモ
リー体２２内に貯存放置してある同位元値は、同時に同
位元検査器４０まで送られ、その検査器の検査した同一
アドレスが資料合流排列４１から検読した各組の位元セ
ット４１と出力同位元値４２（Output parity bit）は
検査協定の設定関係に符合しているかにより、仮にその
検査器の検査した結果がミスであれば、一つの中断信号
４３（Interrupt signal）を発生してシステム１０に与
え、システムに検査のミスの結果を通知する。

【０００６】前記で分かるように、伝統のメモリー体検
査方式でメモリー体モジューラー２０を検査する資料位
元セットメモリー体２１の貯存する資料が正確であるか
は、どうしてもその後同一アドレスで資料を検読する時
に、始めて同位元検査器４０の検査により、ミスを発見
し、並びに中断信号を発生してシステムに入力し、シス
テムをして資料の正確性を知らせる。故に、このような
ミスの反応のパターンから云えば、伝統のメモリー体モ
ジューラー自体は別に何のようなミスを検査するものを
具備せず、かつ即時に資料を出力する時にシステムに対
してミスを反応する能力もなく、反して、システムはそ
のミスの消息を取得するのに対して、必ず次回同一アド
レス資料を検読する時に、始めて知り得る。それ故にそ
のような伝統のメモリーモジューラー２０はシステムに
対して云えば、資料ミスの反応について明らかに遅く及
び効率に欠けている。

【０００７】

【発明が解決しようとする課題】本発明の主要目的は、
大幅に記憶体容量に対する需求を改善することができ、
且つシステムで資料を読み取る過程において、即時に検
査したミス信号をシステムに反応し、システムをして早
期迅速にメモリー体モジューラー中の多分ミスがある資
料を貯存していることをテストし出すことができるメモ
リー体検査器を提供することにある。

【０００８】本発明の別の目的は、伝統のメモリー体モ
ジューラーのように必ず資料位元セットメモリー体と同
アドレスの処に一つの検査位元セットメモリー体を予留
して、始めてそれらの検査位元セットメモリー体内に貯
存した同位元値により、同アドレス資料位元セットメモ
リー体内の資料が検査協定の設定関係に符合しているか
を検査することができると云う必要もないメモリー体検
査器を提供することにある。

【０００９】本発明の別の目的は、有効的に大幅にメモ
リー体モジューラー中のメモリー体容量を低下できるば
かりでなく、相対的に、同資料位元セットメモリー体容
量を持つ伝統のメモリー体モジューラーに比べて云え
ば、本発明も亦メモリー体全体の容量が大量に節約さ
れ、メモリー体全体のコストダウンできるメモリー体検
査器を提供することにある。

【００１０】本発明の更に別の目的は、コンピューター
システムをしてその度毎にメモリー体モジューラーの中
から資料を検読する時に、すべて有効的にそして迅速に
メモリー体モジューラー中の何のアドレス資料の書き入
れ過程における、そして発生しえるミスを検査し出すこ
とができ、而も伝統のメモリー体モジューラーのよう
に、只検査を経てそのモジューラー中の位元セットメモ
リー体中の同位元値を検査して、同アドレスの資料位元
セットメモリー体中の貯存放置する資料にミスがあるか
を検査し出すと云うことでもない一種の新式メモリー体
検査器を提供し、それにより、ここで見られるように、
本発明は確実有効的に予め一回メモリー体モジューラー
全体における可能な資料ミス状態を反応し、伝統メモリ
ー体モジューラーのように只一つずつ反応し位元セット
と対応するアドレスの資料ミス状態に局限するようなこ
ともないようにすることにある。

【００１１】

【課題を解決するための手段】これに鑑み、発明者は一
種の新式メモリー体検査器を研究開発したもので、本発
明による記憶体検査器は一つの同位元査定器、一つまた
は若干ヶの位元貯存器及び一つの同位元発生器で組成さ
れる。

【００１２】同位元査定器は、コンピューターの同位元
発生器で発生した同位元入力信号及びシステムで書き入
れた資料を合流排列し、検査協定したその二つの資料信
号がその協定の設定した関係に不合しない時は、読／書
制御信号の制御を受けて、一つのその査定協定の設定関
係の位元値に符合しないのを代表するものを発生し、且
つその位値を位元貯存器まで出力する。

【００１３】位元貯存器は、その同位元査定器の発生し
た位元値を接収し、システムより伝わってくる読／書制
御信号を接収して、その位元値が同位元査定器からその
貯存器またはその貯存器の中から読み出して同位元発生
器に至るのを制御し且つ同時にその貯存器中のその位元
値をクリアする。

【００１４】同位元発生値は、システムから伝わってく
る読／書制御信号を接収制御し、位元貯存器の中から読
み出した位元値及び記憶体モデルセットの中から読み出
した資料合流排列を接収することにより、査定協定によ
り設定した関係で、一つの位元値を発生且つ出力してシ
ステムの同位元査定器に至り、システムのその同位元査
定器をして査定協定して設定した関係により、記憶体モ
デルセットの中から読み取った資料のミス状態を検査し
出し、一つの中断信号を発生してシステムまで出力す
る。

【００１５】

【作用】メモリー体モジューラーの中の同位元査定器で
直接メモリー体モジューラーに書き入れた資料及び同位
元値を査定し、並びに査定協定の設定関係に符合しない
と発見した時は、一つの記録ミスの位元値を発生し、そ
れでシステムが資料を検読する時に、その設けた同位元
発生器を直接制御し、一つの協定に反する出力同位元信
号を発生し、並びにシステム中の位元査定器によりその
信号ミスを検知した後に、一つの中断信号を発生してシ
ステムに与え、それでシステムが即時にメモリー体モジ
ューラー中の資料のミス状態を検知する。

【００１６】

【実施例】本発明は一種の新式メモリー体検査器で、こ
こで一般に採用している偶数同位元（Even parity）検
査協定（Checking protocol）の設定関係、Ｒ／Ｗ処理
のコンピューターシステム執行を本発明の一具体的実施
例として、詳細に次ぎに説明する。

【００１７】先ず図１で示すのを参照すると、一般の採
用する偶数同位元検査協定のコンピューターシステム
は、資料がシステム１０よりメモリーモジューラー２０
に書き入れた時、システムは直接且つ同時に資料合流排
列３１をメモリー体モジューラー２０及び偶数同位元発
生器（Even parity generator）３０に入力する。その
発生器３０は偶数同位元検査協定で設定した関係は、入
力した資料合流排列（Data bus）３１で発生した一つの
偶数同位元入力値（Input even parity）３２、並びに
メモリー体モジューラー２０まで入力したのを根拠にす
る。これと同時に、システム１０も亦アドレス合流排列
（Address bus）１１及び読／書制御信号（R/W control
signal）１２をメモリー体モジューラー２０に入力し
て、メモリー体モジューラー２０の中の特定アドレスの
書き入れ動作の資料の制御とする。

【００１８】別に、図３でしめすのを参照すると、本発
明の新式メモリー体検査器のメモリーモジューラー２０
で、そのモジューラー２０は主に一つの資料位元セット
メモリー体２１及び一つの新式メモリー体検査器５０で
組成する。その中その資料位元セットメモリー体２１は
主に資料の貯存にして、それでシステムのＲ／Ｗの用に
供応する。その容量はコンピューターシステムの位元数
及びメモリー体の大きさによりきまる。その資料位元セ
ットメモリー体２１はシステムからメモリー体モジュー
ラー２０に入力した資料合流排列１１を接収し、且つ同
時にシステムよりメモリー体モジューラー２０に入力し
たアドレス合流排列１１及びＲ／Ｗ制御信号１２を接収
する。その資料合流排列１１の資料はシステムで指定し
たアドレスをそのメモリー体２１に書き入れまたはその
メモリー体２１の中から検読し出す。

【００１９】この時、その新式メモリー体検査器５０は
システムからそのメモリー体２１に書き入れた資料３１
またはそのメモリー体２１から読み出した資料４１の外
に、並びにその偶数同位元発生器３０の発生した偶数同
位元３２、及びシステム１０から入力したＲ／Ｗ制御信
号１２を接収し、その新式メモリー体検査器５０の処理
を経ることにより、一つの偶数同位元出力値４２を発生
する。

【００２０】又、図４で示すのを参照すると、それは本
発明の新式メモリー体検査器の線路架構表示図で、その
中その新式メモリー体検査器５０は主に一つの偶数同位
元検査器５１、一つの位元貯存器（Bit storage）５２
及び一つの同位元発生器５３で組成する。一旦システム
が資料をその検査器５０に書き入れた時、その偶数同位
元検査器５１はシステム１０から入力した資料合流排列
３１及び偶数同位元発生器３０から発生した偶数同位元
値３２を接収する。そして接収したＲ／Ｗ制御信号１２
の制御により、その検査器５１をして検査協定の条件に
よりその資料合流排列３１及びその偶数同位元値３２の
関係を検査し、一旦書き入れた資料３１及び位元値３２
とその協定で設定した偶数同位元関係が符合しない時
は、一つのその協定と符合しない且つ資料ミスを代表す
る位元値を発生し、並びにそれを位元貯存器５２の中ま
で送る。その位元貯存器５２は同時にシステムから伝わ
ってきたＲ／Ｗ制御信号１２を接収し、それでその協定
と符合しない位元値の書き入れ動作を制御する。

【００２１】コンピューターシステム１０がメモリー体
モジューラー２０の中から資料を検読する時に、その位
元貯存器５２はシステムから伝わってきたＲ／Ｗ制御信
号１２の制御を受けて、貯存している位元値を同位元発
生器５３まで出力し、並びに同時にその貯存器５２の中
に貯存している資料ミスを代表する位元値をクリアす
る。その発生器５３は同時にメモリー体モジューラー２
０の資料位元セットメモリー体２１から送り出した資料
４１を接収し、並びにＲ／Ｗ制御信号１２の制御を受
け、その発生器５３をして検査協定の発生により且つ一
つの同位元信号４２を出力する。但し、若しも貯存器５
２中に貯存する位元値が資料ミスの位元値を代表するも
のであれば、その発生器５３は先ず一つの協定と符合し
ない位元信号４２を発生する。その信号４２とメモリー
体モジューラー２０の出力した資料合流排列４１は同時
にシステムの偶数同位元検査器４０まで出力して、それ
でその同位元検査器４０をして検査協定の条件により、
その新式メモリー体検査器５０の中から同位元発生器５
３の発生したミス信号を検知し、並びにミスを検知した
後に、それより一つの中断信号４３システム１０まで発
出して、予めシステム１０に検読する資料はあるアドレ
スの処にミスが発生することを通知する。

【００２２】

【発明の効果】以上述べたのを総結すると、本発明の新
式メモリー体検査器５０をメモリー体モジューラー２０
の中に応用して、システムが資料を検読する時に、書き
入れ資料ミスの装置を検査し、それにその検査器は只１
位元のメモリー体の空間まで利用するだけであるので、
故に大幅に伝統のメモリー体モジューラー２０の中のメ
モリー体に対する浪費を低下し、並びに有効的に製造コ
ストを節約することができる。この外、本発明のメモリ
ー体検査器５０はシステムにおいてメモリー体２０の中
から資料を検読する時に、即時に資料位元セットメモリ
ー体２１の中の任意の一アドレスに資料に不正確状態が
発生する可能性があるのを反応するため、尚更有効にメ
モリー体の資料を処理する効率及び能力を向上する。

【００１２】以上述べたのは、只本発明の一具体的実施
例にすぎず、凡そこの技能に熟達する者が本発明のエレ
メントまたは連結関係またはその名称でなす等効果の変
化、例えば偶数同位元検査協定を奇数同位元検査協定等
を採用するのに改めた時も、すべてその行業の人々が気
軽に思い及ぶものに属するもので、本発明の主張保護す
る範疇を脱しないものである。

【図面の簡単な説明】

【図１】一般コンピューターとそのメモリー体モジュー
ラーの間の組合せ配置関係を示す図である。

【図２】一般に習用されている伝統メモリー体モジュー
ラーの線路架構を示す図である。

【図３】本発明による実施例のメモリー体モジューラー
の線路架構を利用した場合を示す図である。

【図４】本発明の実施例の線路架構を示す図である。

【符号の説明】

１０ システム １１ アドレス合流排列 １２ Ｒ／Ｗ制御信号 ２０ メモリー体モジューラー ２１ 資料位元セットメモリー体 ３０ 偶数同位元発生器 ３１ 資料合流排列 ３２ 偶数同位元入力値 ４０ 同位元検査器 ４１ 資料 ４２ 同位元出力値 ５０ 新式メモリー体検査器 ５１ 同位元検査器 ５２ 位元貯存器 ５３ 同位元発生器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 一つの同位元査定器、一つまたは若干ヶ
   の位元貯存器及び一つの同位元発生器で組成され、その
   中、 同位元査定器は、コンピューターの同位元発生器で発生
   した同位元入力信号及びシステムで書き入れた資料を合
   流排列し、検査協定したその二つの資料信号がその協定
   の設定した関係に不合しない時は、読／書制御信号の制
   御を受けて、一つのその査定協定の設定関係の位元値に
   符合しないのを代表するものを発生し、且つその位値を
   位元貯存器まで出力し、 位元貯存器は、その同位元査定器の発生した位元値を接
   収し、システムより伝わってくる読／書制御信号を接収
   して、その位元値が同位元査定器からその貯存器または
   その貯存器の中から読み出して同位元発生器に至るのを
   制御し且つ同時にその貯存器中のその位元値をクリア
   し、 同位元発生値は、システムから伝わってくる読／書制御
   信号を接収制御し、位元貯存器の中から読み出した位元
   値及び記憶体モデルセットの中から読み出した資料合流
   排列を接収することにより、査定協定により設定した関
   係で、一つの位元値を発生且つ出力してシステムの同位
   元査定器に至り、システムのその同位元査定器をして査
   定協定して設定した関係により、記憶体モデルセットの
   中から読み取った資料のミス状態を検査し出し、一つの
   中断信号を発生してシステムまで出力することを特徴と
   する記憶体検査器。