JPH071923B2 - 集積化映像信号処理回路 - Google Patents
集積化映像信号処理回路Info
- Publication number
- JPH071923B2 JPH071923B2 JP22871585A JP22871585A JPH071923B2 JP H071923 B2 JPH071923 B2 JP H071923B2 JP 22871585 A JP22871585 A JP 22871585A JP 22871585 A JP22871585 A JP 22871585A JP H071923 B2 JPH071923 B2 JP H071923B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- output
- processing circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、磁気記録再生装置（以降VTRと略す）などに
広く用いられる映像信号処理回路に係り、特に集積化に
好適な映像信号処理回路に関する。
広く用いられる映像信号処理回路に係り、特に集積化に
好適な映像信号処理回路に関する。
VTRなどの映像機器においては、映像信号の同期部のレ
ベルと映像部のレベルは40:100の比率に定められてい
る。そして同期部先頭（いわゆるシンクチップ）レベル
やペディスタルレベルを基準にして映像信号処理を行な
っているが、上記シンクチップレベルやペディスタルレ
ベルの保持にクランプ回路が広く使用されている。この
クランプ回路の基本構成としては、例えば特開昭50−11
3206号にも記載のように、第４図に示した回路が広く用
いられている。しかしこの場合、クランプ回路の出力信
号の同期部が入力信号に対して短くなること、いわゆる
シンク縮みが生じ、クランプ回路の出力信号同期部に波
形歪が発生するという問題があった。
ベルと映像部のレベルは40:100の比率に定められてい
る。そして同期部先頭（いわゆるシンクチップ）レベル
やペディスタルレベルを基準にして映像信号処理を行な
っているが、上記シンクチップレベルやペディスタルレ
ベルの保持にクランプ回路が広く使用されている。この
クランプ回路の基本構成としては、例えば特開昭50−11
3206号にも記載のように、第４図に示した回路が広く用
いられている。しかしこの場合、クランプ回路の出力信
号の同期部が入力信号に対して短くなること、いわゆる
シンク縮みが生じ、クランプ回路の出力信号同期部に波
形歪が発生するという問題があった。
即ち第４図において、入力映像信号１はトランジスタ２
からなるエミッタフォロア回路により低インピーダンス
で次段の容量３、トランジスタ4,5を駆動する。このと
きトランジスタ４は映像信号の同期期間では導通状態と
なり、シンクチップ電圧は電圧源６に相当した電圧に保
持される。
からなるエミッタフォロア回路により低インピーダンス
で次段の容量３、トランジスタ4,5を駆動する。このと
きトランジスタ４は映像信号の同期期間では導通状態と
なり、シンクチップ電圧は電圧源６に相当した電圧に保
持される。
一方非同期期間では、トランジスタ４はしゃ断状態とな
り容量３の電荷がほとんど放電されず、映像信号はその
まま通過される。ここで同期信号においては、映像信号
１はトランジスタ２の交流インピーダンスre1とトラン
ジスタ４の交流インピーダンスre4で分割されることと
なり、等価回路は第５図のように示される。したがって
同期部は に相当する分だけ短くなる。而してこのクランプ回路を
経由した信号が、例えばモニタTVに供給された場合にTV
同期がかかりにくくなるなどの問題を生じさせていた。
り容量３の電荷がほとんど放電されず、映像信号はその
まま通過される。ここで同期信号においては、映像信号
１はトランジスタ２の交流インピーダンスre1とトラン
ジスタ４の交流インピーダンスre4で分割されることと
なり、等価回路は第５図のように示される。したがって
同期部は に相当する分だけ短くなる。而してこのクランプ回路を
経由した信号が、例えばモニタTVに供給された場合にTV
同期がかかりにくくなるなどの問題を生じさせていた。
これに対して、ゲルマニウムダイオード６′の非直線性
を利用した第６図に示すようなシンク伸長回路を設ける
ことが提案されているが、この場合、映像信号の平均映
像レベル（APL）が変化したとき伸長する部分が変動
し、映像信号の映像部まで伸長するという欠点があっ
た。
を利用した第６図に示すようなシンク伸長回路を設ける
ことが提案されているが、この場合、映像信号の平均映
像レベル（APL）が変化したとき伸長する部分が変動
し、映像信号の映像部まで伸長するという欠点があっ
た。
本発明の目的は、上記した従来技術の欠点をなくし、集
積化に好適な簡単な回路構成で映像信号同期部の波形歪
を解消できる映像信号処理回路を提供することにある。
積化に好適な簡単な回路構成で映像信号同期部の波形歪
を解消できる映像信号処理回路を提供することにある。
上記目的を達成させるため、本発明では、入力映像信号
のシンクチップ電圧をある基準電圧にクランプし、クラ
ンプされた信号をリニアリティの十分広い第１の差動増
幅器に入力するとともに、上記クランプ信号を直流シフ
トした後ダイナミックの狭い第２の差動増幅器に入力
し、かつ上記両差動増幅器の他方入力端には上記基準電
圧と対応した電圧を供給し、かつ上記両差動増幅器の出
力を加算する構成として、シンクチップレベルからペデ
ィスタルレベルの間で第２の差動増幅器を作動させシン
ク伸長を行なうものである。
のシンクチップ電圧をある基準電圧にクランプし、クラ
ンプされた信号をリニアリティの十分広い第１の差動増
幅器に入力するとともに、上記クランプ信号を直流シフ
トした後ダイナミックの狭い第２の差動増幅器に入力
し、かつ上記両差動増幅器の他方入力端には上記基準電
圧と対応した電圧を供給し、かつ上記両差動増幅器の出
力を加算する構成として、シンクチップレベルからペデ
ィスタルレベルの間で第２の差動増幅器を作動させシン
ク伸長を行なうものである。
以下、本発明の一実施例を第１図、第２図により説明す
る。
る。
第１図は本発明を適用したVTRにおける要部の回路構成
を示すブロック図で、第２図は本発明の一具体的信号処
理回路である。
を示すブロック図で、第２図は本発明の一具体的信号処
理回路である。
第１図において、磁気ヘッド７より検出されたFM輝度信
号及び低域変換色信号はプリアンプ８で増幅された後、
記録時にFM変調されている輝度信号はFM復調回路９で復
調され、次にディエンファシス回路10を経由して再生輝
度信号が得られる。一方、プリアンプ８の出力は色信号
処理回路11を経由して再生クロマ信号に変換される。12
は上記再生輝度信号と再生クロマ信号を混合する混合回
路で、通常、ディエンファシス回路10からの再生輝度信
号のレベルが大きいので、まずクランプ回路13でクラン
プした後混合器14で混合される。したがって混合回路12
の出力には上記シンク縮みが生じることとなる。そこで
映像アンプ回路15にて再度クランプした後映像信号を所
定レベルまで増幅するとともに、シンクを伸長して同期
部の波形歪を解消する。
号及び低域変換色信号はプリアンプ８で増幅された後、
記録時にFM変調されている輝度信号はFM復調回路９で復
調され、次にディエンファシス回路10を経由して再生輝
度信号が得られる。一方、プリアンプ８の出力は色信号
処理回路11を経由して再生クロマ信号に変換される。12
は上記再生輝度信号と再生クロマ信号を混合する混合回
路で、通常、ディエンファシス回路10からの再生輝度信
号のレベルが大きいので、まずクランプ回路13でクラン
プした後混合器14で混合される。したがって混合回路12
の出力には上記シンク縮みが生じることとなる。そこで
映像アンプ回路15にて再度クランプした後映像信号を所
定レベルまで増幅するとともに、シンクを伸長して同期
部の波形歪を解消する。
第２図は上記映像アンプ回路15の一具体的回路例を示し
たもので、16は映像信号入力端子、17は集積回路（以下
ICと略す）のピン、18は入力映像信号を歪なく増幅でき
る広ダイナミックレンジの第１の増幅器、19は高利得の
第２の増幅器である。
たもので、16は映像信号入力端子、17は集積回路（以下
ICと略す）のピン、18は入力映像信号を歪なく増幅でき
る広ダイナミックレンジの第１の増幅器、19は高利得の
第２の増幅器である。
以下、第２図の回路動作を第３図を参照して説明する。
第２図において、入力端子16に入力されたシンク縮みの
ある映像信号は容量20、トランジスタ21によりクランプ
されトランジスタ22のエミッタに第３図（ａ）の23に示
すような波形が出力される。なお第３図（ａ）に点線で
示した波形24はシンク縮みのない良好な映像信号であ
り、波形23と24の同期部の差は上記クランプ回路13や上
記トランジスタ21によるクランプ動作により生じたもの
である。次にクランプされたトランジスタ22のエミッタ
端子の映像信号は一方はそのまま第１の増幅器18に入力
され、他方は抵抗25と定電流源26により直流シフトされ
た後、第２の増幅器19に入力される。上記両増幅器の他
方の入力端子にはトランジスタ27を介して、第３図
（ａ），（ｂ）の一点鎖線で示した基準電圧28が入力さ
れる。
第２図において、入力端子16に入力されたシンク縮みの
ある映像信号は容量20、トランジスタ21によりクランプ
されトランジスタ22のエミッタに第３図（ａ）の23に示
すような波形が出力される。なお第３図（ａ）に点線で
示した波形24はシンク縮みのない良好な映像信号であ
り、波形23と24の同期部の差は上記クランプ回路13や上
記トランジスタ21によるクランプ動作により生じたもの
である。次にクランプされたトランジスタ22のエミッタ
端子の映像信号は一方はそのまま第１の増幅器18に入力
され、他方は抵抗25と定電流源26により直流シフトされ
た後、第２の増幅器19に入力される。上記両増幅器の他
方の入力端子にはトランジスタ27を介して、第３図
（ａ），（ｂ）の一点鎖線で示した基準電圧28が入力さ
れる。
ここで、第１の増幅器は、入力映像信号を歪なく増幅で
きるように抵抗29,30、定電流源31,32を設定し、広いダ
イナミックレンジを有する増幅器になっている。したが
って第１の増幅器の出力電流信号は第３図（ｃ）に示す
ように入力波形23と同等の波形信号が得られる。
きるように抵抗29,30、定電流源31,32を設定し、広いダ
イナミックレンジを有する増幅器になっている。したが
って第１の増幅器の出力電流信号は第３図（ｃ）に示す
ように入力波形23と同等の波形信号が得られる。
一方ダイナミックレンジが狭くなっている第２の増幅器
19では、両入力が第３図（ｂ）の波形28,33に示すよう
になるので、シンクチップレベルとペディスタルレベル
の間で上記第２の増幅器19の出力電流が切換えられ、こ
の出力電流は第３図（ｄ）に示すようになる。さらに、
両増幅器の出力電流信号は抵抗30にて混合され、第３図
（ｅ）に示す波形となり、点線で示した良好な波形24と
同等の波形信号が得られる。第３図（ｆ）は抵抗30を介
して出力端子34に出力される電圧信号で、波形24と同等
であり、シンク縮みのない良好な映像信号が得られる。
しかも本発明の構成はトランジスタと抵抗からなり集積
化に好適であり、小型でかつ安価に実現できるという効
果がある。
19では、両入力が第３図（ｂ）の波形28,33に示すよう
になるので、シンクチップレベルとペディスタルレベル
の間で上記第２の増幅器19の出力電流が切換えられ、こ
の出力電流は第３図（ｄ）に示すようになる。さらに、
両増幅器の出力電流信号は抵抗30にて混合され、第３図
（ｅ）に示す波形となり、点線で示した良好な波形24と
同等の波形信号が得られる。第３図（ｆ）は抵抗30を介
して出力端子34に出力される電圧信号で、波形24と同等
であり、シンク縮みのない良好な映像信号が得られる。
しかも本発明の構成はトランジスタと抵抗からなり集積
化に好適であり、小型でかつ安価に実現できるという効
果がある。
以上述べたように本発明によれば、クランプ動作を行な
い映像信号を処理する回路において、映像信号の波形
歪、特に同期部でのシンク縮みを発生することなく良好
な映像信号が得られる映像信号処理回路を実現できる。
い映像信号を処理する回路において、映像信号の波形
歪、特に同期部でのシンク縮みを発生することなく良好
な映像信号が得られる映像信号処理回路を実現できる。
第１図は本発明を適用したVTRのブロック図、第２図は
本発明の一実施例を示す回路図、第３図は本発明の動作
を説明する波形図、第４図、第６図は従来の信号処理回
路を示す回路図、第５図は第４図に示した回路の動作を
説明する図である。 15……映像アンプ回路、3,20……容量 16……入力端子、17……IC入力ピン 18……第１の増幅器、19……第２の増幅器 26,31,32……定電流源、34……出力端子
本発明の一実施例を示す回路図、第３図は本発明の動作
を説明する波形図、第４図、第６図は従来の信号処理回
路を示す回路図、第５図は第４図に示した回路の動作を
説明する図である。 15……映像アンプ回路、3,20……容量 16……入力端子、17……IC入力ピン 18……第１の増幅器、19……第２の増幅器 26,31,32……定電流源、34……出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 師久 東京都小平市上水本町1479番地 日立マイ クロコンピユータエンジニアリング株式会 社内 (72)発明者 森 孝之 東京都小平市上水本町1479番地 日立マイ クロコンピユータエンジニアリング株式会 社内 (56)参考文献 特開 昭59−50678（ＪＰ，Ａ) 実開 昭56−167682（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】クランプ回路を経由して映像信号を出力す
る映像信号処理回路において、基準電圧源に相当する電
圧に映像信号のシンクチップレベルを固定するクランプ
手段と、上記クランプ手段の出力と上記基準電圧源に相
当する電圧とが供給され両者の差分を増幅して出力する
第１の増幅手段と、上記クランプ手段の出力あるいは上
記基準電圧源に相当する電圧の一方を直流シフトする直
流シフト手段と、上記クランプ手段の出力あるいは上記
基準電圧源に相当する電圧の内上記直流シフト手段に供
給されない方の信号と上記直流シフト手段の出力とが供
給され両者の差分を増幅して出力する第２の増幅手段
と、上記第１と第２の増幅手段の両出力を混合する混合
手段を有することを特徴とする集積化映像信号処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22871585A JPH071923B2 (ja) | 1985-10-16 | 1985-10-16 | 集積化映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22871585A JPH071923B2 (ja) | 1985-10-16 | 1985-10-16 | 集積化映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6290085A JPS6290085A (ja) | 1987-04-24 |
| JPH071923B2 true JPH071923B2 (ja) | 1995-01-11 |
Family
ID=16880678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22871585A Expired - Lifetime JPH071923B2 (ja) | 1985-10-16 | 1985-10-16 | 集積化映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071923B2 (ja) |
-
1985
- 1985-10-16 JP JP22871585A patent/JPH071923B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6290085A (ja) | 1987-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH071923B2 (ja) | 集積化映像信号処理回路 | |
| KR920001012B1 (ko) | 비데오신호 처리회로 | |
| JPH0646802B2 (ja) | 信号処理回路 | |
| JP2636238B2 (ja) | エクスパンダ回路 | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| KR940006304Y1 (ko) | Vtr 다기능시 노이즈 방지회로 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPH0832015B2 (ja) | 磁気記録再生装置 | |
| JPH0734535B2 (ja) | フイルタ回路 | |
| JPH01112881A (ja) | ビデオ信号処理回路 | |
| JPS63193789A (ja) | カメラ一体形ｖｔｒ | |
| JPS58197906A (ja) | 利得切換え増幅回路 | |
| JP3060465B2 (ja) | テレビジョン信号処理回路 | |
| JPH0528848Y2 (ja) | ||
| JPH07121093B2 (ja) | 映像出力回路 | |
| JPH02309766A (ja) | 映像信号のブランキング回路 | |
| JPH09187029A (ja) | Ｄｃレベルシフト回路 | |
| JPS6292596A (ja) | 映像信号処理回路 | |
| JPS61267901A (ja) | 記録増幅器 | |
| JPH0632463B2 (ja) | 色差線順次信号のクランプ回路 | |
| JPH02119468A (ja) | 映像信号記録回路 | |
| JPH05145943A (ja) | 映像信号処理回路 | |
| JPH08186787A (ja) | 映像信号のクランプ回路 | |
| JPS6318886A (ja) | 映像出力回路 | |
| JPH0865544A (ja) | 映像信号再生装置 |