JPH0729391A

JPH0729391A - サンプルホールド回路

Info

Publication number: JPH0729391A
Application number: JP5169383A
Authority: JP
Inventors: Kiichirou Kasai; 希一郎笠井; Hiroshi Muto; 弘武藤; Kaneyasu Shimoda; 金保下田; Takenori Oshima; 武典大島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-07-08
Filing date: 1993-07-08
Publication date: 1995-01-31

Abstract

(57)【要約】【目的】ホールド状態における出力信号レベルの誤差
を小さく、安定した動作が可能なサンプルホールド回路
を提供することを目的としている。【構成】第一のスイッチ回路が設けられた第一の信号
ラインとアースライン間に第一のコンデンサを設け、第
二のスイッチ回路が設けられた第二の信号ラインとアー
スライン間に第二のコンデンサを設け、第一のコンデン
サの充電電圧と第二のコンデンサの充電電圧の差に対応
したレベルの信号を出力するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、サンプルホールド回路
に関する。このサンプルホールド回路は、例えば、磁気
ディスク装置等の情報記録再生装置における記録媒体か
らの再生信号を復調するための復調回路に設けられる。

【０００２】

【従来の技術】図１６（１），（２）はサンプルホール
ド回路の原理を示す。図１６（１），（２）において、
信号ラインとアースラインとの間にコンデンサＣ₁が接
続され、信号ライン内におけるコンデンサＣ₁の上流側
にスイッチ回路１が設けられている。このような構造の
サンプルホールド回路では、スイッチ回路１が、図１６
（１）に示すように、オン状態であると、入力信号（Ｉ
Ｎ）はスイッチ回路１を介して信号ライン上を転送さ
れ、この入力信号（ＩＮ）に追従した出力信号（ＯＵ
Ｔ）が得られる。この状態をトラック状態という。ま
た、スイッチ回路１が、図１６（２）に示すように、オ
フ状態であると、入力信号（ＩＮ）に関係なく、コンデ
ンサＣ₁の充電電圧に対応した電圧レベルとなる出力信
号（ＯＵＴ）が得られる。この状態をホールド状態とい
う。従って、サンプルホールド回路は、スイッチ回路１
のオン・オフ動作により、トラック状態とホールド状態
を交互にとり得る。

【０００３】上記スイッチ回路１は、例えば、図１７に
示すように構成される。

【０００４】図１７において、スイッチ回路１は、抵抗
器Ｒ、トランジスタＱ₁，Ｑ₂，Ｑ ₃（ＮＰＮ）及び定
電流回路Ｉを有する。入力信号（ＩＮ）が抵抗Ｒを介し
てベースに入力し、エミッタから出力信号を得るエミッ
タフォロアのトランジスタＱ ₃が、定電流回路Ｉに接続
されたトランジスタＱ₁及びＱ₂により制御される。互
いに逆相のクロックＡ及びＢが夫々トランジスタＱ₁及
びＱ₂に供給されている。このような構成のスイッチ回
路１を有するサンプルホールド回路は、クロックＡがオ
ン、クロックＢがオフのとき、ホールド状態となり、ク
ロックＡがオフ、クロックＢがオンのときにトラック状
態となる。

【０００５】また、差動型のサンプルホールド回路は、
図１８に示すように構成されている。即ち、スイッチ回
路１１が設けられた第一の信号ラインとスイッチ回路１
１ａが設けられた第二の信号ラインとの間にコンデンサ
Ｃ₁が接続されている。このような差動型のサンプルホ
ールド回路では、スイッチ回路１１及び１１ａが共にオ
ンとなるトラック状態では、第一及び第二の信号ライン
からの出力信号（ＯＵＴ，ＯＵＴａ）が夫々入力信号
（ＩＮ，ＩＮａ）に追従して変化する。スイッチ回路１
１及び１１ａが共にオフとなるホールド状態では、コン
デンサＣ₁の両端に発生する電圧レベルが出力信号（Ｏ
ＵＴ，ＯＵＴａ）として得られる。そして、各状態にお
いて、各信号ラインからの出力信号（ＯＵＴ，ＯＵＴ
ａ）の差がこのサンプルホールド回路の出力信号として
用いられる。

【０００６】

【発明が解決しようとする課題】図１７に示す従来のサ
ンプルホールド回路では、トラック状態からホールド状
態に切換わるとき、トランジスタＱ₂がオフになった後
にトランジスタＱ₃がオフに切換わる。従って、トラン
ジスタＱ₂がオフしてトランジスタＱ₃がオフするまで
の間に電流がトランジスタＱ₃を介してコンデンサＣ₁
に流れ込んでしまう。その結果、サンプルホールド回路
の出力信号にオフセットが生じる。

【０００７】図１８に示すような差動型のサンプルホー
ルド回路では、上記のようなオフセットの発生は防止さ
れているが、コンデンサＣ₁の充電速度と放電速度が異
なるため、出力信号が正確に入力信号に追従することが
できない。そのため、ホールド状態における出力信号レ
ベル（ホールド値）の誤差が大きくなってしまう。

【０００８】また、長時間ホールド状態を維持する場
合、コンデンサＣ₁からの放電により出力信号のダイナ
ミックレンジが低下してしまい、安定した動作が得られ
ない。そこで、本発明の課題は、ホールド状態における
出力信号レベルの誤差が小さく、安定した動作が可能な
サンプルホールド回路を提供することである。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係るサンプルホールド回路は図１に示すよ
うに構成される。即ち、第一のアナログ信号（ＩＮ）が
入力する第一の信号ライン１０と所定の電圧レベル
（Ｖ）に保持された電圧点との間に接続された第一のコ
ンデンサＣ₁と、第二のアナログ信号（ＩＮａ）が入力
する第二の信号ライン１２と上記電圧レベル（Ｖ）と同
レベルに保持された電圧点との間に接続された第二のコ
ンデンサＣ₂と、第一の信号ライン１０に設けられ、第
一のアナログ信号（ＩＮ）を第一のコンデンサＣ₁に供
給するか否かを切換える第一のスイッチ回路１３と、第
二の信号ライン１２に設けられ、第二のアナログ信号
（ＩＮａ）を第二のコンデンサＣ₂に供給するか否かを
上記スイッチ回路１３に同期して切換える第二のスイッ
チ回路１４とを有し、第一のコンデンサＣ₁に接続され
た第一の信号ライン１０の出力点Ｐ₁と、第二のコンデ
ンサＣ₂に接続された第二の信号ライン１２の出力点Ｐ
₂との間の電位差に対応したレベル信号を出力するよう
に構成される。例えば、請求項１１に記載されるように
上記出力点Ｐ₁，Ｐ₂には、差動バッファ１５が接続さ
れる。

【００１０】請求項４及び５に記載されるように第一の
コンデンサＣ₁と第二のコンデンサＣ₂の容量は等しい
か否かに限定されない。第一及び第二のコンデンサ
Ｃ₁，Ｃ ₂の充放電特性のバランスを保つという観点か
ら、請求項６に記載されるように、第一のスイッチ回路
１３からの出力電流と第二のスイッチ回路１４からの出
力電流との比が第一のコンデンサＣ₁の容量と第二のコ
ンデンサＣ₂の容量との比に等しいことが好ましい。

【００１１】各コンデンサＣ₁，Ｃ₂からの急激な放電
を防止することができるという観点から、請求項７に記
載されるように、第一及び第二のコンデンサＣ₁Ｃ₂夫
々の充電電圧を受けるバッファ回路と、このバッファ回
路に接続され、該充電電圧に対応した電圧レベルを出力
する出力回路を第一及び第二の信号ライン１０，１２に
設けることが好ましい。バッファ回路の入力抵抗を調整
することにより、対応するコンデンサの急激な放電を防
止することができる。

【００１２】また、同観点から請求項１２に記載される
ように、第一の信号ライン１０及び第二の信号ライン１
２の夫々に接続され、第一及び第二のコンデンサＣ₁，
Ｃ₂に所定の電流を供給する定電流回路２１，２２を備
えることが好ましい。

【００１３】

【作用】第一のアナログ信号（ＩＮ）が第一のコンデン
サＣ₁に供給され、第二のアナログ信号（ＩＮａ）が第
二のコンデンサＣ₂に供給されるように、第一及び第二
のスイッチ回路１３，１４が切換わると、当該サンプル
ホールド回路はトラック状態となる。このとき、第一及
び第二のアナログ信号（ＩＮ，ＩＮａ）の差に対応した
レベルの信号が出力点Ｐ₁，Ｐ₂間に得られる。また、
第一のアナログ信号（ＩＮ）が第一のコンデンサＣ₁に
供給されず、第二のアナログ信号（ＩＮａ）が第二のコ
ンデンサＣ₂に供給されないように、第一及び第二のス
イッチ回路１３，１４が切換わると、当該サンプルホー
ルド回路はホールド状態となる。このとき、第一及び第
二のアナログ信号（ＩＮ，ＩＮａ）にかかわらず、第一
及び第二のコンデンサＣ₁，Ｃ₂に保持された電圧レベ
ルの差に対応したレベルの信号が出力点Ｐ₁，Ｐ₂間に
得られる。

【００１４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１５】図２は本発明の第一実施例を示す。図２に
おいて、図１に示す回路と同一の機能を有する部分には
同一の符号が付されている。

【００１６】図２において、第一の信号ライン１０とア
ースラインとの間に第一のコンデンサＣ₁が接続され、
第二の信号ライン１２とアースラインとの間に第二のコ
ンデンサＣ₂が接続されている。第一の信号ライン１０
に設けられた第一のスイッチ回路１３はトランジスタ
（ＮＰＮ）Ｑ₁₁，Ｑ₁₂，Ｑ₁₃，抵抗Ｒ₁及び定電流源Ｉ
₁を有し、図１７に示す従来のスイッチ回路１と同様に
構成されている。第一のアナログ信号（ＩＮ）は抵抗Ｒ
₁を介してトランジスタＱ₁₃のベースに入力している。
第二の信号ライン１２に設けられた第二のスイッチ回路
１４もトランジスタ（ＮＰＮ）Ｑ₂₁，Ｑ₂₂，Ｑ₂₃，抵抗
Ｒ₂及び定電流源Ｉ₂を有し、従来のスイッチ回路１と
同様に構成される。第２のアナログ信号（ＩＮａ）は抵
抗Ｒ₂を介してトランジスタＱ₂₃のベースに入力してい
る。第一のスイッチ回路１３において、互いに逆相のク
ロックＡ及びＢが夫々トランジスタＱ₁₁，Ｑ₁₂に供給さ
れ、また、第二のスイッチ回路１４においても、該クロ
ックＡ及びＢが夫々トランジスタＱ₂₁，Ｑ₂₂に供給され
ている。これにより、第一のスイッチ回路１３及び第二
のスイッチ回路１４は該クロックＡ及びＢに同期して切
換作動を行なう。

【００１７】上記サンプルホールド回路における第一の
信号ライン１０の出力点Ｐ₁と第二の信号ライン１２の
出力点Ｐ₂には差動バッファ１５が接続されている。こ
の差動バッファ１５はトランジスタＱ₄，Ｑ₅，抵抗Ｒ
₄，Ｒ₅，Ｒ_4a，Ｒ_5a及び定電流源Ｉ₃で構成された差
動回路とエミッタフォロアのトランジスタＱ₆，Ｑ₇及
び定電流源Ｉ₄，Ｉ₅で構成された出力回路とを有して
いる。上記第一の信号ライン１０及び第二の信号ライン
１２の出力点Ｐ₁，Ｐ₂が差動バッファ１５の差動回路
に接続され、トランジスタＱ₆，Ｑ₇（出力回路）のエ
ミッタ間に出力信号（ＯＵＴ）が得られる。差動バッフ
ァ１５で得られる出力信号のレベルは、サンプルホール
ド回路の出力点Ｐ₁，Ｐ₂間の電圧レベルに対応する。

【００１８】上記のように出力点Ｐ₁，Ｐ₂に差動バッ
ファ１５が接続されたサンプルホールド回路では、クロ
ックＡがハイレベル及びクロックＢがローレベルとなる
ときに、ホールド状態となり、クロックＡがローレベ
ル、クロックＢがハイレベルのときにトラック状態とな
る。トラック状態においては、＋Ｖと０（Ｖ）（グラン
ドレベル）との間で変化する第一のアナログ信号（Ｉ
Ｎ）が抵抗Ｒ₁及びトランジスタＱ₁₃を介して第一のコ
ンデンサＣ₁に供給され、第一のアナログ信号（ＩＮ）
と同様に＋Ｖと０（Ｖ）との間で変化する第二のアナロ
グ信号（ＩＮａ）が抵抗Ｒ₂及びトランジスタＱ₂₃を介
して第二のコンデンサＣ₂に供給される。その結果、第
一及び第二のコンデンサＣ₁，Ｃ₂の充電電圧は、夫
々、第一及び第二のアナログ信号（ＩＮ，ＩＮａ）に従
って変化し、差動バッファ１５からは第一及び第二のア
ナログ信号（ＩＮ，ＩＮａ）の差に対応したレベルの出
力信号（ＯＵＴ）が当該第一及び第二のアナログ信号
（ＩＮ，ＩＮａ）に追従して得られる。その後、ホール
ド状態に切換わると、第一のコンデンサＣ₁のその時点
での充電電圧が第一の信号ライン１０の出力点Ｐ₁に表
われ、また、第二のコンデンサＣ₂のその時点での充電
電圧が第二の信号ライン１２の出力点に表われる。その
結果、差動バッファ１５からは、第一及び第二のコンデ
ンサＣ₁，Ｃ₂の充電電圧の差に対応したレベルの出力
信号（ＯＵＴ）が得られる。

【００１９】上記のサンプルホールド回路では、第一及
び第二の信号ライン１０，１２の出力点Ｐ₁，Ｐ₂にお
ける信号レベルの差に対応したレベルの出力信号を得る
ようにしている。従って、トラック状態からホールド状
態に切換わるときに、トランジスタＱ₁₃，Ｑ₂₃の夫々を
介して電流が第一及び第二のコンデンサＣ₁，Ｃ₂に流
入しても、出力信号に生ずるオフセットは非常に小さ
い。また、各コンデンサＣ₁，Ｃ₂の充電速度と放電速
度が異っても、第一及び第二のコンデンサＣ₁，Ｃ₂の
充放電特性を近似させることにより、ホールド電圧の誤
差を小さくすることができる。その結果、サンプルホー
ルド回路の安定した動作が可能となる。

【００２０】第一のコンデンサＣ₁及び第二のコンデン
サＣ₂の容量は等しいことが好ましい。この場合、第一
スイッチ回路１３内のトランジスタ，抵抗等の回路定数
と第二のスイッチ回路１４内の同回路定数は等しく設定
される。第一のコンデンサＣ ₁及び第二のコンデンサＣ
₂の容量を等しくすることにより、第一のコンデンサＣ
₁の充放電特性と第二のコンデンサＣ₂の充放電特性を
容易に近似させることができる。また、第一のコンデン
サＣ₁及び第二のコンデンサＣ₂の容量は異っても良
い。この場合、第一のスイッチ１３におけるトランジス
タＱ₁₃に流れる電流と第二のスイッチ１４におけるトラ
ンジスタＱ₂₃に流れる電流との比が第一のコンデンサＣ
₁及び第二のコンデンサＣ₂の容量の比に等しくなるよ
う，第一のスイッチ回路１３及び第二のスイッチ回路１
４における回路定数が設定される。即ち、第一のスイッ
チ回路１３の出力電流と第二のスイッチ回路１４の出力
電流の比が第一及び第二のコンデンサＣ₁，Ｃ₂の容量
の比に等しくなる。これにより、コンデンサＣ₁，Ｃ₂
における充放電特性のバランスが保たれる。

【００２１】第一及び第二のスイッチ回路１３及び１４
を図３に示すように構成することもできる。なお、図３
は第一のスイッチ回路１３の構成を示すが、第二のスイ
ッチ回路１４も同様に構成される。

【００２２】このスイッチ回路では、トランジスタＱ₁₃
のコレクタを電源ライン＋Ｖに代えてアースラインに接
続し、定電流回路Ｉ₁をアースラインに代えて負の電圧
レベル−Ｖとなる電源ラインに接続している。このよう
なスイッチ回路を有するサンプルホールド回路では、０
Ｖ（グランドレベル）と−Ｖとの間で変化する第一及び
第二のアナログ信号（ＩＮ，ＩＮａ）が、第一及び第二
のスイッチ回路１３，１４に夫々入力される。

【００２３】各信号ライン１０，１２に図４に示すよう
な回路を設けてもよい。なお、図４は第一の信号ライン
１０に設けられるべき回路を示しているが、第二の信号
ライン１２にも同様の回路が設けられる。この回路は、
第一のコンデンサＣ₁の充電電圧を受けるバッファ回路
及び該充電電圧に対応した電圧レベルの信号を出力する
出力回路として構成されている。該バッファ回路はトラ
ンジスタＱ₈，Ｑ₉，抵抗Ｒ₆，定電流源Ｉ₆によって
差動型に構成され、第一のコンデンサＣ₁の充電電圧が
トランジスタＱ₈のベースに印加している。出力回路は
エミッタフォロアのトランジスタＱ₁₀及び定電流源Ｉ ₇
によって構成され、出力回路からの出力信号（トランジ
スタＱ₁₀のエミッタ出力）がバッファ回路におけるトラ
ンジスタＱ₉のベースに帰還されている。

【００２４】このような回路では、トランジスタＱ₈の
ベース電流が微少であるので、第一のコンデンサＣ₁が
急激に放電されることがない。このため、出力信号のダ
イナミックレンジの低下が防止される。

【００２５】図６は、図１７に示す従来のサンプルホー
ルド回路におけるホールド電圧の出力誤差を示す。一
方、図７は図２に示す本実施例のサンプルホールド回路
におけるホールド電圧の出力誤差を示す。両図から明ら
かなように、本実施例では、差動構成になっているの
で、ホールド電圧の誤差が減少する。

【００２６】なお、図６，図１７においてＴ₁は７ＭＢ
の転送レートにおける最大ホールド時間を示し、Ｔ₂は
３ＭＢの転送レートにおける最大ホールド時間を示して
いる。

【００２７】本発明の第二実施例を図面に基づいて説明
する。

【００２８】図８は第二の実施例に係るサンプルホール
ド回路の原理図を示す。図８において、このサンプルホ
ールド回路は第一の実施例と同様、第一の信号ライン１
０とアースライン間に接続された第一のコンデンサＣ₁
と、第二の信号ライン１２とアースライン間に接続され
た第二のコンデンサＣ₂と、第一の信号ライン１０に設
けられた第一のスイッチ回路１３と第二の信号ライン１
２に設けられた第二のスイッチ回路１４とを有してい
る。そして、第一の信号ライン１０の出力点Ｐ₁と第二
の信号ライン１２の出力点Ｐ₂が差動バッファ１５に接
続されている。

【００２９】第一の信号ライン１０には更に定電流回路
２１が接続され、第二の信号ライン１２には更に定電流
回路２２が接続されている。

【００３０】上記のようなサンプルホールド回路は、第
一の実施例と同様に、第一及び第二のスイッチ回路１
３，１４がオンするとトラック状態となり、第一及び第
二のスイッチ１３，１４がオフするとホールド状態とな
る。ホールド状態において、定電流回路２１，２２から
第一及び第二のコンデンサＣ₁，Ｃ₂に所定の電流が供
給される。その結果、第一及び第二のコンデンサＣ₁，
Ｃ₂が急激に放電されることが防止される。

【００３１】各スイッチ回路１３，１４及び各定電流回
路２１，２２は例えば図９に示すように構成される。な
お、図９は第一の信号ライン１０に設けるべき回路を示
しているが、第二の信号ライン１２にも同様の回路が設
けられる。

【００３２】図９において、第一のスイッチ回路１３
は、第一の実施例と同様に、抵抗Ｒ₁，トランジスタＱ
₁₁，Ｑ₁₂，Ｑ₁₃及び定電流回路Ｉ₁により構成され、互
に逆相のクロックＡ及びＢに同期して切換作動を行な
う。定電流回路２１は、トランジスタ（ＰＮＰ）Ｑ₃₁，
Ｑ₃₂，トランジスタＱ₃₁，Ｑ₃₂と逆特性のトランジスタ
（ＮＰＮ）Ｑ₃₃及び定電流源Ｉ₈を備えている。トラン
ジスタＱ₃₁，Ｑ₃₂はカレントミラー回路を構成し、トラ
ンジスタＱ₃₁のベース電流が基準電流となって、該カレ
ントミラー回路から第一のコンデンサＣ₁に接続された
バッファ２３に所定の電流が供給される。

【００３３】各定電流回路２１，２２は、図１０に示す
ように構成することができる。この例では、図９に示し
た回路にトランジスタＱ₃₁，Ｑ₃₂と同じ特性のトランジ
スタ（ＮＰＮ）Ｑ₃₄が追加されている。図１０に示すよ
うな定電流回路２１，２２によれば、基準電流に近い値
の電流を各バッファ２３に供給することができる。

【００３４】各定電流回路２１，２２は、図１１に示す
ように構成することもできる。この例では、図９に示し
た回路にトランジスタＱ₃₁，Ｑ₃₂と同じ特性のトランジ
スタＱ₄₁，Ｑ₄₂が追加されている。トランジスタＱ₄₁，
Ｑ₄₂の夫々がトランジスタＱ ₃₁，Ｑ₃₂に直列に接続され
ている。図１１に示すような定電流回路２１，２２によ
れば、それらの出力抵抗が大きくなり、出力電流がより
安定化される。

【００３５】各定電流回路２１，２２は図１２に示すよ
うに構成することができる。この例では、ウィルソン型
の定電流源が用いられる。トランジスタ（ＰＮＰ）
Ｑ₃₅，Ｑ ₃₆，Ｑ₃₇で構成されたウィルソン型の定電流源
２５がトランジスタＱ₃₃に接続され、このウィルソン型
の定電流源２５から電流がバッファ２３に供給される。
このようにウィルソン型の定電流源２５を用いた定電流
回路２１，２２によれば、基準電流に近い値の電流をバ
ッファ２３に供給することができる。

【００３６】各定電流回路２１，２２は図１３に示すよ
うに構成することができる。この例では、図９に示すト
ランジスタＱ₃₁，Ｑ₃₂の夫々にエミッタ抵抗Ｒ₇、Ｒ₈
が接続されている。このような定電流回路２１，２２に
よれば、出力抵抗が増加し、より安定的に電流をバッフ
ァ２３に供給することができる。

【００３７】各定電流回路２１，２２は更に、図１４に
示すように構成することができる。この例では、ワイド
ラー型の定電流源が用いられる。トランジスタ（ＮＰ
Ｎ）Ｑ ₃₈，Ｑ₃₉及び抵抗Ｒ₉で構成されたワイドラー型
の定電流源２６がトランジスタＱ₃₃に接続され、このワ
イドラー型の定電流源２６から電流がバッファ２３に供
給される。このようにワイドラー型の定電流源２６を用
いた定電流回路２１，２２によれば、少ない電流を安定
的にバッファ２３に供給することができる。

【００３８】上述したようなサンプルホールド回路は、
例えば、図１５に示すような、波形整形回路に用いられ
る。この波形整形回路は、情報記録再生装置における記
録媒体からの再生信号を復調するための復調回路に設け
られる。

【００３９】図１５において、３つのサンプルホールド
回路５１，５２，５３が直列に接続され、他の３つのサ
ンプルホールド回路５４，５５，５６が直列に接続され
ている。各一段目のサンプルホールド回路５１，５４に
アナログ信号が入力している。各一段目のサンプルホー
ルド回路５１，５４の出力信号は、セレクタ６１に、各
二段目のサンプルホールド回路５２，５５の出力信号は
セレクタ６２に、各三段目のサンプルホールド回路５
３，５６の出力信号はセレクタ６３に夫々入力してい
る。各セレクタ６１，６２，６３にて選択された信号は
イコライザ６５に供給されている。

【００４０】上記のような波形成形回路では、直列接続
されたサンプルホールド回路５１，５２，５３及び同様
に接続されたサンプルホールド回路５４，５５，５６の
夫々がホールド状態とトラック状態を交互に切換えられ
る。各段のサンプルホールド回路からは、少しずつ遅れ
た信号波形が得られる。それらの信号波形をイコライザ
６５にて重ね合せることにより、波形整形された信号が
イコライザ６５から得られる。

【００４１】

【発明の効果】以上説明してきたように、本発明に係る
サンプルホールド回路によれば、第一のコンデンサＣ₁
及び第二のコンデンサＣ₂の充電電圧の差に対応したレ
ベルの出力信号が得られる。従って、各コンデンサ
Ｃ₁，Ｃ₂での充電電圧に誤差が含まれたとしても、出
力信号に生ずる誤差は極力小さなものとなる。その結
果、ホールド状態における出力信号レベルの誤差が小
く、安定した動作が可能なサンプルホールド回路が得ら
れる。

【図面の簡単な説明】

【図１】本発明の原理を示す図である。

【図２】本発明の第一の実施例に係るサンプルホールド
回路を示す回路図である。

【図３】サンプルホールド回路に用いられるスイッチ回
路の構成例を示す回路図である。

【図４】サンプルホールド回路の各コンデンサに接続さ
れる回路の構成例を示す回路図である。

【図５】図４に示す回路の変形例を示す回路図である。

【図６】従来のサンプルホールド回路の出力信号の誤差
を示すグラフである。

【図７】第一の実施例に係るサンプルホールド回路の出
力信号の誤差を示すグラフである。

【図８】本発明の第二実施例の原理を示す図である。

【図９】図８に示すサンプルホールド回路で用いられる
定電流回路の第一の構成例を示す回路図である。

【図１０】定電流回路の第二の構成例を示す回路図であ
る。

【図１１】定電流回路の第三の構成例を示す回路図であ
る。

【図１２】定電流回路の第四の構成例を示す回路図であ
る。

【図１３】定電流回路の第五の構成例を示す回路図であ
る。

【図１４】定電流回路の第六の構成例を示す回路図であ
る。

【図１５】サンプルホールド回路が適用される波形整形
回路を示すブロック図である。

【図１６】サンプルホールド回路の原理を示す図であ
る。

【図１７】従来のサンプルホールド回路を示す図であ
る。

【図１８】従来の差動型のサンプルホールド回路の原理
を示す回路図である。

【符号の説明】

１０第一の信号ライン１２第二の信号ライン１３第一のスイッチ回路１４第二のスイッチ回路１５差動バッファ２１，２２定電流回路Ｃ₁ 第一のコンデンサＣ₂ 第二のコンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者大島武典神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】第一のアナログ信号（ＩＮ）が入力する
第一の信号ライン（１０）と所定の電圧レベル（Ｖ）に
保持された電圧点との間に接続された第一のコンテンサ
（Ｃ₁）と、第二のアナログ信号（ＩＮａ）が入力する第二の信号ラ
イン（１２）と上記電圧レベル（Ｖ）と同レベルに保持
された電圧点との間に接続された第二のコンデンサ（Ｃ
₂）と、第一の信号ライン（１０）に設けられ、第一のアナログ
信号（ＩＮ）を第一のコンデンサ（Ｃ₁）に供給するか
否かを切換える第一のスイッチ回路（１３）と、第二の信号ライン（１２）に設けられ、第二のアナログ
信号（ＩＮａ）を第二のコンデンサ（Ｃ₂）に供給する
か否かを上記第一のスイッチ回路（１３）と同期して切
換える第二のスイッチ回路（１４）とを有し、第一のコンデンサ（Ｃ₁）に接続された第一の信号ライ
ン（１０）の出力点（Ｐ₁）と、第二のコンデンサ（Ｃ
₂）に接続された第二の信号ライン（１２）の出力点
（Ｐ₂）との間の電位差に対応したレベルの信号を出力
するようにしたサンプルホールド回路。
【請求項２】請求項１記載のサンプルホールド回路に
おいて、上記各電圧点での保持電圧レベル（Ｖ）が第一
及び第二のアナログ信号（ＩＮ，ＩＮａ）の電圧レベル
より低いサンプルホールド回路。
【請求項３】請求項１記載のサンプルホールド回路に
おいて、上記各電圧点での保持電圧レベル（Ｖ）が第一
及び第二のアナログ信号（ＩＮ，ＩＮａ）の電圧レベル
より高いサンプルホールド回路。
【請求項４】請求項１乃至３のいずれか記載のサンプ
ルホールド回路において、第一のコンデンサ（Ｃ₁）と
第二のコンデンサ（Ｃ₂）の容量が等しいサンプルホー
ルド回路。
【請求項５】請求項１乃至３のいずれか一項記載のサ
ンプルホールド回路において、第一のコンデンサ
（Ｃ₁）と第二のコンデンサ（Ｃ₂）の容量が異なるサ
ンプルホールド回路。
【請求項６】請求項１乃至５のいずれか記載のサンプ
ルホールド回路において、第一のスイッチ回路（１３）
からの出力電流と第二のスイッチ回路（１４）からの出
力電流との比が第一のコンデンサ（Ｃ₁）の容量と第二
のコンデンサ（Ｃ₂）の容量との比に等しいサンプルホ
ールド回路。
【請求項７】請求項１乃至６のいずれか記載のサンプ
ルホールド回路において、第一及び第二の信号ライン
（１０，１２）に、夫々、第一及び第二のコンデンサ
（Ｃ₁，Ｃ₂）の充電電圧を受けるバッファ回路
（Ｑ₈，Ｑ₉）と、バッファ回路（Ｑ₈，Ｑ₉）に接続
され、第一及び第二のコンデンサＣ₁，Ｃ₂の充電電圧
に対応した電圧レベルを出力する出力回路（Ｑ₁₀）とを
備えたサンプルホールド回路。
【請求項８】請求項７記載のサンプルホールド回路に
おいて、各バッファ回路は、差動型に構成されたトラン
ジスタ（Ｑ₈，Ｑ₉）を有し、トランジスタ（Ｑ₈）の
ベースに対応するコンデンサの充電電圧が供給され、ト
ランジスタ（Ｑ₉）のベースに出力回路（Ｑ₁₀）の出力
電圧が帰還されるようにしたサンプルホールド回路。
【請求項９】請求項８記載のサンプルホールド回路に
おいて、各出力回路（Ｑ₁₀）は、ベースがバッファ回路
（Ｑ₈Ｑ₉）の出力に接続されたエミッタフォローア構
成となるトランジスタ（Ｑ₁₀）を有するサンプルホール
ド回路。
【請求項１０】請求項９記載のサンプルホールド回路
において、第一の信号ライン（１０）に設けられた出力
回路のトランジスタ（Ｑ₁₀）に流れる電流量と第二の信
号ライン（１２）に設けられた出力回路のトランジスタ
（Ｑ₁₀）に流れる電流量との比が第一のコンデンサ（Ｃ
₁）の容量と第二のコンデンサ（Ｃ₂）の容量との比に
等しいサンプルホールド回路。
【請求項１１】請求項１乃至１０のいずれか記載のサ
ンプルホールド回路は、更に、第一のコンデンサ
（Ｃ₁）に接続された第一の信号ライン（１０）の出力
点（Ｐ₂）と第二のコンデンサ（Ｃ₂）に接続された第
二の信号ライン（１２）の出力点（Ｐ₂）とに接続さ
れ、夫々の出力点（Ｐ₁，Ｐ₂）の電圧レベルの差に対
応したレベルの信号を出力する差動バッファを備えた。
【請求項１２】請求項１乃至１１のいずれか記載のサ
ンプルホールド回路は、更に、第一の信号ライン（１
０）及び第二の信号ライン（１２）の夫々に接続され、
第一及び第二のコンデンサ（Ｃ₁，Ｃ₂）に所定の電流
を供給する定電流回路（２１，２２）を備えた。