JPH0732193B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0732193B2
JPH0732193B2 JP63023082A JP2308288A JPH0732193B2 JP H0732193 B2 JPH0732193 B2 JP H0732193B2 JP 63023082 A JP63023082 A JP 63023082A JP 2308288 A JP2308288 A JP 2308288A JP H0732193 B2 JPH0732193 B2 JP H0732193B2
Authority
JP
Japan
Prior art keywords
wiring
intermediate layer
film
stress
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63023082A
Other languages
English (en)
Other versions
JPH01196857A (ja
Inventor
行治 浦岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63023082A priority Critical patent/JPH0732193B2/ja
Publication of JPH01196857A publication Critical patent/JPH01196857A/ja
Publication of JPH0732193B2 publication Critical patent/JPH0732193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特に半導体基板上の多層配
線構造に関する。
従来の技術 従来、層間膜としては、プラズマ酸化膜、パッシベーシ
ョンとしては、PSG(リンガラス)やプラズマ窒化膜な
どを配線上に直接堆積する方法がとられていた。
又、形成方法についても、平坦化を目的として、レジス
と用いたエッチバック法、SOG(スピンオングラス)を
用いた塗布法などがとられていた。
ここで層間膜は、第1層配線上を平坦化し、第2層配線
との絶縁を図る目的で用いられるものであり、パシベー
ション膜は、外部からの水分や不純物から、下部のデバ
イスを守る働きで用いられるものである。
発明が解決しようとする課題 従来法では、配線上に直接絶縁膜を堆積するため、絶縁
膜中のストレスが配線に加わり、ストレスマイグレーシ
ョンが生じ、断線不良が起こっていた。これは膜中のス
トレス(応力)により、それを緩和しようとする方向に
配線中の原子が移動し、その結果として断線不良が発生
するものである。
課題を解決するための手段 本発明は上述の課題にかんがみて、パシベーション膜や
層間膜の間に、ストレスを緩和する中間層を形成するも
のである。これにはまず、配線上に、完全な埋め込みの
不可能なラインとスペースで、凹凸を作る。この上に、
層間膜やパシベーションとは別の膜を形成するが、当
然、ここでキーホールと呼ばれる「す」ができる。
さらにこの上に層間膜かパシベーションを堆積する。
作用 前述の手段をとることにより、配線と層間膜やパシベー
ションの間にキーホールを持つ中間層が形成され、膜の
応力が直接配線に加わることがないため、断線不良が減
少する。
実施例 本発明に係る実施例を第1図および第2図を用いて説明
する。
まず、配線100が形成された後、配線の上に選択的に第
1の中間層10を堆積する。ここで、第1の中間層10は第
1図に示される様にある一定のラインとスペースを持つ
ようにパターン形成を行う。次にこの上に、第2の中間
層20を堆積する。ここで、第1の中間層のラインとスペ
ースを、第2図に示すように、キーホール30が作られる
ような間隔に調整する。
最後に、パッシベーション膜200を堆積する。
具体的には、配線100は、アルミニウムで形成し0.8ミク
ロンの厚さ、第1の中間層としても、アルミニウムを用
いて、厚さを0.8ミクロン、ラインとスペースを両方1.0
ミクロン、第2の中間層としてPSG(リンガラス)を0.5
ミクロン用いると、第2図の様なキーホールができる。
さらにパッシベーション膜としてプラズマ窒化膜を0.8
ミクロン程度堆積する。
ここで生じるキーホールは、窒化膜のストレスを吸収す
ることになり、配線のアルミニウムに伝わらず、従っ
て、ストレスによる断線が減少することになる。
発明の効果 以上のように本発明によれば、配線と層間膜の間に、ス
トレスを緩和する中間層を形成することにより、ストレ
スマイグレーションの少ない多層配線構造を作ることが
でき、信頼性の高い集積回路を作ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例における半導体装置の第1の
中間層形成部を示す斜視図、第2図は同実施例装置の断
面図である。 10……第1の中間層、20……第2の中間層、30……キー
ホール、100……配線、200……パシベーション膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板に形成された配線と、前記配線
    上に選択的に形成された第1の中間層と、前記第1の中
    間層が形成された前記配線上に形成された第2の中間層
    と、前記第2の中間層上に形成された保護層とを有し、
    前記配線上の前記第1の中間層が選択的に形成されない
    部分に周囲が前記第2の中間層により囲まれたキーホー
    ルが形成されていることを特徴とする半導体装置。
  2. 【請求項2】第1の中間層が配線と同一の材料であるこ
    とを特徴とする特許請求の範囲第1項に記載の半導体装
    置。
JP63023082A 1988-02-02 1988-02-02 半導体装置 Expired - Lifetime JPH0732193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63023082A JPH0732193B2 (ja) 1988-02-02 1988-02-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63023082A JPH0732193B2 (ja) 1988-02-02 1988-02-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH01196857A JPH01196857A (ja) 1989-08-08
JPH0732193B2 true JPH0732193B2 (ja) 1995-04-10

Family

ID=12100494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63023082A Expired - Lifetime JPH0732193B2 (ja) 1988-02-02 1988-02-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH0732193B2 (ja)

Also Published As

Publication number Publication date
JPH01196857A (ja) 1989-08-08

Similar Documents

Publication Publication Date Title
US5055906A (en) Semiconductor device having a composite insulating interlayer
JP2647188B2 (ja) 半導体装置の製造方法
US5955788A (en) Semiconductor device having multilevel wiring with improved planarity
JPH0732193B2 (ja) 半導体装置
JP2508831B2 (ja) 半導体装置
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
JP3103912B2 (ja) 半導体ウエハのストリート構造およびその製造方法
JP2770390B2 (ja) 半導体装置
JPS6180836A (ja) 多層配線を有する半導体装置
JPS6340347A (ja) 半導体集積回路装置
JPH0612789B2 (ja) 半導体装置
JPS6035515A (ja) 半導体装置の製造法
JPS61150237A (ja) 多層配線を有する電子装置
KR0167291B1 (ko) 반도체소자의 전극배선
JPS6148940A (ja) 半導体装置の電極形成方法
JPH04373151A (ja) 半導体装置
JPS62136857A (ja) 半導体装置の製造方法
JP2538245Y2 (ja) 半導体装置
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPS6173347A (ja) 半導体装置
JPH01270248A (ja) 半導体装置の製造方法
JPH0883838A (ja) 半導体装置の製造方法
JPH06125012A (ja) 半導体装置の配線構造
JPS59117236A (ja) 半導体装置
JPS60124950A (ja) 多層配線構造を有する半導体装置