JPH0744406A

JPH0744406A - ソフトウェアの不良検出方法及びマイクロコンピュータシステム

Info

Publication number: JPH0744406A
Application number: JP5185036A
Authority: JP
Inventors: Mitsuyuki Kawachi; 満幸河内
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-07-27
Filing date: 1993-07-27
Publication date: 1995-02-14

Abstract

(57)【要約】【目的】プログラム上のバグを発見可能なソフトウェ
アの不良検出方法及びその実行を可能ならしめるマイク
ロコンピュータシステムを提供する。【構成】データＲＡＭ２にデータを書き込む時に、テ
スト用ＲＡＭ３の対応するアドレスに“１”を書き込
む。データＲＡＭ２からデータを読み出す時に、同時に
テスト用ＲＡＭ３の対応するデータを参照する。テスト
用ＲＡＭ３のデータが“１”ならデータＲＡＭ２から読
み出したデータは有効であると判断して、処理を続け
る。テスト用ＲＡＭ３のデータが“０”なら、データＲ
ＡＭ２から読み出したデータは未設定データ領域から読
み出した無効データであると判断して、例外処理を行な
う。【効果】ソフトウエアの品質向上に極めて有効であ
る。また、マイクロコンピュータの異常動作を検出し、
安全にシステムを停止させるようなフェールセーフ機能
の実現を図ることも可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
システムさらにはソフトウェアのデバッグ技術に適用し
て特に有効な技術に関し、例えばデータの未設定領域又
はアクセス禁止領域を読み出すというソフトウェアの不
良をなくす場合に利用して有用なソフトウェアの不良検
出方法及びマイクロコンピュータシステムに関する。

【０００２】

【従来の技術】マイクロコンピュータの応用システムの
開発にあたっては、通常、システムの完成後にテストを
行って、そのシステムの良否を判断している。一般に、
マイクロコンピュータシステムにおいては、システム開
発者が作成したプログラム（ソフトウェア）に従って、
メモリ領域に対するデータの書込み・読出し処理、読み
出したデータの演算処理、さらに演算で得られた新たな
データの再書込み処理等の動作をマイクロコンピュータ
により繰り返し行なっている。従って、従来より行われ
ていたテスト方法は、上記マイクロコンピュータにおけ
る動作に鑑みて、システムに入力したテストデータに対
してシステムから期待通りの出力や反応が得られたか否
かを判断基準とするものであった。そして、そのテスト
をプログラムの例えば全分岐又は全命令に付いて行って
いた。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、その問題点とは、
実際には不良であるにもかかわらずテストでは正常であ
るとの結果が得られてしまい、システム完成後の実稼働
状態（即ち、ユーザーにおける使用状態）において初め
て不良であることが顕在化することがある、というもの
である。これは、プログラムの読出し命令に従って、マ
イクロコンピュータがＲＡＭなどの該当するメモリ領域
を読みに行った時に、その読出し動作の前にそのメモリ
領域に目的とするデータが書き込まれていなかったり、
或は既に不要となった古いデータが消去されずに残って
いたりすることが原因と考えられる。

【０００４】つまり、上述したように目的とするデータ
が格納されていないデータ未設定領域であっても、その
領域の各ビットには“０”か“１”の何れかが書き込ま
れた状態となっており、従ってその領域には“０”や
“１”が並んでなる何等かのデータらしきものが格納さ
れていることになる。そのようなデータらしきものや上
述した古いデータの“０”や“１”の並び方の一部又は
全部が、偶然にも本来の正しいデータにおける並び方と
一致している場合、上述したテストにおいてシステムか
ら期待通りの出力等が得られてしまう。

【０００５】従って、テスト結果が正常となってしまう
ため、従来は、データ未設定領域を読み出す命令の存在
や、古いデータを消去して新しいデータを書き込む命令
の欠如、というプログラム上のバグ、即ちソフトウェア
の不良を発見することができない。このような不都合な
現象が起こる確率は、例えばデータを一バイトの値とし
て使用する場合には１／２５６であり小さいが（正規の
データとそうでないものとの間で８ビットの各ビットに
おける“０”や“１”が完全に一致しなければならない
ため）、一バイトデータにおけるある一ビットの値のみ
を使用する場合には１／２となり極めて深刻である（正
規のデータとそうでないものとの間で８ビット中の該当
するビットにおいてのみ一致していればよいため）。

【０００６】本発明はかかる事情に鑑みてなされたもの
で、その目的とするところは、データ未設定領域を読み
出す命令の存在や、古いデータを消去して新しいデータ
を書き込む命令の欠如、というプログラム上のバグを発
見することを可能ならしめるソフトウェアの不良検出方
法を提供することにある。また、本発明の他の目的は、
上記ソフトウェアの不良検出方法の実行を可能ならしめ
るマイクロコンピュータシステムを提供することであ
る。この発明の前記ならびにそのほかの目的と新規な特
徴については、本明細書の記述及び添附図面から明らか
になるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明のソフトウェアの不良検
出方法においては、マイクロコンピュータシステムのデ
ータ記憶領域の１ワード毎に、そのワードにデータが格
納されていることを識別するフラグを設け、データ記憶
領域からデータを読み出す際にはそのフラグの状態を参
照することによって、そのワードに有効なデータが格納
されているか否かの判断を行なうようにしたものであ
る。

【０００８】具体的には、特に限定はしないが、例えば
ＣＬＲ（クリア）命令などの特定の命令または命令群に
より、先ず各フラグを例えば“０”の初期状態にする。
そして、マイクロコンピュータからデータ記憶領域にデ
ータを書き込む時に、フラグを立てる。即ち、フラグを
反転させて“１”にしておく。また、書き込んだデータ
が不要となったときには、再びフラグを初期状態、即ち
“０”に戻しておく。

【０００９】以上の処理を常時行いながら、読みだし命
令の実行によりデータ記憶領域からデータを読みだした
場合、同時に対応するフラグの値を参照する。そして、
その値が“１”なら読み出したデータは有効、即ち正常
であると判断して、以後プログラムに従って処理を続け
る。フラグの値が“０”であれば、そのデータは無効、
即ち未だ正規にデータ設定されていない領域から読み出
したデータであると判断して、アラームを発するなどの
例外処理を行なう。このようにして、プログラム上のバ
グを検出する。

【００１０】なお、上記特定の命令または命令群とは、
ＣＬＲ命令に限らず、少なくとも各フラグを初期状態に
設定することができれば、如何なる命令でもよく、デー
タ記憶領域の初期化の可否に付いては問わない。また、
フラグにおける上記値を逆にしてもさしつかえない。即
ち、初期状態において“１”とし、データ記憶領域への
データの書込みにより“０”としてもよい。

【００１１】さらに、データ記憶領域へのデータの書込
み処理には、通常の書込み命令による書込みは勿論、サ
ブルーチンジャンプ時の戻り番地や割込み発生時の戻り
番地等をスタックに退避するための暗黙的な書込みな
ど、すべての書込み処理が含まれる。同様に、読出し処
理には、通常の読出し命令による読出し処理は勿論、サ
ブルーチンからの戻り番地や割込みルーチンからの戻り
番地等をスタックから回復するための暗黙的な読出しな
ど、すべての読出し処理が含まれる。

【００１２】また、本発明のマイクロコンピュータシス
テムにおいては、上記各フラグを格納するフラグ格納領
域として、各フラグに対して夫々１ビットの記憶領域を
設け、その１ビットの記憶領域に対する読出し手段を設
けるとともに、各フラグの初期設定手段と反転手段とを
設ける。その初期設定手段及び反転手段は、上記フラグ
格納領域に、マイクロコンピュータに設けられてなるフ
ラグ用の拡張データバスが直接接続されていることによ
り構成されているとしてもよい。

【００１３】

【作用】上記した手段によれば、データ記憶領域からデ
ータを読み出すのと同時にデータの格納領域の対応する
フラグの状態を参照するようになっているので、フラグ
が反転状態になっていればその読み出したデータが事前
に設定された有効なデータであると判定し、一方フラグ
が初期状態になっていれば未だ正規に設定されていない
無効データ（データらしきもの）を読み出したと判定す
ることができる。従って、そのような無効データを誤っ
て使用することを未然に防ぐことができるとともに、プ
ログラム中にデータ未設定領域の読出し命令が存在する
というバグを発見することができる。

【００１４】また、フラグの初期化をマイクロコンピュ
ータシステムの動作開始時、即ち電源投入時又はリセッ
ト時だけでなく、プログラムの途中においても不要とな
った古いデータを格納している領域に対応するフラグを
随時初期化しておくことにより、以後その領域のデータ
の読出し命令が実行された場合に、読み出したデータが
無効データであることを判別することができる。従っ
て、そのような無効データを誤って使用することを未然
に防ぐことができるとともに、プログラム中に古いデー
タを消去して新しいデータを書き込む命令が欠如してい
るというバグを発見することができる。

【００１５】さらに、記憶領域以外の、本来システム上
読み出すはずのない領域を誤って読み出した場合にも、
フラグの初期状態と同じ信号がマイクロコンピュータに
入力されるようにしておくことにより、読み出したデー
タが無効であると判定することができる。従って、その
ような無効データを誤って使用することを未然に防ぐこ
とができるとともに、プログラム中に本来システム上読
み出すはずのない領域の読出し命令が存在するというバ
グを発見することができる。

【００１６】

【実施例】

（第１実施例）図１には、本発明に係るソフトウェアの
不良検出方法の実施に供せられるマイクロコンピュータ
システムの回路の一例が示されている。同図に示すよう
に、このマイクロコンピュータシステムは、例えばマイ
クロコンピュータ１と、それに夫々接続されてなるデー
タＲＡＭ２及びテスト用ＲＡＭ３並びに制御回路４とを
備えてなる構成となっている。

【００１７】ここで、データＲＡＭ２はデータを格納す
る記憶領域（データ記憶領域）を構成している。一方、
テスト用ＲＡＭ３は、データＲＡＭ２の各ワードに目的
とするデータが書き込まれているか否かを識別するフラ
グを格納する領域（フラグ格納領域）を構成しており、
特に限定しないが例えば１ビットのメモリである。この
フラグは、データＲＡＭ２の１ワード毎に設けられてい
る。制御回路４は、データＲＡＭ２及びテスト用ＲＡＭ
３に対する書込み処理及び読出し処理に関する制御を行
うものである。

【００１８】マイクロコンピュータ１は、図示省略する
が、例えば８ビットデータ用の８個のデータバスの他
に、上記フラグ用の拡張データバスを新たに設けてなる
ものである。そして、マイクロコンピュータ１には、そ
れら各データバス及び拡張データバスに夫々接続されて
なるデータ端子Ｄ₀，Ｄ₁，Ｄ₂，Ｄ₃，Ｄ₄，Ｄ₅，Ｄ₆，
Ｄ₇（便宜上、図１ではＤ₀〜Ｄ₇と略記した。）及び拡
張データ端子Ｄ_xが設けられている。

【００１９】上記各データバスは、夫々、データＲＡＭ
２に設けられてなる８個のデータ入出力バッファ（図示
省略）に、各入出力バッファ用のデータ端子Ｄ^' ₀，
Ｄ^' ₁，Ｄ^' ₂，Ｄ^' ₃，Ｄ^' ₄，Ｄ^' ₅，Ｄ^' ₆，Ｄ^' ₇（便宜上、
図１ではＤ^' ₀〜Ｄ^' ₇と略記した。）を介して個々に接続
されている（便宜上、図１では対応する端子間の各配線
を省略して１本の線で示した）。また、上記拡張データ
バスは、テスト用ＲＡＭ３に設けられてなる拡張データ
入力バッファ（図示省略）に、その入力バッファ用の拡
張データ入力端子Ｄ_iを介して接続されているととも
に、テスト用ＲＡＭ３に設けられてなる拡張データ出力
バッファ（図示省略）に、その出力バッファ用の拡張デ
ータ出力端子Ｄ_oを介して接続されている。

【００２０】上記拡張データバスからは“０”又は
“１”の信号が出力されるようになっている。従って、
上述した配線により、拡張データバスから出力された例
えば“０”信号をテスト用ＲＡＭ３の拡張データ入力バ
ッファに入力して書き込むようになっていることによ
り、フラグを初期状態に設定する手段（初期設定手段）
が構成されている。一方、フラグを反転させる手段（反
転手段）は、上記拡張データバスから出力された例えば
“１”信号をテスト用ＲＡＭ３の拡張データ入力バッフ
ァに入力して書き込むようになっていることにより構成
されている。また、フラグの状態を読み出す手段（読出
し手段）は、上記拡張データバスとテスト用ＲＡＭ３の
拡張データ出力バッファとが直接接続されていて、マイ
クロコンピュータ１がテスト用ＲＡＭ３のデータを読み
込むことができるようになっていることにより構成され
ている。

【００２１】また、上記拡張データ端子Ｄ_xは、制御回
路４からの制御信号により開閉可能なゲート５を介して
接地されている。このゲート５は、マイクロコンピュー
タ１の誤動作等により本来システム上読み出すはずのな
い領域を読み出した場合に、拡張データ端子Ｄ_xに
“０”信号を返すためのものである。

【００２２】図２には、本システムにおけるメモリマッ
プが示されている。同図において、例えば、領域
（イ），（ハ），（ニ），（ホ）はマイクロコンピュー
タ１に内蔵されてなるＲＯＭやＲＡＭやＩＯポートなど
のメモリ領域、領域（ロ）はデータＲＡＭ２のメモリ領
域、領域（ヘ）はテスト用ＲＡＭ３のメモリ領域であ
る。同図に示すように、テスト用ＲＡＭ３はデータＲＡ
Ｍ２の全メモリ領域と同じアドレスに重なるようになっ
ている。なお、マイクロコンピュータ１の内蔵ＲＡＭ
は、ＣＬＲ命令等の実行によりデータＲＡＭ２及びテス
ト用ＲＡＭ３の全体を初期化する時に、スタック用及び
ワーク用メモリとして使用される。

【００２３】次に、このマイクロコンピュータシステム
を用いたソフトウェアの不良検出方法に付いて説明す
る。先ず、テストされるプログラム（被テストプログラ
ム）を、特に制限しないがマイクロコンピュータ１の上
記内蔵ＲＯＭに格納する。また、このプログラム内で使
用するデータエリアに付いては、スタックを含めて全て
データＲＡＭ２を使用するようにプログラムの割付けを
行なう。そして、ＣＬＲ命令等を実行する初期化プログ
ラム（被テストプログラム内に組み込んでおいても可）
を起動してデータＲＡＭ２及びテスト用ＲＡＭ３の各ビ
ットを予め“０”に初期化する。しかる後、被テストプ
ログラムを起動する。

【００２４】被テストプログラムの書込み命令が実行さ
れると、先ずマイクロコンピュータ１は、そのライト端
子ＷＲから制御回路４にライト信号Ｓ_WRを送信する。そ
れによって、データＲＡＭ２及びテスト用ＲＡＭ３の各
チップセレクト入力端子ＣＳ₁に、制御回路４のＲＡＭ
イネーブル端子ＲＡＭＥから出力したＲＡＭイネーブル
信号Ｓ_RAMEが夫々入力する。同時に、データＲＡＭ２及
びテスト用ＲＡＭ３の各ライトイネーブル端子ＷＥに、
制御回路４から出力したライト信号Ｓ_WRが夫々入力し
て、データＲＡＭ２及びテスト用ＲＡＭ３は何れも書込
み可能な状態となる。

【００２５】また、マイクロコンピュータ１はデータＲ
ＡＭ２に各データ信号Ｓ_D0〜Ｓ_D7を送信するとともに、
テスト用ＲＡＭ３に拡張データ信号Ｓ_DXを送信する。そ
のデータ信号Ｓ_D0〜Ｓ_D7に基くデータは、マイクロコン
ピュータ１に設けられてなる図示しないアドレスバス用
のアドレス端子Ａ₀〜Ａ₁₅から出力した信号Ｓ_A0〜Ｓ_A ₁₂
によりアドレス指定されて、データＲＡＭ２に書き込ま
れる。同時に、同じアドレス信号Ｓ_A0〜Ｓ_A12によりテ
スト用ＲＡＭ３の同じアドレスに“１”が書き込まれ
る。

【００２６】被テストプログラムの読出し命令が実行さ
れると、先ずマイクロコンピュータ１は、そのリード端
子ＲＤから制御回路４にリード信号Ｓ_RDを送信し、それ
によって、データＲＡＭ２及びテスト用ＲＡＭ３の各チ
ップセレクト入力端子ＣＳ₁に、ＲＡＭイネーブル信号
Ｓ_RAMEが夫々入力する。同時に、データＲＡＭ２のアウ
トプットイネーブル端子ＯＥに、制御回路４から出力し
たアウトプット信号Ｓ_OEが入力して、データＲＡＭ２及
びテスト用ＲＡＭ３は何れも読出し可能な状態となる。

【００２７】そして、マイクロコンピュータ１は、アド
レス信号Ｓ_A0〜Ｓ_A12により指定されてなるアドレスの
データ信号Ｓ_D0〜Ｓ_D7をデータＲＡＭ２から受信するこ
とによりデータの読込みを行うと同時に、テスト用ＲＡ
Ｍ３から同じアドレスの拡張データ信号Ｓ_DXを受信する
ことにより拡張データ（即ち、フラグの状態を“０”又
は“１”で表したデータ）の読込みを行う。

【００２８】読み込んだ拡張データが“１”の場合に
は、データＲＡＭ２から読み込んだデータは、この読込
み処理よりも前に書込みを行った有効なデータであると
判断して、以後プログラムに従って処理を続ける。一
方、拡張データが“０”の場合には、データＲＡＭ２か
ら読み込んだデータは、この読込み処理で読み込むべき
データの書込みを未だ行っていない無効データであると
判断して、アラームを発するなどの例外処理を行なう。
それによって、データＲＡＭ２のデータ未設定領域を読
み込むというバグがプログラムにあることがわかる。

【００２９】また、テスト用ＲＡＭ３の各データは、一
度“１”が設定されるとそのまま保持されるので、デー
タＲＡＭ２に格納されているデータ群のうち不要となっ
たデータに対応するテスト用ＲＡＭ３の拡張データを、
ＣＬＲ命令等により再度初期化して“０”に戻してお
く。それによって、再度、データ未設定領域を読み出す
というプログラム不良の検出が可能となる。

【００３０】なお、図１においては、マイクロコンピュ
ータ１の１６個のアドレスバス用のアドレス端子に付い
ては、上記データ端子Ｄ₀〜Ｄ₇と同様に、Ａ₀〜Ａ₁₅と
略記するとともに、データＲＡＭ２及びテスト用ＲＡＭ
３の１３個のアドレス入力バッファ用のアドレス端子に
付いても、Ａ^' ₀〜Ａ^' ₁₂と略記した。また、マイクロコ
ンピュータ１、データＲＡＭ２、テスト用ＲＡＭ３及び
制御回路４の各アドレス端子間に個々に設けられている
各配線を１本の線で省略して示した。さらに、図１にお
いて、ＡＳはアドレス・ストローブ信号Ｓ_AS用の端子で
あり、またＳ_A1 ₃〜Ｓ_A15はマイクロコンピュータ１から
制御回路４に送信されるアドレス信号である。さらにま
た、アドレス・ストローブ端子ＡＳ、リード端子ＲＤ及
びライト端子ＷＲに夫々接続されてなる各配線を１本の
線で省略して示した。

【００３１】以上詳述したように、この実施例によれ
ば、データＲＡＭ２にデータを書き込むと同時に、テス
ト用ＲＡＭ３の対応するアドレスに拡張データとして
“１”を書き込み、一方データＲＡＭ２からデータを読
み出すと同時にテスト用ＲＡＭ３から対応するアドレス
の拡張データを読み出すようになっていることによっ
て、その読み出した拡張データが“１”であればプログ
ラムが正常であり、また拡張データが“０”であればプ
ログラム上にバグがあることが検出される。さらに、デ
ータＲＡＭ２の不要となった古いデータの消去及びその
アドレスに対する新データの書込み命令が欠如している
というバグや、本来システム上読み出すはずのない領域
の読出し命令が存在するというバグの検出も可能であ
り、ソフトウエアの品質向上に極めて有効である。

【００３２】加えて、プログラム上にバグがなくても、
システムの稼働中において外来ノイズ等によりマイクロ
コンピュータ１が異常動作して、本来システム上読み出
すはずのない領域を読み出した場合に、その異常動作を
検出することができ、従って安全にシステムを停止させ
るようなフェールセーフ機能の実現を図ることもでき
る。

【００３３】なお、ＲＡＭ１３を設ける代わりに、ＲＡ
Ｍ１２を９ビットのメモリで構成し、そのうち８ビット
を通常のデータ用に割り当て、残り１ビットをフラグの
格納用に割り当てるようにしてもよい。また、マイクロ
コンピュータ１の上記以外の機能は、特に制限されな
い。さらに、ＣＬＲ命令の実行時に、少なくともテスト
用ＲＡＭ３の各フラグを初期状態、即ち“０”を書き込
んだ状態にすることができれば、マイクロコンピュータ
１の通常のデータバスから“０”信号を出力してデータ
ＲＡＭ２の各ビットに“０”を書き込むようになってい
なくてもよい。さらにまた、上記実施例では一例として
８ビットマイクロコンピュータ１を用いてシステムの説
明をしたが、マイクロコンピュータ１は８ビットに限ら
ないのは勿論である。また、フラグの初期設定状態を
“１”とし、反転状態を“０”としてもよいのはいうま
でもない。

【００３４】（第２実施例）図３には、本発明に係るソ
フトウェアの不良検出方法の実施に供せられるマイクロ
コンピュータシステムの回路の他の例が示されている。
このシステムが上記第１実施例と異なるのは、テスト用
ＲＡＭ３のアクセスに上記第１実施例の拡張データバス
の代りとしてマイクロコンピュータ１０１のデータ端子
Ｄ₇のデータバスを用いるとともに、例外処理の代りと
してマスクできない割込み（Ｎｏｎｍａｓｋａｂｌｅ
Ｉｎｔｅｒｒｕｐｔ）を用いる点である。なお、上記第
１実施例と同一の構成要素及び端子並びに信号等に付い
ては同一の符号を付し、その説明を省略する。

【００３５】上記データ端子Ｄ₇のデータバスは、デー
タＲＡＭ２のデータ端子Ｄ^' ₇を介して同ＲＡＭ２の対応
するデータ入出力バッファ（図示省略）に接続可能にな
っているとともに、テスト用ＲＡＭ３の拡張データ入力
端子Ｄ_iを介して同ＲＡＭ３の拡張データ入力バッファ
に接続可能になっている。そして、上記データ端子Ｄ₇
のデータバスを何れのＲＡＭに接続するかの切替えはマ
イクロコンピュータ１０１のパラレルポートＰ₇₁のレベ
ルの切替え（即ち、“０”か“１”）により行なうよう
になっている。また、マイクロコンピュータ１０１のデ
ータ端子Ｄ₀，Ｄ₁，Ｄ₂，Ｄ₃，Ｄ₄，Ｄ₅，Ｄ₆は、夫
々、データＲＡＭ２のデータ端子Ｄ^' ₀，Ｄ^' ₁，Ｄ^' ₂，Ｄ
^' ₃，Ｄ^' ₄，Ｄ^' ₅，Ｄ^' ₆に直接接続されている（便宜上、
図３では夫々Ｄ₀〜Ｄ₆、Ｄ^' ₀〜Ｄ^' ₆と略記するととも
に、対応する端子間の各配線を省略して１本の線で示し
た）。

【００３６】この実施例では、フラグの初期設定手段
は、マイクロコンピュータ１０１のデータ端子Ｄ₇のデ
ータバスから出力された“０”信号を、テスト用ＲＡＭ
３の拡張データ入力端子Ｄ_iに接続されてなる拡張デー
タ入力バッファに入力して書き込むことができるように
なっていることにより構成されている。一方、フラグの
反転手段は、テスト用ＲＡＭ３の拡張データ入力端子Ｄ
_iに接続されているプルアップ抵抗９ａによってテスト
用ＲＡＭ３の拡張データ入力バッファに“１”信号を入
力して書き込むようになっていることにより構成されて
いる。また、フラグの読出し手段は、テスト用ＲＡＭ３
の拡張データ出力端子Ｄ_oとマイクロコンピュータ１０
１の上記マスクできない割込み用の端子ＮＭＩとを接続
して、マイクロコンピュータ１０１がテスト用ＲＡＭ３
のデータを読み込むことができるようになっていること
により構成されている。

【００３７】また、データ端子Ｄ₇のデータバスからは
“０”信号のみならず“１”信号も出力されるようにな
っているため、上述したプルアップ抵抗９ａによる反転
手段（第１の反転手段とする。）の他に、データ端子Ｄ
₇のデータバスから出力された“１”信号を、テスト用
ＲＡＭ３の拡張データ入力バッファに入力して書き込む
ことができるようになっていることにより構成されてな
る手段（第２の反転手段とする。）も設けられている。
この第２の反転手段は、テスト用ＲＡＭ３の故障診断を
行なうためにテスト用ＲＡＭ３に“１”を書き込む際に
用いられる。

【００３８】さらに、上述したマスクできない割込み用
端子ＮＭＩによる読出し手段（第１の読出し手段とす
る。）の他に、テスト用ＲＡＭ３の拡張データ出力端子
Ｄ_oとマイクロコンピュータ１０１のデータ端子Ｄ₇とを
接続して、そのデータ端子Ｄ_７を介してマイクロコンピ
ュータ１０１がテスト用ＲＡＭ３のデータを読み込むこ
とができるようになっていることにより構成されてなる
手段（第２の読出し手段とする。）も設けられている。
この第２の読出し手段は、テスト用ＲＡＭ３の故障診断
の際に、テスト用ＲＡＭ３に予め書き込んでおいたデー
タを読み出すのに用いられる。

【００３９】次に、このマイクロコンピュータシステム
を用いたソフトウェアの不良検出方法に付いて説明す
る。先ず、上記第１実施例と同様に、被テストプログラ
ムの内蔵ＲＯＭへの格納、データエリアの割付け、及び
データＲＡＭ２及びテスト用ＲＡＭ３の初期化を行な
う。

【００４０】データＲＡＭ２の初期化にあたっては、パ
ラレルポートＰ_７１を“０”レベルにする。それによっ
て、ＮＯＲゲート６ａ及びインバータ７ｃを介して、制
御回路４から出力されてなるライト信号Ｓ_WR及びＲＡＭ
イネーブル信号Ｓ_RAMEに応じてゲート８ａが開放し、マ
イクロコンピュータ１０１のデータ端子Ｄ₇がデータＲ
ＡＭ２のデータ端子Ｄ^' ₇に接続する。そして、マイクロ
コンピュータ１０１のデータ端子Ｄ₀〜Ｄ₆及びＤ₇から
“０”信号を出力して、データＲＡＭ２の全ビットに
“０”を書き込む。

【００４１】テスト用ＲＡＭ３の初期化にあたっては、
パラレルポートＰ₇₁を“１”レベルにする。それによっ
て、ＮＯＲゲート６ａ及びＮＡＮＤゲート７ａを介し
て、制御回路４から出力されてなるライト信号Ｓ_WR及び
ＲＡＭイネーブル信号Ｓ_RAMEに応じてゲート８ｃが開放
し、マイクロコンピュータ１０１のデータ端子Ｄ₇がテ
スト用ＲＡＭ３の拡張データ入力端子Ｄ_iに接続する。
そして、データ端子Ｄ₇から“０”信号を出力して、テ
スト用ＲＡＭ３の全ビットに“０”を書き込む。

【００４２】初期化が済んだら、パラレルポートＰ₇₁を
“０”レベルにして、マイクロコンピュータ１０１のデ
ータ端子Ｄ₇をゲート８ａを介してデータＲＡＭ２のデ
ータ端子Ｄ^' ₇に接続し得るようにしておく。その後、被
テストプログラムを起動する。

【００４３】被テストプログラムの書込み命令が実行さ
れると、制御回路４からライト信号Ｓ_WR及びＲＡＭイネ
ーブル信号Ｓ_RAMEが出力され、それに応じて、ＮＯＲゲ
ート６ａ及びインバータ７ｃを介して、ゲート８ａが開
放し、データ端子Ｄ₇がデータ端子Ｄ^' ₇に接続する。そ
して、マイクロコンピュータ１０１は各データ端子Ｄ₀
〜Ｄ₆及びＤ₇を介してデータＲＡＭ２に各データ信号Ｓ
_D0〜Ｓ_D6及びＳ_D7を送信する。その際、テスト用ＲＡＭ
３の拡張データ入力端子Ｄ_iにはプルアップ抵抗９ａに
よって“１”信号が入力する。それによって、テスト用
ＲＡＭ３には、データＲＡＭ２に書き込まれたデータと
同じアドレスに”１”が書き込まれる。

【００４４】被テストプログラムの読出し命令が実行さ
れると、制御回路４からリード信号Ｓ_RD及びＲＡＭイネ
ーブル信号Ｓ_RAMEが出力され、それに応じて、ＮＯＲゲ
ート６ｂ及びＮＡＮＤゲート７ｄを介して、ゲート８ｂ
が開放し、データ端子Ｄ₇がデータ端子Ｄ^' ₇に接続す
る。そして、データ端子Ｄ₀〜Ｄ₆とデータ端子Ｄ^' ₀〜Ｄ
^' ₆とは夫々直結しているので、マイクロコンピュータ１
０１はデータ信号Ｓ_D0〜Ｓ_D6及びＳ_D7をデータＲＡＭ２
から受信することによりデータの読込みを行う。また、
マイクロコンピュータ１０１は、そのマスクできない割
込み用端子ＮＭＩにおいて、テスト用ＲＡＭ３の拡張デ
ータ出力端子Ｄ_oから送信されてなるデータ信号Ｓ
_DOを、ゲート１０及びラッチ回路１１を介して、受信す
ることにより、テスト用ＲＡＭ３のデータ（即ち、フラ
グの状態を“０”又は“１”で表したデータ）を読み込
む。

【００４５】テスト用ＲＡＭ３から読み込んだフラグの
データが“１”の場合には、データＲＡＭ２から読み込
んだデータは有効であると判断して、以後プログラムに
従って処理を続ける。一方、上記フラグのデータが
“０”の場合には、データＲＡＭ２から読み込んだデー
タは無効であると判断して、マスクできない割込みが発
生する。それによって、データＲＡＭ２のデータ未設定
領域を読み込むというバグがプログラムにあることがわ
かる。

【００４６】上述したプログラム不良を再度検出可能な
状態にするため、データＲＡＭ２の不要となったデータ
に対応するテスト用ＲＡＭ３のデータに付いては、以下
の３命令を実行することにより再度初期化して“０”に
戻しておく。先ず、パラレルポートＰ₇₁を“１”レベル
にしてマイクロコンピュータ１０１のデータ端子Ｄ₇を
テスト用ＲＡＭ３の拡張データ入力端子Ｄ_iに接続す
る。そして、データ端子Ｄ₇から“０”信号を出力し
て、テスト用ＲＡＭ３の初期化したいアドレスのビット
に“０”を書き込む。その後、パラレルポートＰ₇₁を
“０”レベルにしてマイクロコンピュータ１０１のデー
タ端子Ｄ₇を再びデータＲＡＭ２のデータ端子Ｄ^' ₇に接
続する。以上の３命令を被テストプログラム中に適宜設
けておく。

【００４７】次に、このマイクロコンピュータシステム
におけるテスト用ＲＡＭ３の故障診断方法に付いて説明
する。これは、テスト用ＲＡＭ３にマイクロコンピュー
タ１０１から“０”又は“１”を書き込み、それを読み
出し、書き込んだデータと同じものが読み出されたか否
かによって行なう。

【００４８】書込みを行なう時は、パラレルポートＰ₇₁
を“１”レベルにし、ＮＯＲゲート６ａ及びＮＡＮＤゲ
ート７ａを介して、ライト信号Ｓ_WR及びＲＡＭイネーブ
ル信号Ｓ_RAMEに応じてゲート８ｃを開放し、マイクロコ
ンピュータ１０１のデータ端子Ｄ₇とテスト用ＲＡＭ３
の拡張データ入力端子Ｄ_iとを接続する。そして、デー
タ端子Ｄ₇から“０”又は“１”信号を出力して、テス
ト用ＲＡＭ３に“０”又は“１”を書き込む。

【００４９】読込みを行なう時は、パラレルポートＰ₇₁
を“１”レベルにし、ＮＯＲゲート６ｂ及びＮＡＮＤゲ
ート７ｂを介して、リード信号Ｓ_RD及びＲＡＭイネーブ
ル信号Ｓ_RAMEに応じてゲート８ｄを開放し、マイクロコ
ンピュータ１０１のデータ端子Ｄ₇とテスト用ＲＡＭ３
の拡張データ出力端子Ｄ_oとを接続する。それによっ
て、マイクロコンピュータ１０１はデータ端子Ｄ₇のデ
ータバスを用いてテスト用ＲＡＭ３のデータを読み込
む。

【００５０】なお、図３において、プルアップ抵抗９
ｂ，９ｃは、信号線がハイインピーダンスとなった場合
に“１”レベルにするためのものである。また、Ｐ₇₂は
パラレルポートであり、ＣＳ₂はチップセレクト入力端
子であり、Ａ^' ₁₃はアドレス端子である。

【００５１】以上詳述したように、この実施例によれ
ば、上記第１実施例と同様な効果、即ちデータ未設定領
域を読み出すというプログラム上のバグを検出すること
ができるという効果に加えて、マイクロコンピュータ１
０１のデータ端子Ｄ₇のデータバスを用いて、テスト用
ＲＡＭ３に対する書込み及び読出しを行うことができる
ので、テスト用ＲＡＭ３の故障診断を行うことができ
る。

【００５２】なお、マイクロコンピュータ１０１、デー
タＲＡＭ２、テスト用ＲＡＭ３及び制御回路４以外の回
路は、上記実施例により何等制限をされるものではな
く、同等の機能を有していれば如何様に構成されていて
もよい。また、フラグの初期設定状態を“１”とし、反
転状態を“０”としてもよいのはいうまでもなく、その
場合にはプルアップ抵抗９ａの代わりにプルダウン抵抗
を用いることとなる。

【００５３】（第３実施例）図４には、本発明に係るソ
フトウェアの不良検出方法の実施に供せられるマイクロ
コンピュータシステムにパリティチェック回路を付加し
てなる例が示されている。このシステムが上記第１実施
例と異なるのは、パリティ発生回路１２を設け、それに
よってテスト用ＲＡＭ３を、上記第１実施例と同様にソ
フトウエアのテストに用いるのに加えて、ソフトウエア
のテスト完了後においてはパリティチェックにも利用可
能にした点である。なお、上記第１実施例と同一の構成
要素及び端子並びに信号等に付いては同一の符号を付
し、その説明を省略する。

【００５４】ソフトウエアのテスト段階では、マイクロ
コンピュータ１のパラレルポートＰ₇₁から“０”を出力
してゲート１５ａ，１５ｂを開いておく。そして、マイ
クロコンピュータ１がテスト用ＲＡＭ３に拡張データ
（フラグの状態を表したデータ）を書き込む時には、マ
イクロコンピュータ１の拡張データバスの拡張データ端
子Ｄ_xを、ゲート１３ａ，１５ａを介して、テスト用Ｒ
ＡＭ３の拡張データ入力端子Ｄ_iに接続する。マイクロ
コンピュータ１がテスト用ＲＡＭ３から拡張データを読
み出す時には、拡張データ端子Ｄ_xを、ゲート１３ｂ，
１５ｂ及びＯＲゲート１６を介して、テスト用ＲＡＭ３
の拡張データ出力端子Ｄ_oに接続する。それによって、
上記第１実施例と同様に、未設定データエリアの読み出
し不良というプログラム上のバグを検出することができ
る。

【００５５】ソフトウエアのテスト完了後の実稼働段階
では、パラレルポートＰ₇₁から“１”を出力してゲート
１４ａ，１４ｂを開いておく。マイクロコンピュータ１
からの書込み時には、パリティ発生回路１２にマイクロ
コンピュータ１のデータバス情報を入力してパリティ信
号を作成し、ゲート１４ａを通じてテスト用ＲＡＭ３の
拡張データ入力端子Ｄ_iに入力する。読出し時には、テ
スト用ＲＡＭ３に書き込んだパリティ情報を読み出し、
そのパリティ情報とパリティ発生回路１２により生成し
たパリティ情報とをＥＯＲ１７において比較する。そし
て、その比較結果を、ＮＡＮＤゲート１８、ゲート１４
ｂ，１３ｂを介して拡張データ端子Ｄ_x、即ち拡張デー
タバスに入力する。

【００５６】ここで、ＮＯＲゲート１９は、データＲＡ
Ｍ２のデータを読み出す時にのみＮＡＮＤゲート１８を
有効にするようになっている。これによって、ハードウ
エアの故障または外来ノイズ等の要因によりデータの読
出し経路上においてデータが突発的に変わってしまう、
所謂データ化けを検出することが可能となっている。

【００５７】なお、図４において破線で囲んだ回路部分
２０をマイクロコンピュータ１の同一シリコンチップ上
に設けてもよい。また、ソフトウエアのテストとパリテ
ィチェックの２通りの機能の切替えをパラレルポートＰ
₇₁により行わずに、ハードウエアのスイッチで行うよう
にしてもよい。

【００５８】（第４実施例）図５には、本発明に係るソ
フトウェアの不良検出方法の実施に供せられるマイクロ
コンピュータシステムをインサーキットエミュレータに
適用してなる例が示されている。なお、上記第１実施例
と同一の構成要素及び端子並びに信号等に付いては同一
の符号を付し、その説明を省略する。

【００５９】本実施例では、特に限定はしないが、ユー
ザシステム５０上のデータＲＡＭ（図示しないが、上記
第１実施例におけるデータＲＡＭ２に相当する。）に対
応するアドレスにインサーキットエミュレータ内部のテ
スト用ＲＡＭ３を割り付けている。そして、制御回路４
で作った書込みタイミングで、ユーザシステム５０上の
データＲＡＭの割付けアドレスの上位４ビットの値を、
エミュレータ本体３０（図５において破線で囲んだ部
分）の制御用ＣＰＵ２１からラッチ２２に設定する。

【００６０】このラッチ２２から出力される上記アドレ
スの上位４ビットと、評価チップ、即ちマイクロコンピ
ュータ１から出力されるアドレスの上位４ビットとをコ
ンパレータ２３を用いて比較し、両者が一致している場
合にコンパレータ２３から一致信号Ｓ₀を出力する。そ
の一致信号Ｓ₀によりテスト用ＲＡＭ３をアクセスする
とともにマイクロコンピュータ１のＥＮ端子を通じて、
マイクロコンピュータ１内に構成した未設定データエリ
ア読出し不良検出機能を動作可能な状態（即ち、マイク
ロコンピュータ１内の例外処理機能を有効にした状態）
とする。

【００６１】図５において、符号３１を付して破線で囲
んだ部分はエミュレータＢＯＸであり、符号３２を付し
て破線で囲んだ部分は未設定データ読出し検出回路であ
る。

【００６２】なお、インサーキットエミュレータの構成
は、上記実施例により何等制限されるものではないのは
いうまでもない。例えば、マイクロコンピュータ１の全
アドレスに対してテスト用ＲＡＭ３を割り付け、テスト
用ＲＡＭ３を初期化する際に、マイクロコンピュータ１
のデータエリアとして使用しない領域で且つアクセスす
る領域（即ち、内蔵ＲＯＭ領域や内蔵ＩＯ領域）に対応
するテスト用ＲＡＭ３のアドレスのビットに付いては
“１”となるようにしてもよい。そうすれば、被テスト
プログラムが一度もデータを書き込むことなく読み出し
てもエラーとならない。マイクロコンピュータ１のアク
セスしない領域に対応するテスト用ＲＡＭ３のアドレス
のビットに付いては“０”となるように初期化し、被テ
ストプログラムの不良により、アクセスするはずのない
領域を読みだした場合にエラー検出できるようしてもよ
い。

【００６３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００６４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、未だ正規に設定されていな
い無効データを読み出し誤って使用したり、不要となっ
た古いデータを読み出し誤って使用したり、本来システ
ム上読み出すはずのない領域を読み出し誤って使用して
しまうということが起こるのを未然に防ぐことができ
る。

【００６５】また、プログラム中に、データ未設定領域
の読出し命令が存在するというバグや、古いデータを消
去して新しいデータを書き込む命令が欠如しているとい
うバグや、本来システム上読み出すはずのない領域の読
出し命令が存在するというバグを発見することができ、
ソフトウェアの不良を検出することができる。従って、
ソフトウエアの品質向上に極めて有効である。

【００６６】さらに、ソフトウエアのテスト中のみなら
ず、システムの稼働中において生ずる虞のある、外来ノ
イズ等によるマイクロコンピュータの異常動作を検出
し、安全にシステムを停止させるようなフェールセーフ
機能の実現を図ることも可能である。

【図面の簡単な説明】

【図１】本発明に係るソフトウェアの不良検出方法の実
施に供せられるマイクロコンピュータシステムの第１実
施例を示す回路図である。

【図２】第１実施例のマイクロコンピュータシステムに
おけるメモリマップ図である。

【図３】本発明に係るソフトウェアの不良検出方法の実
施に供せられるマイクロコンピュータシステムの第２実
施例を示す回路図である。

【図４】本発明に係るソフトウェアの不良検出方法の実
施に供せられるマイクロコンピュータシステムにパリテ
ィチェック回路を付加してなる第３実施例を示す回路図
である。

【図５】本発明に係るソフトウェアの不良検出方法の実
施に供せられるマイクロコンピュータシステムをインサ
ーキットエミュレータに適用してなる第４実施例を示す
回路図である。

【符号の説明】

Ａ₀〜Ａ₁₅，Ａ^' ₀〜Ａ^' ₁₂ アドレス端子Ｄ₀〜Ｄ₆，Ｄ^' ₀〜Ｄ^' ₆，Ｄ₀〜Ｄ₇，Ｄ^' ₀〜Ｄ^' ₇ データ
端子Ｄ_i 拡張データ入力バッファ用の拡張データ入力端子Ｄ_o 拡張データ出力バッファ用の拡張データ出力端子Ｄ_x 拡張データバス用の拡張データ端子１マイクロコンピュータ２データＲＡＭ（データ記憶領域）３テスト用ＲＡＭ（フラグ格納領域）

Claims

【特許請求の範囲】

【請求項１】マイクロコンピュータシステムのデータ
記憶領域の１ワード毎に設けられてなる各フラグを初期
状態に設定し、前期データ記憶領域にデータを書き込む
際に、書き込まれるワードに対応するフラグの状態を反
転しておき、同データ記憶領域からデータを読み出す際
に、読み出されるワードに対応するフラグの状態を参照
し、そのワードにデータが格納されているか否かの判断
を行なうことを特徴とするソフトウェアの不良検出方
法。
【請求項２】マイクロコンピュータシステムのデータ
記憶領域の１ワード毎に設けられてなる各フラグを格納
するフラグ格納領域と、前期各フラグを初期状態に設定
可能な初期設定手段と、前期データ記憶領域にデータを
書き込む際に、書き込まれるワードに対応するフラグの
状態を反転可能な反転手段と、同データ記憶領域からデ
ータを読み出す際に、読み出されるワードに対応するフ
ラグの状態を参照可能な読出し手段とを備えていること
を特徴とするマイクロコンピュータシステム。
【請求項３】上記初期設定手段及び上記反転手段は、
上記フラグ格納領域に、マイクロコンピュータに設けら
れてなるフラグ用の拡張データバスが直接接続されてい
ることにより構成されていることを特徴とする請求項２
記載のマイクロコンピュータシステム。