JPH0773984B2 - 車輌用定速走行装置の制御回路 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、車輌用定速走行装置の制御回路に関する。

＜従来の技術＞ 一般に、車輌の速度を所定の設定速度に維持するための
定速走行装置が種々公知となっている。このような定速
走行装置によれば、アクセルペダルを操作して所望の車
速に達した時にセットスイッチを操作することにより、
アクセルペダルと同様の動作をするアクチュエータが作
動し、以後アクセルペダルから足を離しても車速を設定
速度に維持することができる。

このような定速走行装置のアクチュエータには、比較的
コンパクトな構成であり、かつ精度良く制御し得るモー
タ式アクチュエータを用いたものがある。このモータ式
アクチュエータにより加減速を行う制御回路にあって
は、モータの駆動回路をトランジスタブリッジ回路を用
いて構成することが考えられる。

このような定速走行装置にあっては、フェイルセーフ機
能としてウォッチドグタイマ回路を設けておき、制御手
段としてのCPUが暴走した際にはそのウォッチドグタイ
マ回路からの異常出力によりアクチュエータに設けられ
たマグネツトクラッチのクラッチ駆動回路を切り、アク
チュエータが作動しないようにしている。従って、装置
としての異常が避けられることとなる。

ところで、アクチュエータのモータ駆動回路にあって
は、CPUが暴走した際にはCPUの出力として論理回路の全
ての組合わせによる出力が考えられるため、トランジス
タ同士が所謂デッドショートを起こして、トランジスタ
が破壊すると云う問題がある。

そこで、トランジスタブリッジ回路によるモータの正逆
転駆動回路には、例えば特開昭57-119682号明細書に開
示されているように、同時に導通すべきでない２個のト
ランジス間に、一方の導通により他方を非導通状態にす
る保護回路を設けて、所謂デッドショートによるトラン
ジスタの破壊を防止するようにすることが考えている。

しかしながら、モータ駆動電流が保護回路中を流れるた
め、保護回路をパワートランジスタ等による大型の素子
を用いて構成する必要があり、部品コストが比較的高く
なる等の問題を生じる虞れがある。

＜発明が解決しようとする問題点＞ このような従来技術の問題点に鑑み、本発明の主な目的
は、制御手段が暴走した際でも、アクチュエータ駆動回
路のトランジスタブリッジ回路を構成するトランジスタ
を破壊することのない車輌用定速走行装置の制御回路を
提供することにある。

＜問題点を解決するための手段＞ このような目的は、本発明によれば車速を設定車速に保
持するべく演算制御を行い制御信号を発生する制御手段
と、前記制御信号に基づき車速制御動作を行うモータア
クチュエータを駆動するためのトランジスタブリッジ回
路からなる加速用回路及び減速用回路を有する駆動手段
と、前記制御手段の異常を検出するための異常検出手段
と、前記異常検出手段と前記トランジスタブリッジ回路
との間に設けられかつ前記異常検出手段による異常検出
出力を受けて前記トランジスタブリッジ回路を構成する
トランジスタ群のうち前記加速用回路及び減速用回路の
各々について前記モータの電源側となる各トランジスタ
のベースへの前記制御手段からの前記制御信号の入力を
禁止して両者共に非導通状態にする異常時トランジスタ
制御手段とを有することを特徴とする車輌用定速走行装
置の制御回路を提供することにより達成される。

＜作用＞ このようにすれば、制御手段が暴走した際には、ウォッ
チドグタイマ回路の異常出力を検出して、異常時トラン
ジスタ制御手段により、トランジスタブリッジ回路に接
続された電源が異常制御信号により短絡されることのな
いように、トランジスタブリッジ回路のモータに対する
電源側の２個のトランジスタを非道通状態にするため、
トランジスタブリッジ回路のトランジスタ間にデッドシ
ョート状態を生じることがない。特に、異常時にはアク
チュエータのマグネツトクラッチを切断状態にすること
により、アクチュエータの誤動作をさらに防止できる。

＜実施例＞ 以下、本発明の好適実施例を添附の図面について詳しく
説明する。

第１図は本発明に基づく車輌用定速走行装置の概略の構
成を示す回路図である。この定速走行装置の制御は、コ
ントロールユニット１を介して行われるが、コントロー
ルユニット１内には安定化電源回路２、入力制御回路
３、入出力制御回路４、駆動手段としてのアクチュエー
タ駆動回路５、モータ電流検出回路６、及びこれらの回
路と接続されて演算処理する制御手段としてのCPU7等が
設けられている。

コントロールユニット１の端子T1には、電源としてのバ
ッテリ８から供給される電圧が、イグニッションスイッ
チ９、ヒューズ10、メインスイッチ11を介して供給され
ている。また、メインスイッチ11と端子T1との間には一
端を接地されたメインランプ12の他端が接続されてい
る。

コントロールユニット１内にあっては、端子T1には電源
回路２が接続されており、電源回路２内にて安定化され
た電圧がCPU7に供給される。尚、コントロールユニット
１の他の回路の電源用として、端子T1と電源回路２との
間には電源端子Vb、及び電源回路２には安定化電源端子
Vcがそれぞれ設けられている。

入力制御回路３には車速センサ13からの信号が端子T2を
介して入力されると共に、共通のヒューズ14を介してバ
ッテリ８と接続されたセットスイッチ15及びリジューム
スイッチ16からの信号がそれぞれ端子T3、T4を介して入
力されており、入力制御回路３を経た各信号がCPU7に入
力される。

更に、コントロールユニット１にはその制御入力とし
て、図示されないブレーキペダルに付設されたブレーキ
スイッチ18の接点S1及びS2からの信号が端子T5及びT6を
介して入力される。接点S1は常時開接点であり、バッテ
リ８とイグニッションスイッチ９との間から分岐して設
けられたヒューズ17と端子T5との間に接続されており、
接点S2は常時閉接点であり、メインスイッチ11及び端子
T1の間と端子T6との間に接続されている。また、別の制
御入力として、図示されないクラッチペダルに付設され
たクラッチスイッチ19からの信号が端子T7を介して入力
される。尚、端子T5にはブレーキランプ20が接続されて
いる。

コントロールユニットの端子T8〜T10はモータ式アクチ
ュエータ21と接続されており、端子T8がアクチュエータ
21に内蔵されたマグネツトクラッチ22のコイル22aと接
続され、端子T9及びT10がモータ23にそれぞれ接続され
ている。このアクチュエータ21は、モータ23を正逆転す
ることにより、マグネツトクラッチ22を介して一体作動
することとなる図示されないリンケージを介して、同じ
く図示されないアクセルペダルを駆動している。尚、端
子T10は車輌を加速する出力端子であり、端子T10とモー
タ23との間にはモータ23のオーバーラン防止用のリミッ
トスイッチ24が接続されている。また、端子T9は車輌を
減速する側の出力端子である。更に、コントロールユニ
ット１は端子T11を介して接地されている。

コントロールユニット１内にあっては、端子T5〜T8がそ
れぞれ入出力制御回路４を介してCPU7と接続されてい
る。即ち、端子T5からブレーキスイッチ18の接点S1信号
が、同様に端子T6から接点S2信号が、それぞれ入出力制
御回路４を介してCPU7に入力されることとなる。

端子T6にはトランジスタQ1のエミッタが接続されてお
り、トランジスタQ1のコレクタが端子T8に接続されてい
る。また、トランジスタQ1のエミッタ及びコレクタ間に
は定電圧ダイオードZDが接続されている。トランジスタ
Q1のエミッタ及びベース間には抵抗R1が接続されている
と共に、トランジスタQ1のベースが抵抗R2及びダイオー
ドD1を介して、エミッタ接地されたトランジスタQ2のコ
レクタと接続されている。尚、ダイオードD1はトランジ
スタQ1からQ2に向けて電流を流す向きに接続されてい
る。また、マグネツトクラッチ22入力信号用として、ト
ランジスタQ1のコレクタが入出力制御回路４を介してCP
U7と接続されている。トランジスタQ2のベースは、抵抗
R3を介して接地されていると共に、抵抗R4を介してCPU7
の端子CT1とも接続されている。そして、トランジスタQ
2とQ1とが、CPU7からの出力信号に応じてマグネツトク
ラッチ22のコイル22aをオンまたはオフすることとな
る。

アクチュエータ駆動回路５には、CPU7の制御出力信号に
よりモータ23を正逆転するために、公知のトランジスタ
ブリッジ回路が構成されている。即ち、図に良く示され
ているように、トランジスタQ3のコレクタが端子T10、
リミットスイッチ24、モータ23、端子T9を介してトラン
ジスタQ4のコレクタと接続されており、加速時の電流が
この順に流れると共に、トランジスタQ5のコレクタが端
子T9、モータ23、リミットスイッチ24、端子T10を介し
てトランジスタQ6のコレクタと接続されており、減速時
の電流がこの順に流れることとなる。

このトランジスタブリッジ回路の電源としては、トラン
ジスタQ3のエミッタがダイオードD2を介して端子T6と接
続されて、電圧供給されると共に、トランジスタQ5のエ
ミッタがダイオードD3を介して電源端子Vbと接続され
て、電圧供給される。そして、トランジスタQ4及びQ6の
それぞれのエミッタがモータ電流検出回路６を介して接
地されている。このモータ電流検出回路６はCPU7の端子
CT2とも接続されている。

尚、加速側駆動用トランジスタQ3の電源電圧が端子T6か
ら供給されているため、ブレーキ操作により定速走行を
解除する際には加速側回路への電圧がブレーキスイッチ
18により確実に遮断されることとなる。

トランジスタQ3及びQ5にはダイオードD4及びD6がそれぞ
れカソードをエミッタに、アノードをコレクタに向けて
接続されていると共に、トランジスタQ4及びQ6にはダイ
オードD5及びD7がそれぞれカソードをコレクタに、アノ
ードをエミッタに向けて接続されている。各トランジス
タQ3〜Q6のエミッタとベースとの間にはそれぞれ抵抗R5
〜R8が接続されており、各トランジスタQ3〜Q6のベース
には抵抗R9〜R12を介してトランジスタQ7〜Q10のコレク
タがそれぞれ接続されている。そして、トランジスタQ7
及びQ9のエミッタが接地されていると共に、それぞれの
ベースも抵抗R13及びR15を介して接地されている。ま
た、トランジスタQ8及びQ10のエミッタが安定化電源端
子Vcと接続されていると共に、それぞれのベースも抵抗
R14及びR16を介して安定化電源端子Vcと接続されてい
る。更に、各トランジスタQ7〜Q10のベースがそれぞれ
抵抗R17〜R20を介してCPU7の信号出力端子CT3〜CT6と接
続されている。

ところで、前記したマグネツトクラッチ22駆動用トラン
ジスタQ2のベースにはダイオードD8のアノードが接続さ
れており、ダイオーD8のカソードが、後記するウォッチ
ドグタイマ回路26を構成するエミッタ接地されたトラン
ジスタQ11のコレクタと接続されている。また、このト
ランジスタQ11のコレクタには上記トランジスタQ11と共
働して異常時トランジスタ制御手段として作用するダイ
オードD9及びD10の各カソードが接続されており、ダイ
オードD9及び106の各アノードがそれぞれトランジスタQ
7及びQ9のベースと接続されている。

次に、異常検出手段としてのウォッチドグタイマ回路26
の構成を以下に示す。CPU7の端子CT7からは、通常時に
は例えば4Hzのパルス波が出力されているが、異常時に
はパルス波が出力されなくなり0Vまたは5VのDCレベル出
力が出されるか、或いはCPU7内の基準クロックに応じて
発生する例えば400kHzの高周波パルスが出力される。こ
の端子CT7には、コンデンサC1及び抵抗R21を介して、エ
ミッタ接地されたトランジスタQ12のベースが接続され
ている。尚、トランジスタQ12のベースはコンデンサC2
と抵抗R22とを並列に介して接地されている。また、ト
ランジスタQ12のコレクタがトランジスタQ13のベースと
接続されている。トランジスタQ13のコレクタが安定化
電源端子Vcと接続されていると共に、抵抗R23を介して
ベースとも接続されており、ベースがコンデンサC3を介
して接地されている。そして、トランジスタQ13のエミ
ッタが前記したトランジスタQ11のベースと接続されて
いる。

次に、このようにして構成された定速走行装置の動作に
ついて説明する。

イグニッションスイッチ９が閉じられた状態にてメイン
スイッチ11をオンすることにより、コントロールユニッ
ト１に電源電圧が供給されると共に、メインランプ12が
点灯する。そして、セットスイッチ15をオンして、例え
ばブレーキスイッチ18及びクラッチスイッチ19などが操
作されていないという条件を満たしていると、車速セン
サ13からの信号によりその時の車速を設定車速としてCP
U7が記憶する。

次に、設定車速と実車速との差に応じてアクチュエータ
21を駆動する際には、CPU7からマグネツトクラッチ22を
オンするための信号が出力されて、コイル22aに通電さ
れてマグネツトクラッチ22が接続状態となる。そして、
加速する際には、端子CT3及びCT4からトランジスタQ7及
びQ8をオンする信号が出力され、かつトランジスタQ9及
びQ10をオフする信号が端子CT5及びCT6から出力され
る。また、減速する際には上記と逆の信号がそれぞれの
端子から出力される。このようにして、アクチュエータ
駆動回路５を介してモータ23を正逆回転させ、実車速と
設定車速とが概略一致するように制御する。尚、リジュ
ームスイッチ16は、希望の車速まで上げたい場合に押し
て離すことにより新たな設定車速をCPU7に記憶させるた
めのものである。

また、CPU7は、例えばブレーキスイッチ18またはクラッ
チスイッチ19が操作されていることを検出した際には、
定速走行状態を解除することとなる。更に、CPU7から減
速信号がアクチュエータ駆動回路５に出力されて、車輌
が減速される。

このようにして構成された定速走行装置のウォッチドグ
タイマ回路26にあっては、コンデンサC1、抵抗R21、コ
ンデンサC2及び抵抗R22により、所謂バンドパスフィル
タが構成されており、通常時に端子CT7から出力される4
Hzのパルス波を通すが、異常時に出力されるDCレベルま
たは高周波パルスを遮断するように構成されている。従
って、通常時にはトランジスタQ12がオンオフを繰り返
すことから、コンデンサC3の充電時定数を比較的大きく
しておくことにより、コンデンサC3が充電完了になら
ず、トランジスタQ12がオンしないため、トランジスタQ
11がオフ状態に保持される。

ところで、CPU7の異常時には出力端子CT3〜CT6からの出
力信号が定まらない場合があり、例えば端子CT3とCT6と
から同時にオン信号が出力された場合には、トランジス
タQ3とQ6とが同時に導通して所謂デッドショート状態と
なり、トランジスタQ3及びQ6が破壊する虞れを生じるこ
ととなる。

しかしながら、異常時には前記したように端子CT7からD
Cレベルまたは400kHzの信号が出力されて、トランジス
タQ12がオフ状態に保持されるため、コンデンサC3の充
電完了後にトランジスタQ13がオンして、トランジスタQ
11がオンすることとなる。トランジスタQ11がオンした
場合には、ダイオードD8、D9及びD10を介してトランジ
スタQ2、Q7及びQ9のベースが接地されるため、端子CT
1、CT3及びCT5からオン信号が出力されても、各トラン
ジスタQ2、Q7及びQ9がオフ状態となる。従って、異常時
にはマグネツトクラッチ22が切断状態となって、CPU7か
らの信号出力に関係なく、アクチュエータ21が非駆動状
態となるため、アクチュエータ21の誤動作を確実に防止
できる。また、モータ23駆動用のトランジスタQ7及びQ9
もオフ状態となるため、トランジスタQ3とQ6及びQ4とQ5
との間にデッドショート電流が流れることがない。

＜発明の効果＞ このように、本発明によれば、異常時にアクチュエータ
駆動回路のトランジスタブリッジ回路の電源が短絡され
ることのないようにそのトランジスタブリッジ回路のモ
ータに対する電源側の２個のトランジスタを非導通状態
とするべく、ウォッチドグタイマ回路の異常出力により
トランジスタに逆バイアスを供給するため制御手段から
駆動回路のトランジスタ同士をデッドショート状態とす
るような信号が出力された場合でもトランジスタを破壊
することがない。従って、極めて簡単な回路により、制
御手段としてのCPUが暴走した場合であってもトランジ
スタブリッジ回路の各トランジスタ同士がデッドショー
ト状態になることを防止されるため、被害を最少限に抑
えることができる等、その効果は極めて大である。

【図面の簡単な説明】

第１図は、本発明に基づく定速走行装置の構成を示す回
路図である。 １……コントロールユニット ２……安定化電源回路、３……入力制御回路 ４……入出力制御回路 ５……アクチュエータ駆動回路 ６……モータ電流検出回路 ７……CPU、８……バッテリ ９……イグニッションスイッチ 10……ヒューズ、11……メインスイッチ 12……メインランプ、13……車速センサ 14……ヒューズ、15……セットスイッチ 16……リジュームスイッチ 17……ヒューズ、18……ブレーキスイッチ 19……クラッチスイッチ 20……ブレーキランプ、21……アクチュエータ 22……マグネツトクラッチ 22a……コイル、23……モータ 24……リミットスイッチ 26……ウォッチドグタイマ回路

フロントページの続き (72)発明者 朝倉 正彦 埼玉県和光市中央１丁目４番１号 株式会 社本田技術研究所内 (72)発明者 立川 和彦 群馬県桐生市広沢町１丁目2681番地 株式 会社三ツ葉電機製作所内 (72)発明者 松井 満 群馬県桐生市広沢町１丁目2681番地 株式 会社三ツ葉電機製作所内 (56)参考文献 特開 昭58−15730（ＪＰ，Ａ) 特開 昭59−96450（ＪＰ，Ａ) 特開 昭55−102062（ＪＰ，Ａ) 特公 昭48−21389（ＪＰ，Ｂ１) 特公 昭43−2010（ＪＰ，Ｂ１)

Claims (1)

【特許請求の範囲】
1. 【請求項１】車速を設定車速に保持するべく演算制御を
   行い制御信号を発生する制御手段と、前記制御信号に基
   づき車速制御動作を行うモータアクチュエータを駆動す
   るためのトランジスタブリッジ回路からなる加速用回路
   及び減速用回路を有する駆動手段と、前記制御手段の異
   常を検出するための異常検出手段と、前記異常検出手段
   と前記トランジスタブリッジ回路との間に設けられかつ
   前記異常検出手段による異常検出出力を受けて前記トラ
   ンジスタブリッジ回路を構成するトランジスタ群のうち
   前記加速用回路及び減速用回路の各々について前記モー
   タの電源側となる各トランジスタのベースへの前記制御
   手段からの前記制御信号の入力を禁止して両者共に非導
   通状態にする異常時トランジスタ制御手段とを有するこ
   とを特徴とする車輌用定速走行装置の制御回路。