JPS63258228A - 車輌用定速走行装置の制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、車輌用定速走行装置の制御回路に関する。

〈従来の技術〉 一般に、車輌の速度を所定の設定速度に維持するだめの
定速走行装置が種々公知となっている。

このような定速走行装置によれば、アクセルペダルを操
作して所望の車速に達した時にセットスイッチを操作す
ることにより、アクセルペダルと同様の動作をするアク
チュエータが作動し、以後アクセルペダルから足を離し
ても車速を設定速度に維持することができる。

このような定速走行装置のアクチュエータには、比較的
コンパクトな構成であり、かつ精度良く制御し得るモー
タ式アクチュエータを用いたものがある。このモータ式
アクチュエータにより加減速を行う制御回路にあっては
、モータの駆動回路をトランジスタブリッジ回路を用い
て構成することが考えられる。

このような定速走行装置にあっては、フェイルセーフ機
能としてウオッチドグタイマ回路を設けておき、制御手
段としてのＣＰＵが暴走した際にはそのウオッチドグタ
イマ回路からの異常出力によりアクチュエータに設けら
れたマグネットクラッチのクラッチ駆動回路を切り、ア
クチュエータが作動しないようにしている。従って、装
置としての異常が避けられることとなる。

ところで、アクチュエータのモータ駆動回路にあっては
、ＣＰＵが暴走した際にはＣＰＵの出力として論理回路
の全ての組合わせによる出力が考えられるため、トラン
ジスタ同士が所謂デッドショー１〜を起こして、トラン
ジスタが破壊すると云う問題がある。

そこで、１〜プランスタブリッジ回路によるモータの正
逆転駆動回路には、例えば特開昭５７−１１９６８２号
明細書に開示されているように、同時に導通すべきでな
い２個のトランジスタ間に、一方の導通により他方を非
導通状態にする保護回路を設けて、所謂デッドショート
によるトランジスタの破壊を防止するようにすることが
考えられている。

しかしながら、モータ駆動電流が保護回路中を流れるた
め、保護回路をパワートランジスタ等による大型の素子
を用いて構成する必要があり、部品コス１〜が比較的高
くなる等の問題を生じる虞れが必る。

〈発明が解決しようとする問題点〉 このような従来技術の問題点に鑑み、本発明の主な目的
は、制御手段が暴走した際でもアクチュエータ駆動回路
のトランジスタを破壊することのない車輌用定速走行装
置の制御回路を提供することにある。

〈問題点を解決するための手段〉 このような目的は、本発明によれば車速を設定車速に保
持するべく演算制御を行い制御信号を発生する制御手段
と、前記制御信号に基づき車速制御動作を行うアクチュ
エータを駆動するための駆動回路とを有する車輌用定速
走行装置の制御回路であって、前記制御回路が、ウオッ
チドグタイマ回路を有していると共に、前記ウオッチド
グタイマ回路の異常出力により前記駆動回路中の少なく
とも一つの駆動用トランジスタを非導通状態にすること
を特徴とする車輌用定速走行装置の制御回路を提供する
ことにより達成される。

〈作用〉 このようにすれば、制御手段が暴走した際には、ウオッ
チドグタイマ回路の異常出力によりアクチュエータ駆動
回路のトランジスタが非導通状態となるため、駆動回路
中のトランジスタ同士にデッドショート状態を生じるこ
とがない。

〈実施例〉 以下、本発明の好適実施例を添附の図面について詳しく
説明する。

第１図は本発明に基づく車輌用定速走行装置の概略の構
成を示す回路図である。この定速走行装置の制御は、コ
ントロールユニット１を介して行われるが、コントロー
ルユニット１内には安定化電源回路２、入力制御回路３
、入出力制御回路４、アクチュエータ駆動回路５、モー
タ電流検出回路６、及びこれらの回路と接続されて演算
処理するｃｐｕ等が設けられている。

コントロールユニット１の端子Ｔ１には、電源としての
バッテリ８から供給される電圧が、イグニッションスイ
ッチ９、ヒユーズ１０、メインスイッチ１１を介して供
給されている。また、メインスイッチ１１と端子Ｔ１と
の間には一端を接地されたメインランプ１２の他端が接
続されている。

コントロールユニット１内にあっては、端子Ｔ１には電
源回路２が接続されており、電源回路２内にて安定化さ
れた電圧がＣＰＵ７に供給される。

尚、コントロールユニット１の他の回路の電源用として
、端子Ｔ１と電源回路２との間には電源端子ｖｂ、及び
電源回路２には安定化電源端子ＶＣがそれぞれ設けられ
ている。　　、 入力制御回路３には車速センサ１３からの信号が端子Ｔ
２を介して入力されると共に、共通のヒユーズ１４を介
してバッテリ８と接続されたセットスイッチ１５及びリ
ジュームスイッチ１６からの信号がそれぞれ端子Ｔ３、
Ｔ４を介して入力されており、入力制御回路３を経た各
信号がＣＰＵ７に入力される。

更に、コントロールユニット１にはその制御入力として
、図示されないブレーキペダルに付設されたブレーキス
イッチ１８の接点Ｓ１及びＳ２がらの信号が端子Ｔ５及
びＴ６を介して入力される。

接点Ｓ１は常時間接点でおり、バッテリ８とイグニッシ
ョンスイッチ９との間から分岐して設けられたヒユーズ
１７と端子Ｔ５との間に接続されており、接点Ｓ２は常
時閉接点であり、メインスイッチ１１及び端子Ｔ１の間
と端子Ｔ６との間に接続されている。また、別の制御入
力として、図示されないクラッチペダルに付設されたク
ラッチスイッチ１９からの信号が端子Ｔ７を介して入力
される。尚、端子Ｔ５にはブレーキランプ２０が接続さ
れている。

コン１〜ロールユニツトの端子Ｔ８〜Ｔ１０はモータ式
アクチュエータ２１と接続されており、端子Ｔ８がアク
チュエータ２１に内蔵されたマグネットクラッチ２２の
コイル２２ａと接続され、端子Ｔ９及びＴ１０がモータ
２３にそれぞれ接続されている。このアクチュエータ２
１は、モータ２３を正逆転することにより、マグネット
クラッチ２２を介して一体作動することとなる図示され
ないリンケージを介して、同じく図示されないアクセル
ペダルを駆動している。尚、端子Ｔ１０は車輌を加速す
る側の出力端子であり、端子ＴＩＯとモータ２３との間
にはモータ２３のオーバーラン防止用のりミツ１〜スイ
ツチ２４が接続されている。

また、嫡子Ｔ９は車輌を減速する側の出力端子である。

更に、コントロールユニット１は端子Ｔ１１を介して接
地されている。

コントロールユニット１内にあっては、端子Ｔ５〜Ｔ８
がそれぞれ人出力制御回路４を介してＣＰｔＪ７と接続
されている。即ら、端子Ｔ５からブレーキスイッチ１８
の接点Ｓ１信号が、同様に端子Ｔ６から接点Ｓ２信号が
、それぞれ入出力制御回路４を介してＣ’ＰＵ７に入力
されることとなる。

端子Ｔ６にはトランジスタＱ１のエミッタが接続されて
おり、トランジスタＱ１のコレクタが端子Ｔ８に接続さ
れている。また、トランジスタＱ１のエミッタ及びコレ
クタ間には定電圧ダイオードＺＤが接続されている。ト
ランジスタＱ１のエミッタ及びベース間には抵抗Ｒ１が
接続されていると共に、トランジスタＱ１のベースが抵
抗Ｒ２及びダイオードＤ１を介して、エミッタ接地され
たトランジスタＱ２のコレクタと接続されている。

尚、ダイオードＤ１はトランジスタＱ１から０２に向け
て電流を流す向きに接続されている。また、マグネット
フラッフ２２人力信号用として、トランジスタＱ１のコ
レクタが入出力制御回路４を介してＣＰＵ７と接続され
ている。トランジスタＱ２のベースは、抵抗Ｒ３を介し
て接地されていると共に、抵抗Ｒ４を介してＣＰｔＪ７
の端子ＣＴＩとも接続されている。そして、トランジス
タＱ２と０１とが、ＣＰＵ７からの出力信号に応じてマ
グネットクラッチ２２のコイル２２ａをオンまたはオフ
することとなる。

アクチュエータ駆動回路５には、ＣＰＵ７の制御出力信
号によりモータ２３を正逆転するために、公知のトラン
ジスタブリッジ回路が構成されている。即ち、図に良く
示されているように、トランジスタＱ３のコレクタが端
子ＴＩＯ，リミットスイッチ２４、モータ２３、端子Ｔ
９を介してトランジスタＱ４のコレクタと接続されてお
り、加速σｔ／？’を勺う違−１ζ−小！＋１ｉ’７１
−仏柄　ス　レー汗１−　　　ｋ貴１ノコつ７ｈＱ５の
コレクタが端子Ｔ９、モータ２３、リミットスイッチ２
４、端子Ｔ１０を介してトランジスタＱ６のコレクタと
接続されており、減速時の電流がこの順に流れることと
なる。

このトランジスタブリッジ回路の電源としては、トラン
ジスタＱ３のエミッタがダイオードＤ２を介して端子Ｔ
６と接続されて、電圧供給されると共に、トランジスタ
Ｑ５のエミッタがダイオードＤ３を介して電源端子ｖｂ
と接続されて、電圧供給される。そして、トランジスタ
Ｑ４及びＱ６のそれぞれのエミッタがモータ電流検出回
路６を介して接地されている。このモータ電流検出回路
６はＣＰＵ７の端子ＣＴ２とも接続されている。

尚、加速側駆動用トランジスタＱ３の電源電圧が端子Ｔ
６から供給されているため、ブレーキ操作により定速走
行を解除する際には加速側回路への電圧がブレーキスイ
ッチ１８により確実に遮断されることとなる。

トランジスタＱ３及びＱ５にはダイオードＤ４及びＤ６
がそれぞれカソードをエミッタに、アノ−ドをコレクタ
に向けて接続されていると共に、トランジスタＱ４及び
Ｑ６にはダイオードＤ５及びＤ７がそれぞれカソードを
コレクタに、アノードをエミッタに向けて接続されてい
る。各トランジスタ０３〜Ｑ６のエミッタとベースとの
間にはそれぞれ抵抗Ｒ５〜Ｒ８が接続されており、各ト
ランジスタ０３〜Ｑ６のベースには抵抗Ｒ９〜Ｒ１２を
介してトランジスタＱ７〜ＱＩＯのコレクタがそれぞれ
接続されている。そして、トランジスタＱ７及びＱ９の
エミッタが接地されていると共に、それぞれのベースも
抵抗Ｒ１３及びＲ１５を介して接地されている。また、
トランジスタＱ８及びＱ１０のエミッタが安定化電源端
子ＶＣと接続されていると共に、それぞれのベースも抵
抗・い Ｒ１４及びＲ１６を介して安定化電源端子ＶＣと接続さ
れている。更に、各トランジスタ０７〜Ｑ１０のベース
がそれぞれ抵抗Ｒ１７〜Ｒ２０を介してＣＰＵ７の信号
出力端子ＣＴ３〜ＣＴ６と接続されている。

ところで、前記したマグネットクラッチ２２駆動用トラ
ンジスタＱ２のベースにはダイオードＤ４のアノードが
接続されており、ダイオ−Ｄ４のカソードが、後記する
ウオッチドグタイマ回路２６を構成するエミッタ接地さ
れたトランジスタＱ１１のコレクタと接続されている。

また、このトランジスタＱ”１１のコレクタにはダイオ
ードＤ５及びＤ６の各カソードが接続されており、ダイ
オードＤ５及びＤ６の各アノードがそれぞれトランジス
タＱ７及びＱ９のベースと接続されている。

次に、ウオッチドグタイマ回路２６の構成を以下に示す
。ＣＰＵ７の端子ＣＴ７からは、通常時には例えば４１
−Ｉ　Ｚのパルス波が出力されているが、異常時にはパ
ルス波が出力されなくなりＯｖまたは５ＶのＤＣレベル
出力が出されるか、或いはＣＰＵ７内の基準クロックに
応じて発生する例えば４００ｋＨｚの高周波パルスが出
力される。この端子ＣＴ７には、コンデンサＣ１及び抵
抗Ｒ２１を介して、エミッタ接地されたトランジスタＱ
１２のベースが接続されている。尚、トランジスタＱ１
２のベースはコンデンサＣ２と抵抗Ｒ２２とを並列に介
して接地されている。また、トランジスタＱ１２のコレ
クタがトランジスタＱ１３のベースと接続されている。

トランジスタＱ１３のコレクタが安定化電源端子ＶＣと
接続され”ていると共に、抵抗Ｒ２３を介してベースと
も接続されており、ベースがコンデンサＣ３を介して接
地されている。そして、トランジスタＱ１３のエミッタ
が前記したトランジスタＱ１１のベースと接続されてい
る。

次に、このようにして構成された定速走行装置の動作に
ついて説明する。

イグニッションスイッチ９が閉じられた状態にてメイン
スイッチ１１をオンすることにより、コントロールユニ
ット１に電源電圧が供給されると共に、メインランプ１
２が点灯する。そして、セットスイッチ１５をオンして
、例えばブレーキスイッチ１８及びクラッチスイッチ１
９などが操作されていないという条件を満たしていると
、車速センサ１３からの信号によりその時の車速を設定
′車速としてＣＰＵ７が記憶する。

次に、設定車速と実車速との差に応じてアクチュエータ
２１を駆動する際には、ＣＰＵ７からマグネットクラッ
チ２２をオンするための信号が出力されて、゛コイル２
２ａに通電されてマグネットクラッチ２２が接続状態と
なる。そして、加速する際には、端子ＣＴ３及びＣＴ４
からトランジスタＱ７及びＱ８をオンする信号が出力さ
れ、かつトランジスタＱ９及びＱＩＯをオフする信号が
端子ＣＴ５及びＣＴ６から出力される。また、減速する
際には上記と逆の信号がそれぞれの端子から出力される
。このようにして、アクチュエータ駆動回路５を介して
モータ２３を正逆回転させ、実車速と設定車速とが概略
一致するように制御する。

尚、リジュームスイッチ１６は、希望の車速まで上げた
い場合に押して離すことにより新たな設定車速をＣＰＵ
７に記憶させるためのものである。

また、ＣＰＵ７は、例−えばブレーキスイッチ１８また
はクラッチスイッチ１９が操作されていることを検出し
た際には、定速走行状態を解除することとなる。更に、
ＣＰＵ７から減速信号がアクチュエータ駆動回路５に出
力されて、車輌が減速される。

このようにして構成された定速走行装置のウオッチドグ
タイマ回路２６にあっては、コンデンサＣ１、抵抗Ｒ２
１、コンデンサＣ２及び抵抗Ｒ２２により、所謂バンド
パスフィルタが構成されており、通常時に端子ＣＴ７か
ら出力される４１−１２のパルス波を通すが、異常時に
出力されるＤＣレベルまたは高周波パルスを遮断するよ
うに構成さ・れている。従って、通常時にはトランジス
タＱ１２がオンオフを繰り返すことから、コンデンナＣ
３の充電時定数を比較的大きくしておくことにより、コ
ンデンサＣ３が充電完了にならず、トランジスタＱ１２
がオンしないため、トランジスタＱ１１がオフ状態に保
持される。

ところで、ＣＰＵ７の異常時には出力端子ＣＴ３〜ＣＴ
６からの出力信号が定まらない場合がおり、例えば端子
ＣＴ３とＣｌ６とから同時にオン信号が出力された場合
には、トランジスタＱ３と０６とが同時に導通して所謂
デッドショート状態となり、トランジスタＱ３及びＱ６
が破壊する虞れを生じることとなる。

しかしながら、異常時には前記したように端子ＣＴ７か
らＤＣレベルまたは４００ｋＨ７の信号が出力されて、
トランジスタＱ１２がオフ状態に保持されるため、コン
デンサＣ３の充電完了俊にトランジスタＱ１３がオンし
て、トランジスタＱ１１がオンすることとなる。トラン
ジスタＱ１１がオンした場合には、ダイオードＤ５、Ｄ
６を介してトランジスタＱ２、Ｑ７及びＱ９のベースが
接地されるため、端子ＣＴ１、ＣＴａ及びＣｌ３からオ
°ン信号が出力されても、各トランジスタＱ２、Ｑ７及
びＱ９がオフ状態となる。従って、異常時にはマグネジ
１〜クラツチ２２がオフとなり、アクチュエータ２１が
非駆動状態となるばかりでなく、モータ２３駆動用のト
ランジスタＱ７及びＱ９もオフ状態となるため、トラン
ジスタＱ３とＱ６及びＱ４とＱ５との間にデッドショー
ト電流が流れることがない。

尚、本実施例にあっては、トランジスタブリッジ回路を
有するアクチュエータ駆動回路５について示したが、ト
ランジスタ駆動回路であれば良く、トランジスタブリッ
ジ回路に限定されるものではない。

〈発明の効果〉 このように、本発明によれば、異常時にアクチュエータ
駆動回路のトランジスタを非導通状態とするべく、ウオ
ッチドグタイマ回路の異常出力によりトランジスタに逆
バイアス電流を供給するため制御手段から駆動回路のト
ランジスタ同士をデッドショート状態とするような信号
が出力された場合でもトランジスタを破壊することがな
い。従って、極めて簡単な回路により、制御手段として
のＣＰＵが暴走した場合であってもトランジスタが保護
されるため、被害を最少限に抑えることができる等、そ
の効果は極めて大である。

【図面の簡単な説明】

第１図は、本発明に基づく定速走行装置の構成を示す回
路図である。 １・・・コントロールユニット ２・・・安定化電源回路　３・・・入力制御回路４・・
・入出力制御回路 ５・・・アクチュエータ駆動回路 ６・・・モータ電流検出回路 ７・・・ＣＰＵ　　　　　　　８・・・バッテリ９・・
・イグニッションスイッチ １０・・・ヒユーズ　　　１１・・・メインスイッチ１
２・・・メインランプ　１３・・・車速センサ１４・・
・ヒユーズ　　　１５・・・セットスイッチ１６・・・
リジュームスイッチ １７・・・ヒユーズ　　　１８・・・ブレーキスイッチ
１９・・・クラッチスイッチ ２０・・・ブレーキランプ２１・・・アクチュエータ２
２・・・マグネットクラッチ ２２ａ・・・コイル　　　２３・・・モータ２４・・・
リミットスイッチ

Claims (1)

1. 【特許請求の範囲】 車速を設定車速に保持するべく演算制御を行い制御信号
   を発生する制御手段と、前記制御信号に基づき車速制御
   動作を行うアクチュエータを駆動するための駆動回路と
   を有する車輌用定速走行装置の制御回路であって、 前記制御回路が、ウォッチドグタイマ回路を有している
   と共に、前記ウォッチドグタイマ回路の異常出力により
   前記駆動回路中の少なくとも一つの駆動用トランジスタ
   を非導通状態にすることを特徴とする車輌用定速走行装
   置の制御回路。