JPH0777232B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0777232B2 JPH0777232B2 JP61238453A JP23845386A JPH0777232B2 JP H0777232 B2 JPH0777232 B2 JP H0777232B2 JP 61238453 A JP61238453 A JP 61238453A JP 23845386 A JP23845386 A JP 23845386A JP H0777232 B2 JPH0777232 B2 JP H0777232B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- bpsg
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 230000005855 radiation Effects 0.000 description 9
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に人工衛星搭載用等強い
放射線をうける環境での使用に適する、放射線に強い半
導体装置に関する。
放射線をうける環境での使用に適する、放射線に強い半
導体装置に関する。
強い放射線をうけた半導体装置は電子・正孔対の発生等
により動作状態に変化が生じる。
により動作状態に変化が生じる。
変化を最小限に抑えるには熱酸化膜の代りにCVD（chemi
cal vapor deposition）法を用いた絶縁膜、特にBPSG
（boro−phospho−silicate glass）膜の使用が有効で
あり、従来の耐放射線半導体装置の絶縁分離膜は第３図
に示した通り、半導体基板41上に熱酸化膜42を形成した
後、CVD法によって形成したBPSG膜43の不要部分をエッ
チング除去し、BPSG膜43を高温リフローして作られる構
造になっていた。
cal vapor deposition）法を用いた絶縁膜、特にBPSG
（boro−phospho−silicate glass）膜の使用が有効で
あり、従来の耐放射線半導体装置の絶縁分離膜は第３図
に示した通り、半導体基板41上に熱酸化膜42を形成した
後、CVD法によって形成したBPSG膜43の不要部分をエッ
チング除去し、BPSG膜43を高温リフローして作られる構
造になっていた。
また、第３図におけるBPSG膜43のエッチングの制御を容
易にするため、第４図に示した様な構造も用いられてい
た。この構造を作るには半導体基板51上に熱酸化膜52を
形成した後、多結晶シリコン膜53を積層し、さらにBPSG
膜54を形成する。次に、BPSG膜54の不要部分を多結晶シ
リコン膜53が露出するまでエッチングするが、この際多
結晶シリコン膜53がエッチングのストッパーとして働く
ため、エッチング除去残りや半導体基板表面への損傷を
防止することが可能となる。BPSG膜54のエッチング後、
多結晶シリコン膜53を等方性エッチング除去し、BPSG膜
54を高温リフローして絶縁分離膜が得られる。
易にするため、第４図に示した様な構造も用いられてい
た。この構造を作るには半導体基板51上に熱酸化膜52を
形成した後、多結晶シリコン膜53を積層し、さらにBPSG
膜54を形成する。次に、BPSG膜54の不要部分を多結晶シ
リコン膜53が露出するまでエッチングするが、この際多
結晶シリコン膜53がエッチングのストッパーとして働く
ため、エッチング除去残りや半導体基板表面への損傷を
防止することが可能となる。BPSG膜54のエッチング後、
多結晶シリコン膜53を等方性エッチング除去し、BPSG膜
54を高温リフローして絶縁分離膜が得られる。
上述した従来の半導体装置は、その絶縁分離膜の構造
が、半導体基板上の熱酸化膜を薄くした代りに、耐放射
線特製の優れたBPSG膜を用いて放射線の影響を最小限に
抑えるようになっており、従って、半導体基板上の熱酸
化膜をできるだけ薄くする必要があるため、熱処理時に
BPSG膜からのリン，ボロン等の不純物の拡散を抑えるこ
とができず、これらの不純物が半導体基板中に拡散し、
絶縁分離膜としての効果がなくなり、MOSトランジスタ
のしきい電圧が変動する等の欠点がある。
が、半導体基板上の熱酸化膜を薄くした代りに、耐放射
線特製の優れたBPSG膜を用いて放射線の影響を最小限に
抑えるようになっており、従って、半導体基板上の熱酸
化膜をできるだけ薄くする必要があるため、熱処理時に
BPSG膜からのリン，ボロン等の不純物の拡散を抑えるこ
とができず、これらの不純物が半導体基板中に拡散し、
絶縁分離膜としての効果がなくなり、MOSトランジスタ
のしきい電圧が変動する等の欠点がある。
上述した従来の半導体装置に対し、本発明は半導体基板
上の熱酸化膜を薄くすることによって放射線が半導体装
置に与えを影響を減らし、かつ、熱酸化膜上に耐放射線
特性が、BPSG膜よりは劣るものの、熱酸化膜より優れた
CVD酸化膜を積層することにより、絶縁分離用BPSG膜の
高温リフローの際に生じる半導体基板内への不純物拡散
を防止することが可能であるという独創的内容を有す
る。
上の熱酸化膜を薄くすることによって放射線が半導体装
置に与えを影響を減らし、かつ、熱酸化膜上に耐放射線
特性が、BPSG膜よりは劣るものの、熱酸化膜より優れた
CVD酸化膜を積層することにより、絶縁分離用BPSG膜の
高温リフローの際に生じる半導体基板内への不純物拡散
を防止することが可能であるという独創的内容を有す
る。
本発明の半導体装置は、半導体基板上にフィールド絶縁
分離膜を形成し、このフィールド絶縁分離膜を形成した
領域以外の領域にＮ型またはＰ型の拡散層を形成した半
導体装置において、前記フィールド絶縁分離膜を厚さ30
0Å以下の熱酸化膜と、CVD酸化膜と、BPSG膜との３層の
膜から形成し、これら３層の膜を同一形状にパターニン
グして構成される。
分離膜を形成し、このフィールド絶縁分離膜を形成した
領域以外の領域にＮ型またはＰ型の拡散層を形成した半
導体装置において、前記フィールド絶縁分離膜を厚さ30
0Å以下の熱酸化膜と、CVD酸化膜と、BPSG膜との３層の
膜から形成し、これら３層の膜を同一形状にパターニン
グして構成される。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の第一の実施例の縦断面図であ
る。図において、１は半導体基板、２は熱酸化法によっ
て形成したシリコン酸化膜（以下熱酸化膜という）、３
はCVD法によって形成したシリコン酸化膜（以下CVD酸化
膜という）、４はCVD法によって形成したBPSG膜、６は
ゲート用の多結晶シリコン膜、７・８はＰ型もしくはＮ
型の不純物を拡散することによって形成したソース領域
およびドレイン領域、９はシリコン酸化膜等の絶縁膜、
10はソース・ドレイン・ゲートのコンタクト部に形成し
た電極用金属膜、11はPSG膜等で形成した半導体装置表
面の保護膜である。
る。図において、１は半導体基板、２は熱酸化法によっ
て形成したシリコン酸化膜（以下熱酸化膜という）、３
はCVD法によって形成したシリコン酸化膜（以下CVD酸化
膜という）、４はCVD法によって形成したBPSG膜、６は
ゲート用の多結晶シリコン膜、７・８はＰ型もしくはＮ
型の不純物を拡散することによって形成したソース領域
およびドレイン領域、９はシリコン酸化膜等の絶縁膜、
10はソース・ドレイン・ゲートのコンタクト部に形成し
た電極用金属膜、11はPSG膜等で形成した半導体装置表
面の保護膜である。
次に、第１図（ａ）に示す実施例を製造方法により、第
１図（ｂ）〜（ｇ）を参照して詳細に説明する。
１図（ｂ）〜（ｇ）を参照して詳細に説明する。
第１図（ｂ）は、半導体基板１の一表面に熱酸化法によ
って熱酸化膜２を50〜300Åに設け、次にCVD法によって
CVD酸化膜３を500〜1500Åの厚さに形成し、BPSG膜４を
CVD法により3000〜6000Åの厚さに積層後、感光性樹脂
５をスピンナ法等によって塗布する工程を示している。
って熱酸化膜２を50〜300Åに設け、次にCVD法によって
CVD酸化膜３を500〜1500Åの厚さに形成し、BPSG膜４を
CVD法により3000〜6000Åの厚さに積層後、感光性樹脂
５をスピンナ法等によって塗布する工程を示している。
次に、絶縁分離領域に相当する部分を残した感光性樹脂
５をマスクとしてBPSG膜４およびCVD酸化膜３をエッチ
ング除去する工程を第１図（ｃ）に示す。このとき、エ
ッチング後に残ったCVD酸化膜３の膜厚が熱酸化膜２と
共にBPSG膜４の高温リフローの際に生じる不純物拡散を
防止するのに十分な厚さとなるようにCVD酸化膜３のエ
ッチング量を調節する。
５をマスクとしてBPSG膜４およびCVD酸化膜３をエッチ
ング除去する工程を第１図（ｃ）に示す。このとき、エ
ッチング後に残ったCVD酸化膜３の膜厚が熱酸化膜２と
共にBPSG膜４の高温リフローの際に生じる不純物拡散を
防止するのに十分な厚さとなるようにCVD酸化膜３のエ
ッチング量を調節する。
第１図（ｄ）に、マスク用の感光性樹脂５を除去した
後、BPSG膜４を高温の熱処理でリフローし、このパター
ニングされたBPSG膜４をマスクとして、CVD酸化膜３お
よび熱酸化膜２を半導体基板１の表面が露出するまでエ
ッチング除去する工程を示す。
後、BPSG膜４を高温の熱処理でリフローし、このパター
ニングされたBPSG膜４をマスクとして、CVD酸化膜３お
よび熱酸化膜２を半導体基板１の表面が露出するまでエ
ッチング除去する工程を示す。
次に、ゲート酸化膜となるシリコン酸化膜を熱酸化法に
よって形成した後、ゲート用の多結晶シリコン膜６を形
成する。（第１図（ｅ））。
よって形成した後、ゲート用の多結晶シリコン膜６を形
成する。（第１図（ｅ））。
第１図（ｆ）に、感光性樹脂を用いてゲート用の多結晶
シリコン膜６の不要部分をエッチング除去した後に、Ｐ
型もしくはＮ型の不純物を拡散することによりソース領
域７およびドレイン領域８を形成する工程を示す。
シリコン膜６の不要部分をエッチング除去した後に、Ｐ
型もしくはＮ型の不純物を拡散することによりソース領
域７およびドレイン領域８を形成する工程を示す。
次に、シリコン酸化膜等の絶縁膜９をCVD法によって形
成し、ソース，ドレイン，ゲートのコンタクト部を感光
性樹脂のマスクを用いてエッチング除去する（第１図
（ｇ））。
成し、ソース，ドレイン，ゲートのコンタクト部を感光
性樹脂のマスクを用いてエッチング除去する（第１図
（ｇ））。
ついで、電極用金属膜10の形成とパターニングを公知の
方法によって行ない、表面に保護膜11を形成することに
よって第１図（ａ）に示す実施例が得られる。
方法によって行ない、表面に保護膜11を形成することに
よって第１図（ａ）に示す実施例が得られる。
第２図（ａ）は本発明の第二の実施例の縦断面図であ
る。図において、21は半導体基板、22は熱酸化膜、23は
CVD酸化膜、24はBPSG膜のエッチングの際にストッパー
として用いる多結晶シリコン膜、25はCVD法によって形
成したBPSG膜、27はゲート用の多結晶シリコン膜、28・
29はソース領域およびドレイン領域、30はシリコン酸化
膜等の絶縁膜、31はソース・ドレイン・ゲートのコンタ
クト部に形成した電極用金属膜、32は表面の保護膜であ
る。
る。図において、21は半導体基板、22は熱酸化膜、23は
CVD酸化膜、24はBPSG膜のエッチングの際にストッパー
として用いる多結晶シリコン膜、25はCVD法によって形
成したBPSG膜、27はゲート用の多結晶シリコン膜、28・
29はソース領域およびドレイン領域、30はシリコン酸化
膜等の絶縁膜、31はソース・ドレイン・ゲートのコンタ
クト部に形成した電極用金属膜、32は表面の保護膜であ
る。
次に、第２図（ａ）に示す実施例を製造方法により、第
２図（ｂ）〜（ｅ）を参照して詳細に説明する。
２図（ｂ）〜（ｅ）を参照して詳細に説明する。
第２図（ｂ）は、前述の第１図（ａ）に示す実施例にお
けると同様に半導体基板21上に熱酸化膜22とCVD酸化膜2
3を形成した後、多結晶シリコン膜24を500〜2000Åの厚
さに形成し、さらにBPSG膜25を積層後、感光性樹脂26を
塗布する工程を示している。
けると同様に半導体基板21上に熱酸化膜22とCVD酸化膜2
3を形成した後、多結晶シリコン膜24を500〜2000Åの厚
さに形成し、さらにBPSG膜25を積層後、感光性樹脂26を
塗布する工程を示している。
第２図（ｃ）に、絶縁分離領域に相当する部分を残した
感光性樹脂26をマスクとしてBPSG膜25を多結晶シリコン
膜24が露出するまでエッチングする工程を示す。このと
き、BPSG膜25の下にエッチングのストッパとなるべき多
結晶シリコン膜24が存在するため、前述の実施例で問題
となる下地基板の損傷等を生ずることなく、BPSG膜25の
エッチングを容易に行なうことができる。
感光性樹脂26をマスクとしてBPSG膜25を多結晶シリコン
膜24が露出するまでエッチングする工程を示す。このと
き、BPSG膜25の下にエッチングのストッパとなるべき多
結晶シリコン膜24が存在するため、前述の実施例で問題
となる下地基板の損傷等を生ずることなく、BPSG膜25の
エッチングを容易に行なうことができる。
次に、多結晶シリコン膜24を等方性エッチング除去した
後、感光性樹脂26を除去する工程を第２図（ｄ）に示
す。
後、感光性樹脂26を除去する工程を第２図（ｄ）に示
す。
第２図（ｅ）に、BPSG膜25を高温の熱処理でリフローし
た後、このパターニングされたBPSG膜25をマスクとして
CVD酸化膜23と熱酸化膜22を半導体基板21の表面が現れ
るまでエッチング除去する工程を示す。
た後、このパターニングされたBPSG膜25をマスクとして
CVD酸化膜23と熱酸化膜22を半導体基板21の表面が現れ
るまでエッチング除去する工程を示す。
ついで、前述の第１図（ａ）に示す実施例におけると同
様にしてゲート用の多結晶シリコン膜27、電極用金属膜
31等を形成することによって第２図（ａ）に示す実施例
が得られる。
様にしてゲート用の多結晶シリコン膜27、電極用金属膜
31等を形成することによって第２図（ａ）に示す実施例
が得られる。
以上説明したように本発明は、絶縁分離領域の半導体基
板上に薄い熱酸化膜を形成した後にCVD酸化膜を形成
し、さらにBPSG膜を積層することにより、半導体装置の
耐放射線特性を保持したまま、絶縁分離用のBPSG膜の高
温リフローの際に生じる不純物拡散が基板へ達するのを
防ぐことができる効果がある。
板上に薄い熱酸化膜を形成した後にCVD酸化膜を形成
し、さらにBPSG膜を積層することにより、半導体装置の
耐放射線特性を保持したまま、絶縁分離用のBPSG膜の高
温リフローの際に生じる不純物拡散が基板へ達するのを
防ぐことができる効果がある。
第１図（ａ）は本発明の第一の実施例の縦断面図、第１
図（ｂ）〜（ｇ）は第１図（ａ）に示す実施例の製造工
程を示す断面図、第２図（ａ）は本発明の第二の実施例
の縦断面図、第２図（ｂ）〜（ｅ）は第２図（ａ）に示
す実施例の製造工程を示す断面図、第３図・第４図は従
来の半導体装置の二つの例のそれぞれの断面図である。 １・21……半導体基板、２・22……熱酸化膜、３・23…
…CVD酸化膜、４・25……BPSG膜、６・24・27……多結
晶シリコン膜、７・28……ソース領域、８・29……ドレ
イン領域、９・30……絶縁膜、10・31……電極用金属
膜。
図（ｂ）〜（ｇ）は第１図（ａ）に示す実施例の製造工
程を示す断面図、第２図（ａ）は本発明の第二の実施例
の縦断面図、第２図（ｂ）〜（ｅ）は第２図（ａ）に示
す実施例の製造工程を示す断面図、第３図・第４図は従
来の半導体装置の二つの例のそれぞれの断面図である。 １・21……半導体基板、２・22……熱酸化膜、３・23…
…CVD酸化膜、４・25……BPSG膜、６・24・27……多結
晶シリコン膜、７・28……ソース領域、８・29……ドレ
イン領域、９・30……絶縁膜、10・31……電極用金属
膜。
Claims (1)
- 【請求項１】半導体基板上にフィールド絶縁分離膜を形
成し、このフィールド絶縁分離膜を形成した領域以外の
領域にＮ型またはＰ型の拡散層を形成した半導体装置に
おいて、前記フィールド絶縁分離膜を厚さ300Å以下の
熱酸化膜と、CVD酸化膜と、BPSG膜との３層の膜から形
成し、これら３層の膜を同一形状にパターニングしたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61238453A JPH0777232B2 (ja) | 1986-10-06 | 1986-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61238453A JPH0777232B2 (ja) | 1986-10-06 | 1986-10-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6392028A JPS6392028A (ja) | 1988-04-22 |
| JPH0777232B2 true JPH0777232B2 (ja) | 1995-08-16 |
Family
ID=17030446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61238453A Expired - Lifetime JPH0777232B2 (ja) | 1986-10-06 | 1986-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215432A (ja) * | 1990-12-14 | 1992-08-06 | Mitsubishi Electric Corp | 微細加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324289A (en) * | 1976-08-19 | 1978-03-06 | Toshiba Corp | Production of semiconductor device |
| JPS566452A (en) * | 1979-06-27 | 1981-01-23 | Toshiba Corp | Production of semiconductor device |
| JPS59155127A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-10-06 JP JP61238453A patent/JPH0777232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6392028A (ja) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5928992B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS6227744B2 (ja) | ||
| JPH0777232B2 (ja) | 半導体装置 | |
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPS59168675A (ja) | 半導体装置の製法 | |
| JPS61123181A (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPS6160580B2 (ja) | ||
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS6239538B2 (ja) | ||
| JPH0117256B2 (ja) | ||
| JPS641942B2 (ja) | ||
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPH04106982A (ja) | 半導体装置の製造方法 | |
| JPS61179575A (ja) | 半導体装置の製造方法 | |
| JPH0380353B2 (ja) | ||
| JPH0656835B2 (ja) | 半導体への不純物拡散方法 | |
| JPS58121677A (ja) | 半導体装置 | |
| JPS63170950A (ja) | 半導体装置の製造方法 |