JPS641942B2 - - Google Patents
Info
- Publication number
- JPS641942B2 JPS641942B2 JP55174224A JP17422480A JPS641942B2 JP S641942 B2 JPS641942 B2 JP S641942B2 JP 55174224 A JP55174224 A JP 55174224A JP 17422480 A JP17422480 A JP 17422480A JP S641942 B2 JPS641942 B2 JP S641942B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- dioxide film
- film
- forming
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に半導体装
置の表面平坦化に有効な製造方法に関するもので
ある。以下半導体装置の一例として絶縁ゲート電
界効果トランジスタ（以下IGFFTと呼ぶ）をと
りあげ、IGFFTに本発明を適用する場合を詳細
に説明して本発明の詳細な説明に替えるが、本発
明はIGFFT以外の他の半導体装置の製造方法と
しても勿論有効であり、これによつて本発明の適
用範囲を限定するものでないことは当然である。
置の表面平坦化に有効な製造方法に関するもので
ある。以下半導体装置の一例として絶縁ゲート電
界効果トランジスタ（以下IGFFTと呼ぶ）をと
りあげ、IGFFTに本発明を適用する場合を詳細
に説明して本発明の詳細な説明に替えるが、本発
明はIGFFT以外の他の半導体装置の製造方法と
しても勿論有効であり、これによつて本発明の適
用範囲を限定するものでないことは当然である。
第１図ａ〜ｅの各図は、高温リンたらしと称さ
れて素子表面を平坦化する製造方法として従来知
られている技法を用いてIGFFTを製造するプロ
セスを示した模式的断面図である。
れて素子表面を平坦化する製造方法として従来知
られている技法を用いてIGFFTを製造するプロ
セスを示した模式的断面図である。
第１図ａは例えば二酸化珪素膜１４を用いてパ
ターン化して形成した窒化珪素膜１３をマスクと
して、シリコン結晶基板１１と同一導電型の不純
物例えばボロンをイオン注入し且つシリコン結晶
基板１１の露出部を選択酸化して素子領域と非素
子領域とを分離した状態を示したものである。１
２はあらかじめ設けた薄い二酸化珪素膜である。
１５ａは非素子領域に形成した厚い二酸化珪素膜
であり、１５ｂはボロン拡散層である。
ターン化して形成した窒化珪素膜１３をマスクと
して、シリコン結晶基板１１と同一導電型の不純
物例えばボロンをイオン注入し且つシリコン結晶
基板１１の露出部を選択酸化して素子領域と非素
子領域とを分離した状態を示したものである。１
２はあらかじめ設けた薄い二酸化珪素膜である。
１５ａは非素子領域に形成した厚い二酸化珪素膜
であり、１５ｂはボロン拡散層である。
第１図ｂは、素子分離の後二酸化珪素膜１２、
窒化珪素膜１３、二酸化珪素膜１４を腐蝕除去
し、その後素子領域にゲート酸化膜１６を形成
し、次にポリシリコン１７を形成してから熱酸化
法により前記ポリシリコン１７上に二酸化珪素膜
１８を形成し、さらにゲート電極形状を有するホ
トレジスト１９を形成した状態を示したものであ
る。
窒化珪素膜１３、二酸化珪素膜１４を腐蝕除去
し、その後素子領域にゲート酸化膜１６を形成
し、次にポリシリコン１７を形成してから熱酸化
法により前記ポリシリコン１７上に二酸化珪素膜
１８を形成し、さらにゲート電極形状を有するホ
トレジスト１９を形成した状態を示したものであ
る。
第１図ｃは、前記ホトレジスト１９を耐腐蝕マ
スクとして二酸化珪素膜１８の露出部を腐蝕除去
してゲート電極形状を有する二酸化珪素膜１８′
を形成し、さらにこのゲート電極形状を有する前
記二酸化珪素膜１８′を耐腐蝕マスクとして前記
ポリシリコン１７の露出部を腐蝕除去してゲート
電極１７′を形成し、その後前記ゲート電極１
７′を耐イオン注入マスクとして、ソース・ドレ
イン領域に基板と異なる導電型の不純物をイオン
注入しソース・ドレイン２０，２０′を形成した
状態を示したものである。
スクとして二酸化珪素膜１８の露出部を腐蝕除去
してゲート電極形状を有する二酸化珪素膜１８′
を形成し、さらにこのゲート電極形状を有する前
記二酸化珪素膜１８′を耐腐蝕マスクとして前記
ポリシリコン１７の露出部を腐蝕除去してゲート
電極１７′を形成し、その後前記ゲート電極１
７′を耐イオン注入マスクとして、ソース・ドレ
イン領域に基板と異なる導電型の不純物をイオン
注入しソース・ドレイン２０，２０′を形成した
状態を示したものである。
第１図ｄは、前記ゲート電極１７′の表層を熱
酸化して二酸化珪素膜２１を形成して被い、その
後CVD法によりリン・ガラス２２を成長させて
から1000℃以上の高温で熱処理を行なうことによ
り素子表面を平坦化し、次にホトレジスト２３を
用いてコンタクト部以外の領域を被つた状態を示
したものである。
酸化して二酸化珪素膜２１を形成して被い、その
後CVD法によりリン・ガラス２２を成長させて
から1000℃以上の高温で熱処理を行なうことによ
り素子表面を平坦化し、次にホトレジスト２３を
用いてコンタクト部以外の領域を被つた状態を示
したものである。
第１図ｅは、前記ホトレジスト２３を耐腐蝕マ
スクとして前記リン・ガラス２２の露出部を腐蝕
除去してコンタクトホールを形成した後、例えば
アルミニウムを蒸着して配線部２４を形成した状
態を示してある。
スクとして前記リン・ガラス２２の露出部を腐蝕
除去してコンタクトホールを形成した後、例えば
アルミニウムを蒸着して配線部２４を形成した状
態を示してある。
しかしながら以上説明してきた従来の高温リン
たらしによる素子表面の平坦化は、ソース・ドレ
イン領域における拡散層くずれ等々の変動を生じ
させるいう重大な欠点を有している。例えば素子
寸法の微細化による大規模集積化が進んでいる現
在IGFFTのチヤンネル長は1μm程度と短くなつ
てきている。このように微細化の進んだ半導体装
置においては、ソース・ドレイン領域等々への不
純物注入後高温での熱処理を行ない不純物を再分
布させる従来プロセスは、チヤンネル長をさらに
短かくし特性のばらつきをより大きくする原因と
なる。一方、不純物分布の高温処理による変動を
ゲートマスク寸法にあらかじめ見込むことは、そ
の分だけマスク寸法が長くなり大規模集積化には
適さなくなるので好ましいことではない。
たらしによる素子表面の平坦化は、ソース・ドレ
イン領域における拡散層くずれ等々の変動を生じ
させるいう重大な欠点を有している。例えば素子
寸法の微細化による大規模集積化が進んでいる現
在IGFFTのチヤンネル長は1μm程度と短くなつ
てきている。このように微細化の進んだ半導体装
置においては、ソース・ドレイン領域等々への不
純物注入後高温での熱処理を行ない不純物を再分
布させる従来プロセスは、チヤンネル長をさらに
短かくし特性のばらつきをより大きくする原因と
なる。一方、不純物分布の高温処理による変動を
ゲートマスク寸法にあらかじめ見込むことは、そ
の分だけマスク寸法が長くなり大規模集積化には
適さなくなるので好ましいことではない。
本発明によれば、ソース・ドレイン領域へ不純
物を注入した後高温熱処理をすることなく素子表
面の平坦化を行うことが可能となるので、高集積
化に適した短チヤンネルIGFET等々を含む微細
化が重要な半導体装置の製造方法として格好であ
る。
物を注入した後高温熱処理をすることなく素子表
面の平坦化を行うことが可能となるので、高集積
化に適した短チヤンネルIGFET等々を含む微細
化が重要な半導体装置の製造方法として格好であ
る。
本発明によれば、シリコン結晶基板表面に熱酸
化により二酸化珪素膜を形成し前記二酸化珪素膜
上に窒化珪素膜を形成した後前記窒化珪素膜上に
素子領域形状を有するホトレジスト膜を形成する
工程、前記ホトレジストを耐腐蝕マスクとして非
素子領域上の前記窒化珪素膜を腐蝕除去し前記素
子領域形状を有する窒化珪素膜を耐イオン注入マ
スクとして非素子領域に基板と同一導電型の不純
物を前記二酸化珪素膜を通してイオン注入した後
前記窒化珪素膜を耐酸化マスクとして非素子領域
に二酸化珪素膜を形成する工程、ゲート電極形状
を有するホトレジストを形成しこれを耐腐蝕マス
クとして前記窒化珪素膜上の二酸化珪素膜を腐蝕
除去しゲート電極形状を有する二酸化珪素膜を形
成した後前記二酸化珪素膜を耐腐蝕マスクとして
窒化珪素膜を腐蝕除去しゲート部以外の窒化珪素
膜を形成する工程、前記ゲート部の窒化珪素膜を
耐イオン注入マスクとしてソース・ドレイン領域
に基板と異なる導電型の不純物をイオン注入する
工程、厚い二酸化珪素膜を形成しホトレジストを
耐腐蝕マスクとしてゲート電極およびコンタクト
部の前記二酸化珪素膜を腐蝕除去する工程、前記
ゲート電極形状を有する窒化珪素膜を腐蝕除去し
コンタクト・ゲート部の二酸化珪素膜腐蝕除去し
た後熱酸化法によりゲート酸化膜を形成する工
程、ホトレジストを耐腐蝕マスクとしてコンタク
ト部の二酸化珪素膜を腐蝕除去してからリン・ド
ープポリシリコンを用いてコンタクト・ゲート部
の溝を完全に埋める工程、前記溝を埋めたリン・
ドープポリシリコン以外の表面に堆積したリン・
ドープポリシリコンを腐蝕除去する工程、表面に
二酸化珪素膜を形成した後ホトレジストを耐腐蝕
マスクとして前記二酸化珪素膜を腐蝕除去しコン
タクトホールを形成する工程を用いることによつ
て、上記目的を容易に達成することができる。
化により二酸化珪素膜を形成し前記二酸化珪素膜
上に窒化珪素膜を形成した後前記窒化珪素膜上に
素子領域形状を有するホトレジスト膜を形成する
工程、前記ホトレジストを耐腐蝕マスクとして非
素子領域上の前記窒化珪素膜を腐蝕除去し前記素
子領域形状を有する窒化珪素膜を耐イオン注入マ
スクとして非素子領域に基板と同一導電型の不純
物を前記二酸化珪素膜を通してイオン注入した後
前記窒化珪素膜を耐酸化マスクとして非素子領域
に二酸化珪素膜を形成する工程、ゲート電極形状
を有するホトレジストを形成しこれを耐腐蝕マス
クとして前記窒化珪素膜上の二酸化珪素膜を腐蝕
除去しゲート電極形状を有する二酸化珪素膜を形
成した後前記二酸化珪素膜を耐腐蝕マスクとして
窒化珪素膜を腐蝕除去しゲート部以外の窒化珪素
膜を形成する工程、前記ゲート部の窒化珪素膜を
耐イオン注入マスクとしてソース・ドレイン領域
に基板と異なる導電型の不純物をイオン注入する
工程、厚い二酸化珪素膜を形成しホトレジストを
耐腐蝕マスクとしてゲート電極およびコンタクト
部の前記二酸化珪素膜を腐蝕除去する工程、前記
ゲート電極形状を有する窒化珪素膜を腐蝕除去し
コンタクト・ゲート部の二酸化珪素膜腐蝕除去し
た後熱酸化法によりゲート酸化膜を形成する工
程、ホトレジストを耐腐蝕マスクとしてコンタク
ト部の二酸化珪素膜を腐蝕除去してからリン・ド
ープポリシリコンを用いてコンタクト・ゲート部
の溝を完全に埋める工程、前記溝を埋めたリン・
ドープポリシリコン以外の表面に堆積したリン・
ドープポリシリコンを腐蝕除去する工程、表面に
二酸化珪素膜を形成した後ホトレジストを耐腐蝕
マスクとして前記二酸化珪素膜を腐蝕除去しコン
タクトホールを形成する工程を用いることによつ
て、上記目的を容易に達成することができる。
以下本発明の典型的な実施例としてIGFFTに
応用した例について製造プロセスを追つて示した
模式的断面図（第２図ａ〜ｉ）を用いて詳述す
る。
応用した例について製造プロセスを追つて示した
模式的断面図（第２図ａ〜ｉ）を用いて詳述す
る。
第２図ａは、二酸化珪素膜３４を用いてパター
ン化して形成した窒化硅素膜３３をマスクとして
例えばＰ型シリコン結晶基板３１と同一導電型の
不純物例えばボロンをイオン注入し且つシリコン
基板３１の露出部を選択酸化して素子領域と非素
子領域の分離を行なつた後、ゲート電極形状を有
するホトレジスト３９ａを形成した状態を示した
ものである。３２はあらかじめ設けた薄い二酸化
珪素膜である。３５ａは非素子領域に形成した厚
い二酸化珪素膜であり、３５ｂはボロン拡散層で
ある。
ン化して形成した窒化硅素膜３３をマスクとして
例えばＰ型シリコン結晶基板３１と同一導電型の
不純物例えばボロンをイオン注入し且つシリコン
基板３１の露出部を選択酸化して素子領域と非素
子領域の分離を行なつた後、ゲート電極形状を有
するホトレジスト３９ａを形成した状態を示した
ものである。３２はあらかじめ設けた薄い二酸化
珪素膜である。３５ａは非素子領域に形成した厚
い二酸化珪素膜であり、３５ｂはボロン拡散層で
ある。
第２図ｂは、前記ホトレジスト３９ａを耐腐蝕
マスクとして前記二酸化珪素膜３４を腐蝕除去し
てゲート電極形状を有する二酸化珪素膜３４′を
形成し、前記ホトレジスト３９ａを除去した後、
前記二酸化珪素膜３４′を耐腐蝕マスクとして素
子領域上に露出した窒化珪素膜３３を腐蝕除去し
てゲート部のみに窒化珪素膜３３′を残してから、
前記窒化珪素膜３３′を耐イオン注入マスクとし
てソース・ドレイン領域に基板と異なる導電型不
純物をイオン注入することによりソース・ドレイ
ン４０，４０′を形成した状態を示してある。
マスクとして前記二酸化珪素膜３４を腐蝕除去し
てゲート電極形状を有する二酸化珪素膜３４′を
形成し、前記ホトレジスト３９ａを除去した後、
前記二酸化珪素膜３４′を耐腐蝕マスクとして素
子領域上に露出した窒化珪素膜３３を腐蝕除去し
てゲート部のみに窒化珪素膜３３′を残してから、
前記窒化珪素膜３３′を耐イオン注入マスクとし
てソース・ドレイン領域に基板と異なる導電型不
純物をイオン注入することによりソース・ドレイ
ン４０，４０′を形成した状態を示してある。
第２図ｃは、例えばCVD法により二酸化珪素
膜４２ａを成長させて層間絶縁膜を形成してか
ら、ホトレジスト３９ｂを用いてゲート電極部及
びコンタクト部以外を被つた状態を示してある。
ただし、ゲート電極部の穴の寸法はゲート寸法に
あわせる必要はなく、少し広く取つてもよい。
膜４２ａを成長させて層間絶縁膜を形成してか
ら、ホトレジスト３９ｂを用いてゲート電極部及
びコンタクト部以外を被つた状態を示してある。
ただし、ゲート電極部の穴の寸法はゲート寸法に
あわせる必要はなく、少し広く取つてもよい。
第２図ｄは、前記ホトレジスト３９ｂを耐腐蝕
マスクとしてゲート電極部及びコンタクト部に露
出している前記二酸化珪素膜４２ａを腐蝕除去し
て４２ｂを残留させた後、前記ホトレジスト３９
ｂを除去した状態を示してある。
マスクとしてゲート電極部及びコンタクト部に露
出している前記二酸化珪素膜４２ａを腐蝕除去し
て４２ｂを残留させた後、前記ホトレジスト３９
ｂを除去した状態を示してある。
第２図ｅは、ゲート電極部の前記窒化珪素膜３
３′を腐蝕除去した後、コンタクト部及びゲート
電極部に露出している前記二酸化珪素膜３２を一
旦腐蝕除去してから、新らたなゲート酸化膜３６
ａを再び成形し、次にコンタクト部以外の表面を
ホトレジスト４３ａで被つた状態を示してある。
３′を腐蝕除去した後、コンタクト部及びゲート
電極部に露出している前記二酸化珪素膜３２を一
旦腐蝕除去してから、新らたなゲート酸化膜３６
ａを再び成形し、次にコンタクト部以外の表面を
ホトレジスト４３ａで被つた状態を示してある。
第２図ｆは、前記ホトレジスト４３ａを耐腐蝕
マスクとしてコンタクト部に露出している二酸化
珪素膜３６ｂを腐蝕除去した後、前記ホトレジス
ト４３ａを除去してからリンドープポリシリコン
３７を用いてコンタクト部及びゲート電極部の溝
を十分に埋めた状態を示してある。このように
CVD法によりポリシリコンを成長させて溝を埋
めた場合は、膜厚を適当に選ぶことにより溝が埋
まりかつ表面が平坦にできる。
マスクとしてコンタクト部に露出している二酸化
珪素膜３６ｂを腐蝕除去した後、前記ホトレジス
ト４３ａを除去してからリンドープポリシリコン
３７を用いてコンタクト部及びゲート電極部の溝
を十分に埋めた状態を示してある。このように
CVD法によりポリシリコンを成長させて溝を埋
めた場合は、膜厚を適当に選ぶことにより溝が埋
まりかつ表面が平坦にできる。
第２図ｇは、前記リンドープポリシリコン３７
をエツチングしてゆきコンタクト部及びゲート電
極部の溝の部分にのみリンドープポリシリコン３
７ａ，３７ｂを残した状態を示してある。
をエツチングしてゆきコンタクト部及びゲート電
極部の溝の部分にのみリンドープポリシリコン３
７ａ，３７ｂを残した状態を示してある。
第２図ｈは、例ばCVD法により二酸化珪素膜
４２ｃを成長させた後、ホトレジスト４３ｂを用
いてコンタクト部以外を被つた状態を示す。この
際ホトレジストのコンタクト孔の寸法は実際に形
成しようとするコンタクトホールの寸法より大き
くとつても問題はなく、このために多部の目合せ
ずれが起きてもコンタクト上の二酸化珪素膜は容
易に除去できる。
４２ｃを成長させた後、ホトレジスト４３ｂを用
いてコンタクト部以外を被つた状態を示す。この
際ホトレジストのコンタクト孔の寸法は実際に形
成しようとするコンタクトホールの寸法より大き
くとつても問題はなく、このために多部の目合せ
ずれが起きてもコンタクト上の二酸化珪素膜は容
易に除去できる。
第２図ｉは、前記ホトレジスト４３ｂを耐腐蝕
マスクとして露出している前記二酸化珪素膜４２
ｃを腐蝕除去した後、前記ホトレジスト４３ｂを
除去し、次に例えばアルミニウム等を用いて配線
４４を形成しアロイした状態を示してある。
マスクとして露出している前記二酸化珪素膜４２
ｃを腐蝕除去した後、前記ホトレジスト４３ｂを
除去し、次に例えばアルミニウム等を用いて配線
４４を形成しアロイした状態を示してある。
このように本発明によれば、ソース・ドレイン
領域に不純物を注入した後高温処理を行うことな
く、素子表面の平坦化が行なわれるので不純物分
布のくずれ等々の変動を生じる恐れはない。この
ためにゲートマスク寸法に不純物分布の変動分を
あらかじめ見込む必要はなく、その分だけゲート
寸法を短くできる。その他本発明によれば、層間
絶縁膜厚を1μm程度に厚くしても、コンタクト部
の大部分はリンドープポリシリコンで埋められて
いるためにコンタクト部における段差は従来のも
のと変わりなく配線の断線等々を心配する必要は
なく、かつ浅い不純物拡散層でもアロイスパイク
の心配もない。またこのように厚い層間絶縁膜を
形成できることから、配線に用いているアルミニ
ウム等々の配線容量は従来のものに比べて非常に
小さくなる。
領域に不純物を注入した後高温処理を行うことな
く、素子表面の平坦化が行なわれるので不純物分
布のくずれ等々の変動を生じる恐れはない。この
ためにゲートマスク寸法に不純物分布の変動分を
あらかじめ見込む必要はなく、その分だけゲート
寸法を短くできる。その他本発明によれば、層間
絶縁膜厚を1μm程度に厚くしても、コンタクト部
の大部分はリンドープポリシリコンで埋められて
いるためにコンタクト部における段差は従来のも
のと変わりなく配線の断線等々を心配する必要は
なく、かつ浅い不純物拡散層でもアロイスパイク
の心配もない。またこのように厚い層間絶縁膜を
形成できることから、配線に用いているアルミニ
ウム等々の配線容量は従来のものに比べて非常に
小さくなる。
さらに本発明によれば、ゲートポリシリコン膜
厚が厚くなるためにポリシリコンの層抵抗も非常
に小さくなる。
厚が厚くなるためにポリシリコンの層抵抗も非常
に小さくなる。
以上のように本発明によれば、素子表面が平坦
で、ゲートポリシリコンの層抵抗および配線容量
が小さくかつアロイドスパイクの発生を防いで高
集積化に適した半導体装置が容易に得られる。
で、ゲートポリシリコンの層抵抗および配線容量
が小さくかつアロイドスパイクの発生を防いで高
集積化に適した半導体装置が容易に得られる。
第１図ａ〜ｅの各図は、従来知られている高温
リン処理により表面平坦化する製造プロセスを用
いてIGFETを製造する場合のプロセスを順を追
つて示した模式的断面図であり、第２図ａ〜ｉの
各図は、本発明による表面を平坦化する製造プロ
セスを用いてIGFETを製造した一実施例につい
てそのプロセスを順を追つて示した模式的断面図
である。 図において、１１：シリコン基板、１２：二酸
化珪素膜、１３：素子領域形状を有する窒化珪素
膜、１４：素子領域形状を有する二酸化珪素膜、
１５ａ：二酸化珪素膜、１５ｂ：ボロン拡散層、
１６：ゲート酸化膜、１７：ポリシリコン、１
７′：ゲート電極ポリシリコン、１８：二酸化珪
素膜、１８′：ゲート電極形状を有する二酸化珪
素膜、１９：ゲート電極形状を有するホトレジス
ト、２０，２０′：ソース・ドレイン領域におけ
る不純物、２１：ゲート電極を被う二酸化珪素
膜、２２：CVD法による二酸化珪素膜、２３：
ホトレジスト、２４：配線アルミニウム、３１：
シリコン基板、３２：二酸化珪素膜、３３：素子
領域形状を有する窒化珪素膜、３３′：ゲート電
極形状を有する窒化珪素膜、３４：素子領域形状
を有する二酸化珪素膜、３４′：ゲート電極形状
を有する二酸化珪素膜、３５ａ：二酸化珪素膜、
３５ｂ：ボロン拡散層、３６ａ：ゲート酸化膜、
３６ｂ：ゲート酸化膜形成時にコンタクト部に形
成される二酸化珪素膜、３７：リンドープポリシ
リコン、３７ａ：ゲート電極リンドープポリシリ
コン、３７ｂ：コンタクト部におけるリンドープ
ポリシリコン、３９ａ：ゲート電極形状を有する
ホトレジスト、３９ｂ：ゲート、コンタクト部以
外を被つたホトレジスト、４０，４０′：ソー
ス・ドレイン領域における不純物、４２ａ：
CVD法による二酸化珪素膜、４２ｂ：ゲート・
コンタクト部以外を被つた二酸化珪素膜、４２
ｃ：CVD法による二酸化珪素膜、４３ａ：コン
タクト部以外を被つたホトレジスト（ただしゲー
ト電極上のコンタクトは被われている）、４３
ｂ：コンタクト部以外を被つたホトレジスト、４
４：配線アルミニウムをそれぞれ示す。
リン処理により表面平坦化する製造プロセスを用
いてIGFETを製造する場合のプロセスを順を追
つて示した模式的断面図であり、第２図ａ〜ｉの
各図は、本発明による表面を平坦化する製造プロ
セスを用いてIGFETを製造した一実施例につい
てそのプロセスを順を追つて示した模式的断面図
である。 図において、１１：シリコン基板、１２：二酸
化珪素膜、１３：素子領域形状を有する窒化珪素
膜、１４：素子領域形状を有する二酸化珪素膜、
１５ａ：二酸化珪素膜、１５ｂ：ボロン拡散層、
１６：ゲート酸化膜、１７：ポリシリコン、１
７′：ゲート電極ポリシリコン、１８：二酸化珪
素膜、１８′：ゲート電極形状を有する二酸化珪
素膜、１９：ゲート電極形状を有するホトレジス
ト、２０，２０′：ソース・ドレイン領域におけ
る不純物、２１：ゲート電極を被う二酸化珪素
膜、２２：CVD法による二酸化珪素膜、２３：
ホトレジスト、２４：配線アルミニウム、３１：
シリコン基板、３２：二酸化珪素膜、３３：素子
領域形状を有する窒化珪素膜、３３′：ゲート電
極形状を有する窒化珪素膜、３４：素子領域形状
を有する二酸化珪素膜、３４′：ゲート電極形状
を有する二酸化珪素膜、３５ａ：二酸化珪素膜、
３５ｂ：ボロン拡散層、３６ａ：ゲート酸化膜、
３６ｂ：ゲート酸化膜形成時にコンタクト部に形
成される二酸化珪素膜、３７：リンドープポリシ
リコン、３７ａ：ゲート電極リンドープポリシリ
コン、３７ｂ：コンタクト部におけるリンドープ
ポリシリコン、３９ａ：ゲート電極形状を有する
ホトレジスト、３９ｂ：ゲート、コンタクト部以
外を被つたホトレジスト、４０，４０′：ソー
ス・ドレイン領域における不純物、４２ａ：
CVD法による二酸化珪素膜、４２ｂ：ゲート・
コンタクト部以外を被つた二酸化珪素膜、４２
ｃ：CVD法による二酸化珪素膜、４３ａ：コン
タクト部以外を被つたホトレジスト（ただしゲー
ト電極上のコンタクトは被われている）、４３
ｂ：コンタクト部以外を被つたホトレジスト、４
４：配線アルミニウムをそれぞれ示す。
Claims (1)
- １ シリコン結晶基板表面に熱酸化により二酸化
珪素膜を形成し前記二酸化珪素膜上に窒化珪素膜
を形成した後前記窒化珪素膜上に素子領域形状を
有するホトレジスト膜を形成する工程、前記ホト
レジストを耐腐蝕マスクとして非素子領域上の前
記窒化珪素膜を腐蝕除去し前記素子領域形状を有
する窒化珪素膜を耐イオン注入マスクとして非素
子領域に基板と同一導電型の不純物を前記二酸化
珪素膜を通してイオン注入した後前記窒化珪素膜
を耐酸化マスクとして非素子領域に二酸化珪素膜
を形成する工程、ゲート電極形状を有するホトレ
ジストを形成しこれを耐腐蝕マスクとして前記窒
化珪素膜上の二酸化珪素膜を腐蝕除去しゲート電
極形状を有する二酸化珪素膜を形成した後前記二
酸化珪素膜を耐腐蝕マスクとして窒化珪素膜を腐
蝕除去しゲート部以外の窒化珪素膜を形成する工
程、前記ゲート部の窒化珪素膜を耐イオン注入マ
スクとしてソース・ドレイン領域に基板と異なる
導電型の不純物をイオン注入する工程、厚い二酸
化珪素膜を形成しホトレジストを耐腐蝕マスクと
してゲート電極およびコンタクト部の前記二酸化
珪素膜を腐蝕除去する工程、前記ゲート電極形状
を有する窒化珪素膜を腐蝕除去しコンタクト・ゲ
ート部の二酸化珪素膜腐蝕除去した後熱酸化法に
よりゲート酸化膜を形成する工程、ホトレジスト
を耐腐蝕マスクとしてコンタクト部の二酸化珪素
膜を腐蝕除去してからリン・ドープポリシリコン
を用いてコンタクト・ゲート部の溝を完全に埋め
る工程、前記溝を埋めたリン・ドープポリシリコ
ン以外の表面に堆積したリン・ドープポリシリコ
ンを腐蝕除去する工程、表面に二酸化珪素膜を形
成した後ホトレジストを耐腐蝕マスクとして前記
二酸珪素膜を腐蝕除去しコンタクトホールを形成
する工程、を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174224A JPS5797672A (en) | 1980-12-10 | 1980-12-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174224A JPS5797672A (en) | 1980-12-10 | 1980-12-10 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5797672A JPS5797672A (en) | 1982-06-17 |
| JPS641942B2 true JPS641942B2 (ja) | 1989-01-13 |
Family
ID=15974888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55174224A Granted JPS5797672A (en) | 1980-12-10 | 1980-12-10 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5797672A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250486A (ja) * | 1996-03-08 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US5846862A (en) | 1997-05-20 | 1998-12-08 | Advanced Micro Devices | Semiconductor device having a vertical active region and method of manufacture thereof |
-
1980
- 1980-12-10 JP JP55174224A patent/JPS5797672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5797672A (en) | 1982-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| JPH0728040B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JPS641942B2 (ja) | ||
| JPH0370139A (ja) | 光学的記録再生方法 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| JPS6310896B2 (ja) | ||
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| JP3608999B2 (ja) | 半導体装置の製造方法 | |
| JPH03109739A (ja) | 薄膜半導体装置の製法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPS6237543B2 (ja) | ||
| JP2870757B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH07335873A (ja) | 半導体装置の製造方法 | |
| JP2000049335A (ja) | 半導体装置及びその製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH11150266A (ja) | 半導体装置及びその製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH11297985A (ja) | 半導体装置とその製造方法 | |
| JPH0527995B2 (ja) |