JPH0785259B2 - 空間フイルタ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデイジタルフイルタに関するもので、特に２次
元的な広がりをもつ空間フイルタに関するものである。

［従来の技術］ デジタル画像の空間フイルタは、画像の特徴抽出、雑音
除去、画像の尖鋭化などのために広く用いられている。
この種の空間フイルタが、例えば第２図に示すように５
×５の要素から成つている場合、それらを実現する回路
は25個のラツチ回路20と、25個の係数掛算器K₁₁〜K
₅₅と、加算回路21が信号S₁₁とS₂₁を加算する４つの加算
器で構成されているため全体として合計24個の加算器と
で構成されており、部品点数が非常に多くなるばかりで
なく、回路や部品間の配線も複雑になつていた。また第
２図において、ハードを簡潔化するために係数を固定に
して係数掛算器を簡略にしても、必要とするフイルタの
特性毎に異なるハードウエアを構成しなければならなく
なる。

［発明が解決しようとする問題点］ 従来の空間フイルタは部品点数が非常に多く、回路や部
品間の配線が複雑であつた。

本発明は上記従来例に鑑みてなされたもので、少ない部
品点数で数種の標準的な空間フイルタを構成できる空間
フイルタを提供することを目的とする。

［問題点を解決するための手段］ この問題点を解決する一手段として、例えば第１図に示
す実施例の空間フイルタは、第１のフイルタ回路として
の加算器5,6,7とセレクタ10,11と、第２のフイルタ回路
として１次元フイルタ14と１次元フイルタ14の出力を選
択するセレクタ11,13とを備える。

［作用］ かかる第１図の構成において、入力ポート１〜４より入
力された走査線の異なる画像データのうち入力ポート1,
2の画像データを加算器５によつて加算する。加算器５
の出力を遅延するかをセレクタ10によつて選択し、加算
器７に入力する。一方入力ポート3,4より入力された画
像データは加算器６によつて加算され、係数器９によつ
て係数がかけられる。セレクタ11〜13のＡ側が選択され
ている時は係数器９の出力は加算器７によつて入力ポー
ト1,2の画像データに加えられ、１次元フイルタ14を通
して出力ポート15に出力される。一方、セレクタ11〜13
のＢ側が選択されている時は、係数器９の出力が１次フ
イルタ14で計算され、セレクタ10の出力と加算されて出
力される。

［実施例］ 以下、添付図面に従つて本発明の実施例を詳細に説明す
る。

［空間フイルタ回路の説明（第１図）］ 第１図は本発明の一実施例の空間フィルタ回路で、１〜
４は画像データを入力する入力ポート、５〜７は画像デ
ータ間の加算を行う加算器、８は画像データを２画素分
遅らせる遅延回路、９は係数Kmを掛ける係数器である。
10〜13は２入力データA,Bのうち一方をセレクトして出
力するセレクタ、14は１次元フイルタ、15はフイルタリ
ング画像データの出力ポートである。

本実施例の空間フイルタによれば後述するように種々の
空間フイルタを構成することができるが、説明のために
フイルタの核を とした平滑化フイルタについて考える。この場合セレク
タ10〜13はすべてＡをセレクトするよう設定しておく。

入力される画像データはラスタスキヤンされたデータ
で、入力ポート１にはｎ−1,n,n＋１…ラインが、入力
ポート２にはn,n＋1,n＋２…ラインが、入力ポート３に
はｎ＋1,n＋2,n＋３…ラインがそれぞれ同期して入力さ
れる。加算器５は入力ポート１と入力ポート２のデータ
を遂次加算していき、その出力はセレクタ10のＡ側に入
力され、信号線16として加算器７の一方の入力に接続さ
れる。

一方、入力ポート４の入力ラインはすべてグランドに接
続しておくことにより、入力ポート３のデータはそのま
ま加算器６を通り、係数器９でKm倍され、セレクタ11を
通して加算器７の他方の入力に接続される。このときKm
が１とすると、加算器７の出力信号17はI₀＋I₁＋I₂とな
る。この信号17はセレクタ12のＡ側入力され、１次元フ
イルタ14に伝えられる。１次元フイルタ14の出力はセレ
クタ13によつて出力ポート15に伝えられる。

［１次元フィルタの説明（第３図）］ 第３図は１次元フイルタ14の細部を示す図で、30〜34は
係数器、35はラツチ、36は加算器である。前記の平滑化
フイルタの場合には係数器30〜34の係数K₀〜K₄を順に、
0,1,1,1,0に設定すれば良く、時間ｔにおける１次元フ
イルタ14の入力をDtで表わすことにすれば出力37には K₀・Dt−_４＋K₁・Dt−_３＋K₂・Dt−_２ ＋K₃・Dt−_１＋K₄・Dt が得られるから、係数に従つてその出力は Dt−_３＋Dt−_２＋Dt−_１ となる。入力ポート１にはｎ−１ライン目、入力ポート
２にはｎライン目、入力ポート３にはｎ＋１ライン目の
データが入力されているから、Dtは各入力ポートのデー
タをIn−₁,In,In＋_１とすると、In−_１＋In＋In＋１で
表わされる。

従つて出力ポート15に出力される信号は、 Ｏ＝In−1 t−３＋In−1 t−２＋In−1 t−１ ＋In ｔ−３＋In ｔ−２＋In ｔ−１ ＋ ＋In＋１ ｔ−３＋ In＋１ ｔ−２＋In＋1 t−
１ となる。

［他のフイルタ例の説明（第１図）（第３図）（第４
図）］ 第４図（ａ）〜（ｂ）に本実施例の空間フイルタで構成
できる他のフイルタの核の例を示す。

第４図（ａ）は前述の平滑化フイルタである。

第４図（ｂ）はkm＝2,K₀＝0.K₁＝1,K₂＝2,K₃＝1,K₄＝０
としたときに得られる、重みをつけて雑音除去及び画像
のシャープさを強調するフイルタである。このとき１次
元フイルタ14の入力は Dt＝In−_１＋2In＋In＋_１ であり、１次元フイルタ14の出力は、 Dt−_３＋２・Dt−_２＋Dt−_１となり、出力ポート15に出
力される信号は、 Ｏ＝In−1 t−3 ＋2In−1 t−２＋In−1 t−１ ＋2In ｔ−３＋4In ｔ−２＋In ｔ−１ ＋ In＋１ ｔ−３ ＋2In＋１ ｔ−２ ＋ In−1 t
−１ で表わされ、これは下記のようにも書くことができ、第
４図（ｂ）のフイルタリングがなされていることがわか
る。

第４図（ｃ）も平滑化フイルタであり、これを実現する
ためには第１図における実施例のセレクタ10〜13はＢ側
をセレクトするように設定して用いる。Km＝1,K₀＝0,K₁
＝1,K₂＝1,K₃＝1,K₄＝０とし、I₀にｎ−_１ライン、I₁に
ｎ＋_１ライン、I₂にｎライン、I₃をグランドに接続して
おく。I₂の信号は加算器６、係数器９、セレクタ12を通
り、１次元フイルタ14によつて In t−３＋In t−２＋In t−１ を得る。

一方、I₀とI₁は加算器５によつて加算され、遅延回路８
によつて２画素分遅延した後、加算器７によつて１次元
フイルタ14の出力と加算される。加算結果はデータセレ
クタ13を通して出力ポート15に導かれ、下式が得られ
る。

Ｏ＝In−1 t−２ ＋In ｔ−３＋In ｔ−２＋In ｔ−１ In＋1 t−２ 第４図（ｄ）は良く用いられる画像の尖鋭化用の２次微
分フイルタで、第４図（ｃ）と同様にセレクタ10〜13は
Ｂ側はセレクトするように設定し、Km＝−1,K₀＝0,K₁＝
−1,K₂＝4,K₃＝−1,K₄＝０とすることで、 Ｏ＝In−1 t−２ ＋In ｔ−３−4 In ｔ−２＋In ｔ−１ ＋In＋1 t−２ を得ることができるので、外部で−１の係数をかければ
良い。この係数はセレクタ13の出力にもつても良いし、
あるいはセレクタ10の出力に−１の係数器をもたせて加
算器７を加減器としても良い。

第４図（ｅ）と第４図（ｆ）は共に境界検出用の１次微
分フイルタで良く知られてprewriteのオペレータを構成
する要素である。第４図（ｅ）はI₀（またはI₁）のポー
トとI₂（またはI₃）０ポートを使い、I₀に第ｎ−_１ライ
ン、I₂に第ｎ＋_１ラインを接続し、他のポートはグラン
ドにおとしておく。セレクタ10〜13はＡ側をセレクトす
るように設定しておき、Km＝−1,K₀＝0,K₁＝1,K₂＝1,K₃
＝1,K₄＝０とすると、１フイルタ14の入力DtはDt＝In−
_１−In＋_１となるため、出力ポート15には、 Ｏ＝In−1 t−3 ＋In−1 t−２＋In−1 t−１ ＋０ ＋０ ＋０ ＋In＋１ ｔ−３ ＋In＋１ ｔ−２ ＋ In＋1 t−
１ となる。

第４図（ｆ）の場合は第ｎ−₁,第n,第ｎ＋_１ラインをそ
れぞれI₀,I₂,I₁に接続し、セレクタ10〜13はＡ側をセレ
クトするように設定し、Km＝1,K₀,K₀＝0,K₁＝1,K₂＝0,K
₃＝−1,K₄＝０にすると、１次元フイルタの入力DtはDt
＝In−_１＋In＋In＋_１、その出力はDt−_３−Dt−_１とな
るため、出力ポート15には、 Ｏ＝In−1 t−３＋０ −In−1 t−１ ＋In ｔ−３＋０ −n t−１ ＋In−1 t−３＋０ −In＋1 t−１ が出力される。

第４図（ｇ）と第４図（ｈ）はやはり１次微分フイルタ
でsobelのオペレータを構成する要素である。入力の接
続とセレクタは第４図（ｅ）、第４図（ｆ）と同じで第
４図（ｇ）ｎにおいてはK₂＝２、第４図（ｈ）について
はKm＝２とすることで実現できる。

以上本実施例では３×３のマトリクスで構成される良く
知られたフイルタに関して説明したが、他の核をもつフ
イルタを構成することは容易であるし、本実施例の構成
では５×４の核をもつフイルタまで実施することができ
る。

なお本実施例においては第１群の入力としてI₂とI₃、第
２群の入力としてI₀とI₁というように各々２個の倍につ
いて説明したが、これらは独立に１個でも良いし３個以
上でも良い。また１次元フイルタは５画素分で説明した
が、１画素以上であれば、本発明を損なうものではな
い。

［発明の効果］ 以上述べた如く本発明によれば、部品点数が少なく配線
も容易で、しかも各種の２次元フイルタを構成できる空
間フィルタを提供できるという効果がある。

【図面の簡単な説明】 第１図は本実施例の空間フイルタのブロツク図、 第２図は従来例の５×５の２次元フイルタのブロツク
図、 第３図は本実施例の１次元フイルタのブロツク図、 第４図（ａ）〜（ｈ）は本実施例で実現できる２次元フ
イルタの一例を示す図である。 図中、１〜４……入力ポート、５〜7,36……加算器、８
……遅延回路、9,30〜34……係数器、10〜13……セレク
タ、14……一次元フイルタ、15……出力ポート、35……
ラツチである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】走査線の異なる複数個のデジタル画像デー
   タを入力する入力手段と、 前記入力手段から同時に入力された複数個の画像データ
   のうち所定のものを加算合成する第１のフィルタ手段
   と、 前記第１のフィルタ手段の出力信号が入力される遅延手
   段と、 前記入力手段から同時に入力された複数個の画像データ
   のうち前記第１のフィルタ手段に入力されなかった残り
   の画像データを加算合成する第２のフィルタ手段と、 加算手段と、 画像データを走査線方向についてフィルタリングする第
   ３のフィルタ手段と、 データパス選択手段とを有する空間フィルタであって、 前記データパス選択手段は、第１の状態において、前記
   第１のフィルタ手段の出力と前記第２のフィルタ手段の
   出力とを前記加算手段の入力とし、前記加算手段の出力
   信号を前記第３のフィルタ手段の入力とし、前記第３の
   フィルタ手段の出力を出力ポートに接続するよう設定
   し、 第２の状態において、前記第１のフィルタ手段の出力を
   前記遅延手段の入力とし、前記第２のフィルタ手段の出
   力を前記第３のフィルタ手段の入力とし、前記遅延手段
   の出力と前記第３のフィルタ手段の出力を前記加算手段
   の入力とし、前記加算手段の出力を前記出力ポートに接
   続するように設定する ことを特徴とする空間フィルタ。