JPH0795648B2 - 高周波トランジスタの整合回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの入
出力の整合状態を、容易に、広帯域に、損失少なく、か
つ安価に調整できる高周波トランジスタの整合回路に関
するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（50オーム）に一致しない。電気信号を効率良く増幅
するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
50オームよりもはるかに小さいので、通常、入出力主線
路マイクロストリップラインに並列にインピーダンスの
低い素子を挿入して、インピーダンスの整合をとるよう
にしている。先端開放マイクロストリップライン（オー
プンスタブ）のインピーダンス、Zosは、 Zos＝−ｊ・cot βＬ （１） 但し、β＝２π／λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長、Ｌは
マイクロストリップラインの長さ、で与えられる。

したがって、ZosはβＬがπ/2、すなわち、Ｌがλ/4に
近づくにつれ小さくなり、適当な値を選ぶことにより、
トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第６
図に示す。第６図において、101は電界効果トランジス
タ（FET）、102は入力整合回路基板、103は出力整合回
路基板、104は入力端子に接続されるマイクロストリッ
プラインで構成された主線路、105は出力端子に接続さ
れるマイクロストリップラインで構成された主線路、10
6は前記トランジスタと前記入力整合回路基板を接続す
るワイヤー、107は前記トランジスタと前記出力整合回
路基板を接続するワイヤー、601は入力整合回路を形成
するオープンスタブ、602は出力整合回路を形成するオ
ープンスタブ、603、604はオープンスタブの長さを調整
するための島状電極（パッド）、605、606はオープンス
タブと調整用パッドを接続するためのワイヤーである。
この構造において、入力整合回路および出力整合回路の
調整は、オープンスタブに調整用パッドをワイヤーで接
続することにより、実質的にオープンスタブの長さを調
整することによって行っている。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第７図に示す。第７図において、101は電界効果トラ
ンジスタ（FET）、701は入力整合調整回路基板、702は
出力整合調整回路基板、104は入力端子に接続されるマ
イクロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、703は入力インピーダンス整合用チップコ
ンデンサ、704は出力インピーダンス整合用チップコン
デンサで、703、704のチップコンデンサはともに、下電
極はアースされている台座の上に接続され、上電極はワ
イヤーでトランジスタと入出力整合調整回路基板の主線
路マイクロストリップラインに接続されている。705、7
06は前記トランジスタと前記チップコンデンサを接続す
るワイヤー、707、708は、前記チップコンデンサと前記
入出力整合調整回路基板の主線路マイクロストリップラ
インを接続するワイヤーである。709、710は入出力整合
を調整するためのパッド、711、712は主線路マイクロス
トリップラインと調整用パッドを接続するためのワイヤ
ーである。この構造において、入出力整合はチップコン
デンサとそれを接続しているワイヤーのインダクタンス
で主に整合をとるようにし、補助的に入出力整合調整回
路基板において、調整用パッドをワイヤーで接続するこ
とにより行っている。

整合周波数の範囲をさらに広げようとすると、調整はさ
らに複雑となる。一般に整合周波数の広帯域化をはかる
ためには、第１の実施例の方法であれば、適当な位置に
オープンスタブを複数個設けることにより行う。第２の
実施例の方法の場合には、整合用チップコンデンサの数
を増して広帯域化する。実際には、実験的に最適値を決
定したり、コンピュータシミュレーションなどにより最
適値を決定する。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力FETの整合をとるのは困難であ
る。主線路のインピーダンスは一般に50オームであり、
これに対して高周波高出力FETのインピーダンスは一般
に数オームもしくは１オーム以下となっている。したが
って、これを整合させるためには、主線路とアース間に
かなり静電容量の大きいコンデンサを挿入することが必
要となる。実施例１に示したオープンスタブでこれを実
現するためには、（１）式より容易にわかるように、オ
ープンスタブの長さを、整合をとろうとしている周波数
の1/4波長にかなり近い長さにする必要がある。しかし
オープンスタブのインピーダンスは、cotβＬで変化
し、1/4波長付近では、スタブ長がわずかに変化しても
その値は大きく変化することになり、実際の調整は極め
て困難となる。したがって第１の実施例の方法は、高周
波高出力FETトランジスタの整合をとるのには適してい
ない。

また第２の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第１の従来例よりも、インピ
ーダンスの低い高周波高出力FETとの整合をとりやすい
が、チップコンデンサの静電容量の値を微調整するのが
困難であり、そこで入出力整合回路基板上にオープンス
タブを形成し、このオープンスタブの長さを微調整する
ことによって、整合微調整を行う必要がある。また整合
用コンデンサは、主線路とアース間に挿入されるため、
信号の伝送損失を少なくするためには、誘電体損失など
コンデンサとしての損失のきわめて小さいことが要求さ
れ、そのため必然的に高価なものとなる。さらに製造す
る上でチップを実装するため工数が増し、またチップ取
り付け部が別にいるなどから小型高集積化が困難であ
り、その結果製造コストも高くなる。

また広帯域化を図る場合、実験的に決めたり、コンピュ
ータシュミレーションを行う必要があり、非常に時間と
労力を必要とし、コスト上昇の要因となる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの入出
力インピーダンス整合回路において、主線路とアース間
に薄膜コンデンサもしくはインターデジタルコンデンサ
とマイクロストリップラインの直列回路を複数組有し、
前記薄膜コンデンサもしくはインターデジタルコンデン
サとそれに直列に接続されたマイクロストリップライン
で形成されるサセプタンスが、前記トランジスタに近い
ものほど大きく、かつ各段間のマイクロストリップライ
ンの長さが短くなっていることにより、前記トランジス
タとの整合状態を広帯域で調整できるようにしたもので
ある。

作用 本発明は上記した構成により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストが安く、広帯域で整合
できる高周波トランジスタの整合回路を提供するもので
ある。

実施例 以下本発明の高周波増幅器の整合回路の実施例につい
て、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の１実施例を示したものである。第１図において、101
は電界効果トランジスタ（FET）、102は入力整合回路基
板、103は出力整合回路基板、104は入力端子に接続され
るマイクロストリップラインで構成された主線路、105
は出力端子に接続されるマイクロストリップラインで構
成された主線路、106は前記トランジスタと前記入力整
合回路基板を接続するワイヤー、107は前記トランジス
タと前記出力整合回路基板を接続するワイヤー、108、1
09、110は入力整合用薄膜コンデンサ、111、112は出力
整合用薄膜コンデンサ、113、114、115、116、117は一
端を前記薄膜コンデンサの主線路に接続されていない側
の電極に接続されたマイクロストリップラインで、その
他端はアース端子、118、119に接続されている。入出力
整合回路基板はアルミナなどのセラミック基板を用い、
主線路およびマイクロストリップラインなどの導電部に
はCr−Auを用い、薄膜コンデンサとしては酸化硅素を誘
電体として用いた金属−誘電帯−金属構造の薄膜コンデ
ンサを用いた。またトランジスタとしてCaAsFETを、ま
た整合させる中心周波数として14GHzを用いた。アルミ
ナ基板の誘電率を9.8とした場合、14GHzにおける1/4波
長相当のマイクロストリップラインの長さは約2mmであ
る。

この構造において、入力整合および出力整合の調整は薄
膜コンデンサ108−112の静電容量の大きさと、マイクロ
ストリップライン113−117の長さを適当な値にすること
によって行う。

本方式における整合方法についてさらに詳しく説明す
る。前述したように、高出力用FETの入出力インピーダ
ンスは数オームから１オーム以下と主線路のインピーダ
ンス50オームに比べてかなり低い。そこで本実施例では
その整合をとるために主線路マイクロストリップライン
とアース間に薄膜コンデンサとマイクロストリップライ
ンを挿入している。この直列回路のインピーダンス、Zi
nは、 Zin＝1/jωＣ＋jZo・tanβＬ（２） ＝−ｊ（1/ωＣ−Zo・tanβＬ）（３） 但し、ω＝２πf,β＝２π／λ ｆは整合をとろうとしている周波数、Ｃは薄膜コンデン
サの静電容量、Zoはマイクロストリップラインの特性イ
ンピーダンス、λは整合をとろうとしている周波数の基
板内での波長、Ｌはマイクロストリップラインのアース
までの長さである。

で表わされる。従って、（３）式からわかるように、静
電容量Ｃとマイクロストリップラインの長さＬを適当に
選択することにより、Zinの値を数オームあるいは１オ
ーム以下にすることは容易である。

本実施例では整合する周波数範囲を広くする、すなわち
広帯域化するために、整合用薄膜コンデンサと短絡マイ
クロストリップラインの段数を多くしている。その効果
を第２図に示すいわゆるスミスチャートで説明する。第
２図はスミスチャートで、とくにアドミッタンス表示し
たものである。正規化インピーダンスを50オームにとっ
ている。従って円の中心点Ｃは50オームのインピーダン
スに対応しており、したがって整合回路のインピーダン
スがこの点、すなわち、50オームになれば整合がとれた
ことになる。円の左端、点Ｓは０オーム、いいかえれば
ショートに対応する。円の右端、点Ｏは、インピーダン
ス、∞、いいかえれば、オープンに対応する。第２図に
おける点Ｓと点Ｃを通る円Ａはコンダクタンス、１の円
を表わす。また曲線Ｅはサセプタンス、１の曲線であ
り、これにより左側はサセプタンスが１以上を表わす。
高周波高出力トランジスタの入出力インピーダンスは１
オーム、あるいはそれ以下であり、通常、Ａの内部の点
で、点Ｓ近傍の値をとり、例えば点Ｘ、をとる。整合を
とることは、スミスチャート上で考えた場合、点Ｘを点
Ｃまで整合回路で移動させることと等価である。その代
表例が円Ａ上の点Ｙを経由して点Ｃにいたる曲線P1、C1
に対応した整合方法である。P1は、位相回転量であり、
トランジスタから整合用コンデンサまでの間に直列に入
るマイクロストリップラインの長さに対応し、C1は主線
路に並列に接続されるサセプタンスに対応する。P1に対
応する特性は、近似的に、トランジスタと整合回路を接
続するワイヤーでも得ることができる。C1に対応する値
は、薄膜コンデンサとそれに接続された先端短絡マイク
ロストリップラインのサセプタンスに対応する。これが
１段整合の場合の例である。しかしこの方法では広帯域
の整合をとることはできない。

一般に、広帯域の整合をとるためには、点Ｃに移動させ
るまでに、できるだけ位相回転（スミスチャート上で回
転させることと等価）を大きくしてやればよい。なぜな
ら位相回転により、より広い周波数範囲をスミスチャー
ト上で１点に集められるからである。本実施例ではその
ために、整合素子の段数を増やしている。さらにその整
合素子の定数に一定の関係を与えておくことにより、ほ
とんど調整の必要なく広帯域の整合がとれるようにした
ものである。その動作の説明を、第２図を用いてさらに
行う。

いまトランジスタの入力インピーダンスが点Ｘにあり、
点Ｘは等コンダクタンス円、M1の中にあるとする。M1は
円Ａの中にあり、点Ｘを含む。トランジスタと整合用薄
膜コンデンサ108を接続するワイヤー106およびマイクロ
ストリップラインに位相回転させ、その値が、円M1の上
端の点X1にくるように設定する。そこで第１段目の整合
用薄膜コンデンサ108と短絡マイクロストリップライン1
13の値は、コンダクタンス円M1を、点X2まで移動するよ
うに設定する。この時、点X2は、点Ｘよりも小さいサセ
プタンスを有する曲線N2上にもってくるようにする。次
に第１と第２の薄膜コンデンサの段間マイクロストリッ
プラインの位相回転により、点X2を、等コンダクタンス
円M2上の点X3にもってくるように、マイクロストリップ
ラインの長さを設定する。次に第２の薄膜コンデンサ10
9と短絡マイクロストリップライン114により、点X3が点
X4まで移動するようにその値を設定する。この時、点X4
は、点X2よりも小さいサセプタンスを有する曲線N3上に
もってくるようにする。次に第２と第３の薄膜コンデン
サの段間マイクロストリップラインの位相回転により、
点X4を、コンダクタンス円Ａ上の点X5にもってくるよう
にマイクロストリップラインの長さを設定する。次に第
３の薄膜コンデンサ110と短絡マイクロストリップライ
ン115により、点X5を点Ｃまで移動させることにより、
中心周波数において整合をとる。これにより位相が２回
転半しており整合させたい周波数近くで、広帯域の整合
をとることができる。

この時、整合回路の定数の決め方として、本実施例で示
したように、最初の等コンダクタンス円が円Ａの中にあ
り、整合回路の段数が進むにしたがって、円Ａに近づ
き、かつサセプタンスが小さくなるように設定しておけ
ば、位相回転を繰り返しながら、整合点Ｃに集束するよ
うにすることができる。このことは、整合用薄膜コンデ
ンサと先端短絡マイクロストリップラインで構成するサ
セプタンスが、前段のものほど大きいことに対応する。
先端短絡マイクロストリップラインの長さを同じとする
と、薄膜コンデンサの値が前段のものほど大きいことに
対応する。また薄膜コンデンサの値が同じであれば、サ
セプタンス値が負にならない範囲で、マイクロストリッ
プラインの長さを長くしておくことに対応する。また段
間マイクロストリップラインの長さは、前段のものほ
ど、等コンダクタンス円の直径が短く位相回転量が少な
くて良いことから、前段のものほどその長さが短くなっ
ていることに対応する。段間マイクロストリップライン
の長さの最大値は円Ａ内で位相回転させる場合で、その
時の点Ｃからの見込み角は180度以下、すなわち、それ
だけの位相回転に必要なマイクロストリップラインの長
さは、1/4波長以下となる。

本実施例で示した点Ｘから、点X1までの移動調整は、ト
ランジスタと整合回路を接続するワイヤーの長さ、太
さ、本数で容易に調整することができる。したがってそ
の部分の調整さえすれば、容易に広帯域の整合をとるこ
とができる。本実施例の説明では、トランジスタの入力
インピーダンスが円Ａの中にあるとした。高周波高出力
用FETが10GHz−20GHzにおける入力インピーダンスは、
ほぼそのような値をとる。またもし円Ａの外にあったと
しても、最初の接続ワイヤーとマイクロストリップライ
ンの値によって、かなり広範囲での位相回転が可能であ
り、実質的に円Ａの中にもってくることができる。した
がって、同じように本実施例の回路により、広帯域で整
合をとることができる。

14GHzにおいて、１段で整合させた場合、整合のとれた
周波数範囲は、13.8−14.1GHzであったが、本実施例の
ように３段構成で整合させた場合には、12−15GHzで整
合させることができ、本実施例の方法により、整合周波
数帯域が0.3GHzから3GHzへと10倍に拡大した。

以上入力整合回路の説明をしたが、出力整合回路も同様
にして構成でき、同様の目的、効果の得られることは明
らかである。なお第１図では、出力整合回路は２段構成
の実施例を示している。段数が変化しても本実施例の各
段の回路定数の設定の仕方は前述の通りである。段数が
増すほど、整合回路での位相回転量が増し、広帯域での
整合が可能となる。

また（３）式からわかるように、マイクロストリップラ
インの長さを適当に選ぶことにより、整合用コンデンサ
の静電容量の値をきわめて小さく選ぶことができる。

例えば、Zin＝−j1（１オーム）としたい場合、１＝1/
ωＣ−ZotanβＬとなり、Ｃが小さくても、Ｌを大きく
すれば条件を満たせることがわかる。

このことは整合用コンデンサの電極面積をきわめて小さ
くできることを意味し、したがって、コンデンサの電極
面積に比例するコンデンサの損失をきわめて小さくでき
る。また逆に、少々、コンデンサの損失特性が、従来の
ものよりも悪くても使用できることになり、その場合に
はコストの低減になる。

またＬの長さとしては好ましい範囲が存在する。（３）
式からわかるように、Zinの値は、Ｌが０の時にＣの値
のみで決まる。Ｌが０から大きくなるにつれ、Zinは小
さくなり、やがて、1/ωＣ＝ZotanβＬの時、０とな
る。それまでZinは負の値、すなわちスミスチャート上
では、下半面（サセプタンスが正の領域）に存在する。
Ｌがそれより大きくなると、Zinは正の値となり、Ｌ＝1
/4波長の長さで、Ｃの値に関係なく、∞となり、インピ
ーダンス整合の役割を果たさなくなる。したがってＬの
長さは1/4波長以下とするのが適当であり、さらに、低
インピーダンスのトランジスタの整合に用いるために
は、ＣがＣとして効果的に作用する範囲、すなわち、1/
ωＣ＞ZotanβＬ（Zinが負、またはその逆数であるサセ
プタンスが正）の範囲の値をとることが好ましい。そし
てその条件内であれば、Ｌの長さを長くすることによっ
て、直列回路のサセプタンスを小さくすることができ
る。したがって本実施例のように、トランジスタに近い
側のものほど低いサセプタンスに設定する場合は、Ｃの
値がほとんど同じであっても、トランジスタに近い側の
先端短絡マイクロストリップラインの長さを、長くして
おけば本発明の効果が得られる。

本実施例では、入出力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは入力インピー
ダンスよりも高いので、入力整合のみに本実施例の方法
を用いてもよい。

さらに調整範囲の広い他の実施例を第３図示す。

第３図は、先端短絡マイクロストリップラインの長さの
調整をできるようにして、整合調整をより広範囲ででき
るようにしたものである。第３図において、102は入力
整合回路基板、104は主線路、106はトランジスタへ接続
するためのワイヤー、108、109、110は入力整合用薄膜
コンデンサ、118はアース端子、301、302、303は薄膜コ
ンデンサの、主線路が接続されていない側の電極に、接
続された先端開放マイクロストリップライン、304、30
5、306は前記マイクロストリップラインのアースまでの
実質的長さを調整するワイヤーである。また307はアー
ス端子である。

本実施例では、ほぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキなどによる
整合のズレを、マイクロストリップラインのアースまで
の実質的長さを変えることによって調整することができ
る。実際に長さを変える方法として、本実施例では、マ
イクロストリップラインの適当な位置から、ワイヤーに
よってアース端子に接続することにより行っている。し
たがって厳密にはワイヤーのインダクタンス分が直列に
入り、さらにワイヤー接続部で、マイクロストリップラ
インの先端の部分が、オープンスタブとして並列に入る
ことになり、その分を補正してやる必要があるが、それ
ほど大きな影響はないので、基本的にはその分こみで調
整することが可能である。とくにワイヤーに関しては、
ワイヤーの長さを短くしたり、本数を増したり、あるい
はワイヤーの代わりにリボンなどを用いることによっ
て、実質的にはほとんど支障なく調整できるようにする
ことができる。

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。

第４図は、マイクロストリップラインの長さの調整によ
り行いやすくした他の実施例の構造を示したものであ
る。第４図において、102は入力整合回路基板、104は主
線路、106はトランジスタと接続するためのワイヤー、1
08、109、110は入力整合用薄膜コンデンサ、118、307は
アース端子、301、302、303は薄膜コンデンサの、主線
路が接続されていない側の電極に、接続されたマイクロ
ストリップライン、401は前記マイクロストリップライ
ンのアースまでの実質的長さを調整するためのパッド
で、前記各マイクロストリップラインの近傍に適当にい
くつか設けている。402、403は前記マイクロストリップ
ラインと前記パッド、および前記アース端子を接続する
ためのワイヤーである。本実施例において、マイクロス
トリップラインのアースまでの長さの調整は、パッドを
介して行う構成となっており、実施例２で述べた、ワイ
ヤー接続部で並列に入る、オープンスタブの影響が低減
される。したがって実施例２の場合よりも補正の必要が
少なくなる。

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。

第５図は使用するコンデンサの種類およびアースのとり
かたの他の実施例の構造を示したものである。第５図に
おいて、102は入力整合回路基板、104は主線路、106は
トランジスタと接続するためのワイヤー、501、502、50
3は入力整合用コンデンサで、誘電体基板上に電極を互
い違いに入り組んだ形に対向させて、対向電極間の静電
容量を利用した、いわゆるインターデジタルコンデン
サ、504、505、506は前記インターデジタルコンデンサ
の主線路が接続されていない側の電極に接続されたマイ
クロストリップライン、507、508、509は基板の一部に
貫通孔を設け、基板の裏面側のアースと電気的に接続さ
れた、いわゆるバイアホールと呼ばれるアース端子であ
る。本実施例においては、アース端子をバイアホール型
とすることにより、基板上の任意の場所にコンデンサを
形成できるようになることから、集積回路としての設計
の自由度が増し、実装の簡素化、コスト低減、小型化な
どに役立つ。

さらに本実施例ではインターデジタルコンデンサを用い
たが、インターデジタルコンデンサも薄膜コンデンサ同
様、集積化が容易であり、また対向電極部の面積を減ら
すことによって、コンデンサの損失を減少させることが
でき、やはり本発明の目的とする効果の得られるもので
ある。

発明の効果 以上述べた如く、本発明は、主線路とアース間に薄膜コ
ンデンサもしくはインターデジタルコンデンサとマイク
ロストリップラインの直列回路を複数組有し、前記直列
回路のサセプタンスが前記トランジスタに近いものほど
大きく、かつ各段間のマイクロストリップラインの長さ
は短くなっていることによりインピーダンスの低い高周
波高出力トランジスタの整合をとるのが容易であり、整
合用コンデンサの損失に基づく信号の伝送損失を低減す
ることができ、また実装工数が少なく、小型集積化が可
能であり、製造コストが安く、広帯域での整合が可能な
高周波トランジスタの整合回路を提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
その動作、および原理の説明図、第３図は、第１の基本
構成を用いた他の実施例の構造図、第４図、第５図は第
１の基本構成を用いた他の実施例の構造図、第６図、第
７図は従来例の構造図を示したものである。 101……トランジスタ、102……入力整合回路基板、103
……出力整合回路基板、104……入力側主線路、105……
出力側主線路、106、107……ワイヤー、108、109、110
……入力整合用薄膜コンデンサ、111、112……出力整合
用薄膜コンデンサ、113、114、115……入力整合用マイ
クロストリップライン、116、117……出力整合用マイク
ロストリップライン、118、119……アース端子。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−271502（ＪＰ，Ａ) 特開 昭58−137314（ＪＰ，Ａ) 特公 昭53−29469（ＪＰ，Ｂ２)

Claims (7)

【特許請求の範囲】
1. 【請求項１】主線路にマイクロストリップラインを用い
   るトランジスタのインピーダンス整合回路において、主
   線路とアース間に薄膜コンデンサもしくはインターデジ
   タルコンデンサとマイクロストリップラインの直列回路
   を複数組有し、前記直列回路のサセプタンスが、前記ト
   ランジスタに近いものほど大きく、かつ前記直列回路間
   のマイクロストリップラインの長さが、前記トランジス
   タに近いものほど短くなっていることを特徴とする高周
   波トランジスタの整合回路。
2. 【請求項２】薄膜コンデンサもしくはインターデジタル
   コンデンサの静電容量が、トランジスタに近いものほど
   大きくなっていることを特徴とする請求項（１）記載の
   高周波トランジスタの整合回路。
3. 【請求項３】薄膜コンデンサもしくはインターデジタル
   コンデンサとアース間に直列に接続されるマイクロスト
   リップラインの長さが、トランジスタに近いものほど長
   くなっており、かつその直列回路のサセプタンスが正に
   なっていることを特徴とする請求項（１）記載の高周波
   トランジスタの整合回路。
4. 【請求項４】直列回路間のマイクロストリップラインの
   長さの最大値が、整合させようとする周波数の1/4波長
   以下の長さとなっていることを特徴とする請求項（１）
   記載の高周波トランジスタの整合回路。
5. 【請求項５】アースに接続されているマイクロストリッ
   プラインの実質的長さを調整することによって、トラン
   ジスタとの整合状態を調整できることを特徴とする請求
   項（１）記載の高周波トランジスタの整合回路。
6. 【請求項６】アースに接続されるマイクロストリップラ
   イン近傍に、島状電極を設け、該島状電極を介して前記
   マイクロストリップラインをアースに接続し、接続する
   島状電極の数と位置を調整することによって、前記マイ
   クロストリップラインのアースまでの実質的長さを、調
   整するようにしたことを特徴とする請求項（１）記載の
   高周波トランジスタの整合回路。
7. 【請求項７】アースとして、バイアホールにより形成さ
   れたアース端子を、用いたことを特徴とする請求項
   （１）記載の高周波トランジスタの整合回路。