JPH0366210A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に使用するトランジスタの
入出力のインピーダンスを容易にかつ安価に調整できる
高周波トランジスタの整合回路に関するものである。

従来の技術 高周波用トランジスタの人出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（５０オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジスタの人出力インピーダンス
と、人出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。特に高周
波高出力用トランジスタの入出力インピーダンスは、５
０オームよりもはるかに低いので、通常、入出力主線路
マイクロストリップラインに並列にインピーダンスの低
い素子を挿入して、インピーダンスの整合をとるように
している。終端開放マイクロストリップライン（オープ
ンスタブ）のインピーダンス、Ｚｏｓは、 Ｚｏｓ−−ｊ−ｃｏｔ　　βＬ（１） 但し、β＝２π／λ λは整合をとろうとしている周波数におけるマイクロス
トリップライン上での波長（管内波長） Ｌはマイクロストリップラインの長さ で与えられる。

したがって、ＺｏｓはβＬがπ／２、ずなわち、Ｌがλ
／４に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第３
図に示す。

第３図において、１０１は電界効果トランジスタ（ＦＥ
Ｔ）、１０２は入力整合回路基板、１０３は出力整合回
路基板、１０４は入力端子に接続されるマイクロストリ
ップラインで構成された主線路、１０５は出力端子に接
続されるマイクロストリップラインで構成された主線路
、１０６は前記トランジスタと前記入力整合回路基板を
接続するワイヤー、１０７は前記トランジスタと前記出
力整合回路基板を接続するワイヤー　３０１は入力整合
回路を形成するオープンスタブ、３０２は出力整合回路
を形成するオープンスタブ、３０３．３０４はオープン
スタブの長さを調整するための島状電極（パッド）、３
０５．３０６はオープンスタブと調整用パッドを接続す
るためのワイヤーである。この構造において、人力整合
回路および出力整合回路の調整は、オープンスタブに調
整用パッドをワイヤーで接続することにより、実質的に
オープンスタブの長さを調整することによって行ってい
る。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第４図に示す。第４図において、１０１は電界効果ト
ランジスタ（ＦＥＴ）、４０１は人力整合調整回路基板
、４０２は出力整合調整回路基板、１０４は入力端子に
接続されるマイクロストリップラインで構成された主線
路、１０５は出力端子に接続されるマイクロストリップ
ラインで構成された主線路、４０３は人力インピーダン
ス整合用チップコンデンサ、４０４は出力インピーダン
ス整合用チップコンデンサで、４０３．４０４のチップ
コンデンサはともに、下電極はアースされている台座の
上に接続され、上電極はワイヤーでトランジスタと入出
力整合調整回路基板の主線路マイクロストリップライン
に接続されている。　４０５．４０６は前記トランジス
タと前記チップコンデンサを接続するワイヤーミ４０７
．４０８は、前記チップコンデンサと前記入出力整合調
整回路基板の主線路マイクロストリップラインを接続す
るワイヤーである。４０９．４１０は入出力整合を調整
するためのパッド、４１１４１２は主線路マイクロスト
リップラインと調整用パッドを接続するためのワイヤー
である。この構造において、入出力整合はチップコンデ
ンサとそれを接続しているワイヤーのインダクタンスで
主に整合をとるようにし、補助的に入出力整合調整回路
基板において、調整用パッドをワイヤーで接続すること
により行っている。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力ＦＥＴの整合をとるのは困難で
ある。主線路のインピーダンスは一般に５０オームであ
り、これに対して高周波高出力ＦＥＴのインピーダンス
は一般に数オームもしくは１オーム以下となっている。

したがって、これを整合させるためには、主線路とアー
ス間にかなり静電容量の大きいコンデンサを挿入するこ
とが必要となる。実施例１に示したオープンスタブでこ
れを実現するためには、（１）式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしている
周波数の１／４波長にかなり近い長さにする必要がある
。しかしオープンスタブのインピーダンスは、ｃｏｔβ
Ｌで変化し、１／４波長付近では、スタブ長がわずかに
変化してもその値は大きく変化することになり、実際の
調整は極めて困難となる。したがって第１の実施例の方
法は、高周波高出力ＦＥＴ）ランジスタの整合をとるの
には適していない。

また第２の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第１の従来例よりも、インピ
ーダンスの低い高周波高出力ＦＥＴとの整合をとりやす
いが、チップコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形威し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路とアース間に挿入されるため
、信号の伝送損失を少なくするためには、誘電体損失な
どコンデンサとしての損失のきわめて小さいことが要求
され、そのため必然的に高価なものとなる。さらに製造
する上でチップを実装するため工数が増し、またチップ
取り付は部が別にいるなどから小型高集積化が困難であ
り、その結果製造コストも高くなる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの入出
力インピーダンス整合回路において、主線路と並列に薄
膜コンデンサもしくはインターデジタルコンデンサと終
端開放マイクロストリップラインの直列回路を有し、こ
の終端開放マイクロストリップラインが開放端から当該
周波数の１／４波長のところで、つまりコンデンサの主
線路接続電極の反対側の電極端で電気的にショートとみ
なせることを利用して、前記トランジスタとの整合状態
を調整できるようにしたものである。

作用 本発明は上記した構成により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストの安い高周波トランジ
スタの整合回路を提供するものである。

実施例 以下本発明の高周波増幅器の整合回路の実施例について
、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の■実施例を示したものである。第１図において、１０
１は電界効果トランジスタ（ＦＥＴ）、１０２は入力整
合回路基板、１０３は出力整合回路基板、１０４は入力
端子に接続されるマイクロストリップラインで構成され
た主線路、１０５は出力端子に接続されるマイクロスト
リップラインで構成された主線路、１０６は前記トラン
ジスタと前記入力整合回路基板を接続するワイヤー、１
０７は前記トランジスタと前記出力整合回路基板を接続
するワイヤー、（０８は入力整合用薄膜コンデンサ、１
０９は出力整合用薄膜コンデンサ、１１０．１１１は一
端を前記薄膜コンデンサの主線路に接続されていない側
の電極に接続された終端開放マイクロストリップライン
で、その長さは１／４波長となっている。　１１２は終
端開放マイクロストリップライン近傍に設けられた島状
電極である。入出力整合回路基板はアル５すなどのセラ
実ツク基板を用い、主線路およびマイクロストリップラ
インなどの導電部には通常用いられるＣｒ−Ａｕを用い
、薄膜コンデンサとしては酸化珪素を誘電体として用い
た金属−誘電体−金属構造の薄膜コンデンサを用いた。

またトランジスタとしてＧａＡｓＦＥＴを、また整合さ
せる周波数として１４Ｃ；Ｈｚを用いた。

アル≧す基板の誘電率を９．８とした場合、１４ＧＨ２
における１／４波長相当のマイクロストリップラインの
長さは約２　ｍｍである。

本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力用ＦＥＴの入出力インピーダ
ンスは数オームから１オーム以下と主線路のインピーダ
ンス５０オームに比べてかなり低い。そこで本実施例で
はその整合をとるために主線路マイクロストリップライ
ンと並列に薄膜コンデンサと終端開放マイクロストリッ
プラインの直列回路を挿入している。この直列回路のイ
ンピーダンス、Ｚｉｎは、 Ｚ　ｔｎ＝１／ｊωｃ−ｊＺｏ　−ｃ　ｏ　ｔβＬ（２
）＝　　ｊ（１／ωｃ＋Ｚｏ−ｃｏｔβＬ　）　（３）
但し、ω−２πｆ β−２π／λ ｆは整合をとろうとしている周波数、 ０ Ｃは薄膜コンデンサの静電容量、 Ｚｏはマイクロストリップラインの特性インピーダンス
、 λは整合をとろうとしている周波数の基板内での波長、 Ｌはマイクロストリップラインの長さ で表わされる。

Ｌが整合をとろうとしている周波数における管内波長の
１／４波長であるから（３）式の第２項は０となるので
純粋に薄膜コンデンサの値のみがＺｉｎとして見えるこ
ととなる。したがって、静電容量Ｃを調整することによ
りＺｉｎの値を数オームあるいは１オーム以下にするこ
とは容易である。

また終端開放マイクロストリップラインを近傍に設けら
れた島状電極と接続する事により（３）式の第２項を変
化させることができ、結果として終端開放マイクロスト
リップラインと薄膜コンデンサの直列回路のインピーダ
ンスを調整することが可能である。

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキなどによる
整合のズレを、終端開放マイクロストリップラインと周
辺の島状電極を接続することにより主線路マイクロスト
リップラインからみた薄膜コンデンサと終端開放マイク
ロストリップラインの直列回路のインピーダンスを変化
させたり、主線路マイクロストリップラインにオープン
スタブを設定することにより調整することができる。

また（３）式かられかるように、マイクロストリップラ
インの長さを適当に選ぶことにより、整合用コンデンサ
の静電容量の値をきわめて小さく選ぶことができる。こ
のことは整合用コンデンサの電極面積をきわめて小さく
できることを意味し、したがって、電極面積に比例する
コンデンサの損失をきわめて小さくできる。また逆に、
少々、コンデンサの損失特性が、従来のものよりも悪く
ても使用でき−ることになり、その場合にはコストの低
減になる。また薄膜コンデンサの主線路接続電極１ ２ の反対側の電極端をアースする方法も考えられるが、マ
イクロストリップライン基板では基板表面にアース電極
が存在せず基板端面でストリップラインをアースに接続
するか、バイアホールをあける必要があり、薄膜コンデ
ンサを形成する場所に制約がある。しかし、本方式では
基板内の任意の場所に薄膜コンデンサを形成することが
できインピーダンス整合回路設計における自由度が増す
と考えられる。

本実施例では、入出力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは人力インピー
ダンスよりも高いので、入力整合のみに本実施例の方法
を用いてもよい。

また別の実施例として薄膜コンデンサのかわりにインタ
ープ、ジタルコンデンサを用いた例を第２図に示す。こ
の場合は入力端しか示していないが、出力側も同様に構
成できることはあきらかである。

第２図において、・１０１は電界効果トランジスタ（Ｆ
ＥＴ）、１０２は人力整合回路基板、１０４は入力端子
に接続されるマイクロストリップラインで構成された主
線路、１０６は前記ｌ・ランジスタと前記入力整合回路
基板を接続するワイヤー　２０１は人力整合用インター
デジタルコンデンサ、１１０は一端を前記インターデジ
タルコンデンサの主線路に接続されていない側の電極に
接続された終端開放マイクロストリップラインで、その
長さは１／４波長となっている。１１２は終端開放マイ
クロストリップライン近傍に設けられた島状電極である
。

入出力整合回路基板はアルごすなどのセラミック基板を
用い、主線路およびマイクロストリップラインなどの導
電部には通常用いられるＣｒ−Ａｕを用いた。またトラ
ンジスタとしてＧａＡｓ　ＦＥＴを、また整合させる周
波数として１４ＧＨｚを用いた。アルミナ基板の誘電率
を９．８とした場合、１４ＧＨｚにおける１／４波長相
当のマイクロストリップラインの長さは約２Ｍである。

第一の実施例と同様にインターデジタルコンデンサの静
電容量を調整することによりＺｉｎの値を数オームある
いは１オーム以下にすることは容易である。また終端開
放マイクロストリップラインを近傍に設置３ ４ けられた島状電極と接続する事により（３）式の第２項
を変化させることができ、結果として終端開放マイクロ
ストリップラインとインターデジタルコンデンサの直列
回路のインピーダンスを調整することが可能である。薄
）模コンデンサの場合と同様にインターデジタルコンデ
ンサを用いても、集積化が容易であり、また対向電極部
の面積を減らずことによって、コンデンサとしての損失
を減少させることができ、やはり本発明の目的とする効
果の得られるものである。

発明の効果 以上述べた如く、本発明は、主線路と並列に薄膜コンデ
ンサもしくはインターデジタルコンデンサと終端開放マ
イクロストリップラインの直列回路を設け、前記終端開
放マイクロストリップラインの開放端から当該周波数の
１／４波長のところでつまり前記薄膜コンデンサもしく
はインターデジタルコンデンサの主線路マイクロストリ
ップラインの主線路接続電極の反対側の電極端で電気的
にショートと見なせることを利用し、この終端開５ 族マイクロストリップラインを島状電極と接続すること
により長さを変化させ、前記トランジスタとの整合状態
を調整できるようにしたもので、これによりインピーダ
ンスの低い高周波高出力トランジスタの整合をとるのが
容易であり、整合用コンデンサの損失に基づく信号の伝
送損失を低減することができ、また実装工数が少なく、
小型集積化が可能であり、製造コストの安い高周波トラ
ンジスタの整合回路を提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
第１の基本構成を用いた他の実施例の構造図、第３図、
第４図は従来例の構造図を示したものである。 １０１・・・・・・トランジスタ、１０２・・・・・・
人力整合回路基板、１０３・・・・・・出力整合回路基
板、１０４・・・・・・入力側主線路、１０５・・・・
・・出力側主線路、１０６．１０７．１１４．１１５・
・・・・・ワイヤー、１０８・・・・・・入力整合用薄
膜コンデンサ、１０９・・・・・・出力整合用薄膜コン
デンサ、１１０・・・・・・人力整合用終端開放マイク
ロストリップ６ プライン、１１１・・・・・・出力整合用終端開放マイ
クロストリップライン、１１２・・・・・・島状電極。

Claims (2)

【特許請求の範囲】
1. （１）主線路にマイクロストリップラインを用いるトラ
   ンジスタのインピーダンス整合回路において、主線路と
   並列に薄膜コンデンサもしくはインターデジタルコンデ
   ンサと終端開放マイクロストリップラインの直列回路を
   有し、このマイクロストリップラインがインピーダンス
   を整合させようとする当該周波数において管内波長の１
   ／４波長となっていることを特徴とする高周波トランジ
   スタの整合回路。
2. （２）終端開放マイクロストリップライン近傍に島状電
   極を設けこの島状電極と前記終端開放マイクロストリッ
   プラインを接続する事により、薄膜コンデンサもしくは
   インターデジタルコンデンサと終端開放マイクロストリ
   ップラインの直列回路のインピーダンスを変化させるこ
   とができることを特徴とする請求項（１）記載の高周波
   トランジスタの整合回路。