JPH0796320B2 - プリンタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力データが受信されそしてラスタ化とプリン
トのために記憶されるようになったページプリンタに関
する。本発明はプリントのためのデータ記憶の形式およ
び記憶されたデータの部分ページビットマップへのラス
タ化に関する。

〔従来の技術〕

プリンタはコンピュータのようなデータ源からの入力デ
ータを受けてその入力データにもとづく出力のプリント
を行う。一般に入力データはプリントの前にそのプリン
タ内に少くとも一時的に何らかの形式をもって記憶され
る。この入力データは記憶されつデータをつくるために
変更されあるいは記憶されたデータがプリントアウトを
つくる間に変更される。

例えばページプリンタでは、記憶されたデータはプリン
トされるべき（ラスタ化中に）ページのデータビット表
示を発生するために用いられ、そしてそのページのビッ
トデータ像が実際のプリント（ラスタ化中）のためにプ
リント機構へと移される。電子写真レーザページプリン
タでは直列化されたビットデータが光伝導体を掃引する
レーザビームを変調する。

入力テキストデータの場合にはラスタ化は一般に所望の
ページのビットデータ表示をつくるために文字フォント
からの文字のビット像をビットマップメモリにコピーす
ることを含んでいる。ラスタ化されるべき文字の表示
は、ラスタ化を容易にするため適当にフォーマット化さ
れているページバッファに保持される。

プリントされるべき全ページのビットマップを記憶する
に充分なメモリを有さないページプリンタでは、スウォ
ス（swath）技術が用いられる。このスウォス技術では
プリントされるべきページバッファ内の１ページがスウ
ォスと呼ぶ一連の連続するラスタ線のブロックへとラス
タ化される。ラスタ化は各スウォスが得られるときその
スウォスにそのページの一部をラスタ化しそれを全ペー
ジの完了まで反復することにより行われる。

〔発明が解決しようとする課題〕

入力データをページバッファへのフォーマット化、ペー
ジのビットマップメモリへのラスタ化およびビットマッ
プのページへのプリントのプロセスは良好且つ信頼しう
る形で行わねばならない。これらプロセスは一般にペー
ジプリンタコントローラ内のマイクプロセサにより行わ
れる。更に、多くのページプリンタはマイクロプロセサ
の有効性を向上させるためにハードウェアの援助を与え
る回路構成を使用している。例えば、直列化は多くのペ
ージプリンタでは直接メモリアクセスの概念と技術によ
り殆ど完全にハードウェアにより処理されている。更
に、ラスタ化はビットマップ内のサイズと位置をもつ一
群のビットフィールドとしてビットマップメモリにデー
タをマイクロプロセサが書込みうるようにする電子的ロ
ジックにより援助されてもよい。これらビットフィール
ドは、それらのサイズがダイナミックであり、それらの
位置が通常のバイト、ワードまたはダブルワード境界と
は異なりビット境界に対し可変であるという点で通常の
メモリ「ワード」とは異なる。また、フォントからのデ
ータはオーバーレーおよび他のプリント特徴をつくるた
めにビットマップの現在の内容と組合（一般に論理OR機
能により）すことが出来る。

全ページビットマップが使用出来れば、入力データは直
列化とプリントを開始する前にそのビットマップへとフ
ォーマット化されそして完全にラスタ化しうる。スウォ
ス化の場合にはこのページデータはページバッファに記
憶されるが、ラスタ化はプリントプロセス中にスウォス
毎に「オン・ザ・フライ」を発生しなければならない。
これにはプリント速度を維持すべきとすればラスタ化の
速度と効率が必要となる。

これまではスウォスプリンタではページバッファデータ
はマイクロプロセサがページバッファの内容を正しい順
に動かすことによりビットマップスウォスをラスタ化し
うるように順序づけて記憶される。ページに対する文字
等の位置はリンクしたリストすなわちラスタ化を行うた
めにマイクロプロセサによりアクセスされるインデクス
の形に維持される。

一つの文字をラスタ化する場合、プリンタコントローラ
はその文字が配置されるべきページ上の位置を決定しな
ければならず、そしてこの位置がラスタ化されているペ
ージのスウォス内であるかどうかを決定しなければなら
ない。所望の位置が活性のスウォス内であればコントロ
ーラはその位置についてのメモリ内の実際のアドレスを
計算しその文字のフォントデータをスウォスに移さなけ
ればならない。この文字がこの活性スウォス内で完全に
ラスタ化されない場合にはコントローラは次のスウォス
においてこの文字の残りの部分がラスタ化されるように
その文字についての表示を維持しなければならない。

明らかなように、入力データを記憶しそしてラスタ化を
行う速度は上記の形のプリンタのスループットを維持す
る上で重要である。プリンタのスループットは部分的に
はプリント機構へのページビットマップデータの直列化
の速度によりきまる。スウォスの場合にはラスタ化はペ
ージコンプレキシティフォールトを避けるために直列化
の前に行わねばならず、それにより直列化の速度はラス
タ化の所要の速度に直接影響する。マイクロプロセサの
ような１個のコントローラ要素をラスタ化プロセスの部
分あるいはすべてだけでなくページバッファ内に適当な
フォーマットでデータを累積するためにも利用されると
すると、ページバッファの蓄積効率も重要になる。

本発明の一般的な目的は上記の形式のプリンタにおける
改善されたページバッファとラスタ化構成を提供するこ
とである。

〔課題を解決するための手段〕

これら目的は本発明の一つの観点によればプリントされ
るべき入力データがインデクシングなしに「パケット」
の形であって、各パケット内のデータがプリント順であ
るがパケット自体は一般にはプリント順とはなっていな
い受信順とした形で記憶されるようになったプリンタを
提供することにより達成される。

本発明の他の観点によれば、この目的は入力データが上
記の形式のパケットに記憶され、部分ページビットマッ
プスウォスが、少くとも部分的にはラスタ化されている
スウォス内にあるデータによりつくられるパケットの夫
々からのデータをラスタ化することによりプリント順に
ラスタ化されるようになったページプリンタを提供する
ことにより達成される。

〔作 用〕

以降に説明するプリンタの実施例においては、そのプリ
ンタのコントローラはページバッファ内でのデータの記
憶とページバッファデータのスウォスビットマップメモ
リへのラスタ化の機能の部分を実行するマイクロプロセ
サを含む。このプリンタにおいて、このマイクロプロセ
サはビットデータを活性のビットマップスウォスに置き
そしてラスタ化されているスウォス内にある文字または
他の情報を決定する際に論理回路による援助を受ける。

このプリンタにおいてはフォントデータをスウォスに書
込むときにマイクロプロセサを援助する手段も設けられ
る。このプリンタはまたビットマップスウォスのサイズ
には無関係にマイクロプロセサを援助する論理回路を与
える能力も有する。

〔実施例〕及び〔発明の効果〕 本発明は種々の変更および他の形をとりうるがここでは
一つの実施例について述べる。しかしながらここに述べ
るものに本発明は限定されるものではなく、上記のもの
のすべてが本発明に含まれるものである。

第１図を見るに、ページ10は直列化中にプリンタのプリ
ント機構に用いられそして次に紙に再生される形に構成
されている。ページ10は全体としてはビットマップメモ
リにはなく、ページの上から下までビットマップメモリ
の一連のスウォスに順次表わされる。図示のページ10で
はスウォス11がラスタ化されつつある。スウォス11の上
のスウォスはスウォス11のラスタ化時にはプリント機構
へと直列化されつつあり、スウォス11の下のスウォスは
いまだラスタ化されていない。

ページ10の内容は左カラムテキスト22、右カラムテキス
ト23、後書き24、ページヘッダ25、ロゴ26およびページ
番号27である。本発明の一観点によれば、このページの
これら６個のプリント領域はプリンタにそれらが入る順
にページバッファ内に別々のそのデータパケットとして
記憶される。

左カラムテキストはパケット12に、右カラムテキストは
パケット13に、後書きはパケット14に、ヘッダはパケッ
ト15に、ロゴはパケット16に、そしてページ番号はパケ
ット17に記憶される。これらパケットおよびページ上の
データ領域のカッコ内の数字はこれらパケットのプリン
タに入った順序を示す。

パケット12−17はホストコンピュータあるいは他のデー
タ源から入る順序で互いに前後関係をもってこのページ
バッファに配列される。データストリームからのパケッ
ト形成の効率は入力データの記憶がないためリンクされ
たリストを用いるものより改善される。データはデータ
ストリームからの入来順にパケットに入れられ、そして
データストリームによりパケット終了ルールの１つが呼
び込まれたとき現在のパケットは閉じられ、新しいもの
は開かれる。この方法はプリントされるべきページにつ
いてのデータの多くが、データ群はそのページのどこに
でも配置しうるが順序づけてまたは順次にプリンタに入
るということの利点を利用する。

例えばテキストデータの場合に文字のフォントが変わる
とき、または文字のモード（肉太、倍幅、倍高または強
調）が変化するときまたはページ上で文字位置の上向き
の動きがあるときに１つのパケットは終了する。

プリンタに入る像データもパケット化される。像データ
はパケット、一般にはラスタ走査フォーマットにされる
前に組織化される。像データのパケットはそのデータの
解像度に変化があるかページ上で上向きの動きがある場
合に終了する。

第１図において、プリンタに入る第１の入力データはペ
ージ10の左カラムのテキストについてのものである。こ
のテキストはこのページを下向きに、左カラム情報の終
りまでライン毎に受信される。受信される次の情報はテ
キスト23の右カラムの上部についてのものである。この
情報は左カラムの下から右カラムの上までの動きの方向
がページ上で上向きとなるから新しいパケットに記憶さ
れる。パケット13はページ上で下向きに処理される右カ
ラムのテキストについては開かれる。受信される次の入
力データは後書き24であり、これには異なる形のフォン
トが用いられる。右カラムテキストからこの後書きまで
の動きはページ上で下向きであるが、このフォントの変
化がページバッファのパケット13を閉じパケット14を開
かせる。後書き情報はこのパケットに置かれる。次に、
ページヘッダ25についてのデータが入ると、ページ上で
の上向きの動きによりパケット14が閉じ、新しいパケッ
ト15が開く。ヘッダ情報に続きロゴ像26が入る。ページ
ヘッダ25からロゴ26のはじめへの動きは上向きでありそ
してデータ形式に変化がある。これにより、ヘッダパケ
ット15が閉じ、ロゴパケット16が開く。この例ではプリ
ンタはラスタ走査フォーマットでロゴを記憶する。ロゴ
の内容を記憶した後に、ページ番号27についてのデータ
が入る。これには像データからテキストデータへのデー
タ形式の変化があるから、パケット16は閉じ、新しいパ
ケット17がページ数用に開かれる。ページ数パケット17
の記憶の完了時のページ完了表示の受信によりパケット
17は閉じられる。

第１図において、プリンタコントローラがパケットデー
タをスウォスにラスタ化する方法が一例として示されて
いる。スウォス11のラスタ化前に、パケット12−17はそ
れらの内のいくつか、あるいは全部がラスタ化されたか
あるいは全くなされていないかを示す。パケットの異な
った部分を指す矢印により示された関連するポインタを
有している。スウォス11のラスタ化後のこれらポインタ
の状態をパケット12−17の右に12′−17′として示して
ある。このプリンタコントローラは少くとも部分的には
ラスタ化されつつあるスウォス内にあるパケットからの
データをラスタ化するだけでよい。このコントローラは
パケット15を完全にラスタ化されたものとし、パケット
14と17を完全にスウォス11の下のものとして識別する。
パケット16,12,13の対応部分はスウォス11へとラスタ化
される。

スウォス11のラスタ化後にパケット15′と16′は完全に
ラスタ化されたとしてマーク（矢印がこれらパケットの
エンドを指すことにより）される。パケット12′と13′
は部分的にラスタ化されつつあるものとしてマークさ
れ、パケット14′と17′はまだラスタ化されていないと
してマークされる。実際にはこの情報は後述するように
パケットヘッダ内に維持される。

第２図において、ページバッファに記憶されたページ31
はページヘッダ32と33のような多数のパケットを含む。
ページ31はページバッファに次々に記憶されそして33の
ようなパケットが夫々のページ内に次々に記憶される。
ページヘッダ32はページ終了ポインタ34を含み、これは
もしあれば次のページについてのページバッファ内のス
タート点を示す。

33のような夫々のパケットはパケットヘッダ35を含み、
そして一般にパケットデータ36を含む。このパケットデ
ータはビットマップスウォスのラスタ化に利用されたペ
ージバッファ内に記憶された情報である。このパケット
ヘッダはそのパケットの内容と状態に関するある種の識
別情報を含んでいる。このパケットヘッダのサイズはパ
ケットの形式により変わることが出来る。各パケット形
式についてのヘッダ長さは記憶された値である。パケッ
トデータ長さもまた後述するようにパケットヘッダに記
憶される。

更に第３図において、35のようなパケットヘッダはフラ
グ37、パケットオフセット値38、パケット長さ値39、ビ
ットマップ再スタートアドレス40およびビットマップス
タートアドレス41を含む。

パケットヘッダのフラグ37はラスタ化においてページバ
ッファを通じてのプリンタコントローラの動きを容易に
するためのフラグを含む。このバッファ経路選択フラグ
に含まれるのはページエンドマーカとバッファエンドマ
ーカである。同じくフラグ37に含まれているのはヘッダ
サイズと、例えばテキストパケットまたは像（全点にア
クセス可能）パケットのようなパケットの識別を含むパ
ケットタイプに関するインジケーションである。これら
パケットフラグは、テキストパケットが幅高、幅倍、強
調等であるテキストを含むことを示すような修飾子も含
むことが出来る。

パケットヘッダ35内の長さフィールド39はそのパケット
内のデータバイトの数のインジケーションを含み、オフ
セットフィールド38はそのパケット内でラスタ化される
べきデータについてそのパケット内のスタート点を含
む。33のようなパケットが全体としてあるいは部分的に
ラスタ化されてしまう前にこのオフセットは０である。
このパケットが完全にラスタ化されてしまうと、このオ
フセットはその長さと等しくなる。

ビットマップアドレス41はラスタ化されるべき第１デー
タの位置についてそのページのビットマップ内の論理ア
ドレスである。ビットマップ再スタートアドレス40はそ
のビットマップへとラスタ化されるべき次のデータにつ
いてのアドレスである。

オフセット38とビットマップ再スタート40に関するヘッ
ドフィールドはダイナミックでありラスタ化の間に変更
可能である。長さフィールド39とビットマップアドレス
フィールド41はスタチックであり、ページがプリントさ
れるならばオフセットとビットマップ再スタートを元の
値にもどすために用いることが出来る。

更に第４図において、ページ51はビットマップ形式で示
されており、そのページが紙に再生されるときを示して
いる。ページ51はスウォス技術においてはメモリに全体
として存在することはない。ページ51はプリンタコント
ローラによりラスタ化されつつあるスウォス44と直列化
されつつあるスウォス55により与えられた時点で表わさ
れる。本発明によればプリンタコントローラ内のマイク
ロプロセサは、プロセサが論理ページアドレスを処理出
来しかもその間スウォス自体は実際のRAM内で固定アド
レスに留まるように、スウォス内の論理ビットマップア
ドレスを実際のダイナミックRAMメモリアドレスに変換
するための論理ハードウェアにより援助される。

このため、マイクロプロセサは論理ハードウェアに各ス
ウォスがラスタ化されるときそのスウォスについてのメ
モリアドレス変換値を与え、このハードウェアがそのス
ウォスからのデータをRAM内の適正なロケーションに置
くことが出来るようにする。例えばスウォス54のデータ
がラスタ化されるとき、これは変換されそしてRAM内の
実際のスウォス52に書込まれる。このマイクロプロセサ
はそのスウォス内のビットデータを適正なRAM内ロケー
ションに動かしあるいは変換する必要がない。前にラス
タ化されたスウォス55はRAM内のスウォス53に含まれ
る。スウォス52がラスタ化されている間にスウォス53は
プリント機構へと直列化される。スウォス52が直列化さ
れるとき論理ページ内のスウォス56はラスタ化されそし
てビットデータがRAM内のスウォス53へと変換される。

論理ページ51に示すようにいくつかのデータはスウォス
の境界にある。例えばスウォス54と55の間のテキスト
「QRS」はこれらのスウォスの夫々に部分的にラスタ化
されねばならない。この「QRS」がパケットであればそ
のパケットについてのヘッダ内のオフセット38（第３
図）はスウォス54のラスタ化のスタート時に文字「Ｑ」
についてのキャラクタコードに指向する値にある。

プリンタコントローラが夫々のページをラスタ化すると
き、それはスウォスからスウォスへとページを下向きに
動く。処理される夫々のスウォスについて、コントロー
ラのマイクロプロセサはそのページについての各データ
パケットを当り、そのパケットからそのスウォスへの寄
与があるかないかを決定する。この動作を第５図のフロ
ーチャートで示す。１つのスウォスをラスタ化するため
の１つのページのパケットを通じての「経路の選択」中
にこのプロセサはまずページヘッダを調べる。

このプリンタにおいてはページバッファデータはパケッ
ト間に基づきページバッファメモリの底から上へと「折
り返す」ことが出来る。それ故、このプロセサは、ペー
ジパケットのバランスがページバッファの開始へと折り
返されたことを示すフラグがセットされたかどうかを決
定するためにそのページヘッダを調べる。セットされた
のであればこのプロセサはページバッファの上へと動
く。セットされていなければプロセサは次のパケットの
アドレスへと動く。このアドレスはパケットのタイプに
関するヘッダ情報（ページヘッダは一つの特殊なパケッ
トタイプである）から決定されるものであり、これはそ
のパケットのデータ部分の長さ（ページヘッダの場合に
は０）と組合されたヘッダ長さを決定する。

次にプロセサはアドレスされたパケット内のオフセット
値、およびこのオフセットがパケット長さに等しくない
かどうかを決定する。

オフセットがこの長さに等しければこれはパケット15の
状態（第１図）に対応し、そのパケットがすでに完全に
ラスタ化されていることを意味する。

このオフセットがパケットデータの長さ値に等しくない
ときはこのプロセサは再スタートビットマップアドレス
がラスタ化されているスウォス内にあるかどうかを決定
する。問題のビットアドレスはラスタ化されつつあるス
ウォス内にあるかあるいはその下にある。再スタートア
ドレスが活性のスウォス内にない場合にはそのパケット
は処理されない。ピットアドレスがラスタ化されつつあ
るスウォス内にあれば、そのパケットは第６図について
述べるようにその適正なデータをそのスウォスに置くよ
うに処理される。

ラスタ化後にあるいはパケットからラスタ化されるべき
データがないとき、このプロセサはそのページ内の最後
のパケットに到ったかどうかを決定する。到達していな
ければこのプロセサはバッファの折り返しについてチェ
ックすべくループしそして上述した動作シーケンスを行
う。このプロセサがそのページのエンドになると、その
スウォスのラスタ化が完了する。

要約すると、ページバッファ内に入力データを記憶する
際に、プリンタのマイクロプロセサは１つのデータパケ
ットの部分として順次受信されたデータを受け入れる。
これらのページバッファデータパケットは受信順に記憶
されそしてリンクされたり、インデクスされることはな
い。次にラスタ化の時点でプロセサはラスタ化される各
スウォスについて各パケットを調べる。すでに完全にラ
スタ化されているパケットおよびラスタ化されつつある
活性スウォスの下でスタートするものは排除されそして
プロセサは他のパケットの相当する部分をそのスウォス
へとラスタ化する。

本発明の原理は種々のタイプの入力データおよび種々の
ラスタ化法に適用出来る。１つの例をコード化された形
のテキスト文字の形の入力データのラスタ化についてい
く分詳細に説明する。

第６図において、ポートレートテキスト文字のパケット
のスウォスへのラスタ化を説明する。ポートレートテキ
ストは文字のラスタ化においてそれらの記憶されたフォ
ント配向から回転していないテキスト文字である。

プリンタのマイクロプロセサがパケットの調査において
パケットデータの長さに等しくないオフセットを含むパ
ケット（このパケットはまだ完全にラスタ化されていな
い）を見い出したときそして再スタートビットマップア
ドレスが活性スウォス内にある（少くとも初期再スター
トアドレスが活性スウォスの下側境界の下にない）場
合、このプロセサはそのパケットを第６図に示すように
処理する。

プロセサはまずパケットのデータ部分のスタートとオフ
セットにおける量（すでに完全にラスタ化されているペ
ージバッファデータの量を示す）にポイントする（第6a
図）。この点において文字がプリントされるべきグラフ
ィック文字であればそれは文字フォントから適正なデー
タをコピーすることによりそのビットマップスウォスに
ラスタ化される。そうでなければその文字は動きコード
のような処理されるべきコードである。

これを詳細に述べると、文字バイトが０であればプロセ
サは次のコードバイトを用いて次のバイトが０かスペー
スかを決定する。それが０またはスペースであればその
文字は上述のようにプリントされるべき他のグラフィッ
ク文字と同様に処理される。もしコードバイトが０また
はスペースでない場合にはそれはカーソル（ビットマッ
プ内）についての増分または移動コマンドであり、カー
ソルが新しい位置に動かされる（第6c図）。カーソルが
スウォスをはずれそして前のスウォスの障害が検出され
ていなければプロセサはパケットヘッダ内のオフセット
とビットマップ再スタートの値を更新する。これでこの
パケットの処理は完了する。

前のスウォスの障害があれば、パケットヘッダはすでに
更新されているからプロセサはそのときそのパケットか
ら出る。

前の決定ブロック（スウォス内にカーソルがないか）に
おいてカーソルがラスタ化されつつあるスウォス内にま
だあればプロセサはそれがそのパケットについてのパケ
ットデータのエンドに到達しているかどうかを決定する
（第6b図）。到達していればそのパケットの処理は完了
する。そうでなければプロセサはそのパケットから次の
文字を取り出すためにもどされる。

そのパケットから選ばれた次の文字が非０であるかどう
かの決定（第6a図）にもどり、これが真であればプロセ
サは次にその文字がスペースであるかどうかを知るため
のチェックを行う。それがスペースであればそれは第6c
図に示すように増分または移動コマンドと同様に処理さ
れる。この文字がスペースでないならばプロセサはパケ
ットヘッダからの文字のエスケープ量とフォント内のそ
の文字についてのフォントイメージの位置へとポインタ
とを得る。このプロセサ（ハードウェアで援助された）
は次にフォントデータとビットマップメモリの内容を論
理的に組合せることによりその文字をビットマップへと
処理する。

マイクロプロセサが１つのパケットを処理するとき、プ
ロセサは現在のスウォスに完全にはラスタ化されていな
い第１文字が生じるときを決定しなければならない。こ
れは基本的には文字の一部が活性のスウォスの下まで伸
びることを意味する。この文字の残りの部分は以降の１
以上のスウォス内で処理される。活性スウォスを越える
この条件はスウォス障害と呼ばれる。もし、一つの文字
がビットマップへと処理されるときにそれがそのパケッ
トについての第１障害であれば、プロセサはパケットデ
ータ内のこの点へのオフセット値を計算し、パケットヘ
ッダ内のオフセット値を更新する。これは、次のスウォ
スのラスタ化時にパケットデータ内のとごでスタートす
べきかのインジケーションをプロセサに与える。プロセ
サはまたビットマップ内の文字位置についてパケットヘ
ッダ内の再スタートビットアドレスもセットする。もし
これがスウォスのラスタ化プロセスにおけるこのパケッ
トの第１障害でないならば、ヘッダ情報は変更されな
い。

ビットマップへの一つの文字の処理後にヘッダ情報が変
更されるか否かにかかわらず、プロセサはパケットデー
タのエンドに到ったかどうかを決定する。到っていなけ
ればプロセサは次の文字にもどる。到っていればそのパ
ケットは完全にラスタ化されている。

第７図において、ページプリンタ101はマイクロプロセ
サを用いたプリントコントローラとプリント機構102を
含む。プリントコントローラはマイクロプロセサ103、
関連するROM104およびRAM105を含む。このプリンタにお
いて、マイクロプロセサ103はモトローラ社の68000マイ
クロコンピュータである。ROM104はホストインターフェ
ース106を介してホストコンピュータから入るコマンド
とデータに応じてページプリンタのプリント機構102を
制御するためのコントローラのバランスと関連づけるた
めにマイクロプロセサ103により実行されるインストラ
クションを含む。プリント機構102はこの例ではレーザ
制御装置107により駆動されるレーザプリントヘッド
と、光伝導体と、現像機と、ドライブモータ等を含む。
マイクロプロセサ103とこのコントローラの他の要素は
アドレス／データバス108により相互に接続する。固定R
OM104は常駐フォントを含み、バス108に接続するこのRO
Mは光学的フォントおよび不揮発性RAMを更に含むことが
出来る。

プリンタコントローラのRAM105はワークメモリ、ユーザ
ーメモリ、ページバッファメモリおよびビットマップメ
モリを含む。図示のプリンタ101ではマイクロプロセサ1
03はラスタ化および直列化プロセスにおいてハードウェ
ア論理回路により援助される。その結果、マイクロプロ
セサ103に加えていくつかの手段がRAM105にアクセスす
る。このためにアービタおよびインターフェース（arbi
ter and interface）回路109がRAM105とそれを使用する
種々の手段との間のインターフェースとなる。この付加
的な論理ハードウェア手段はラスタライザ110とそれに
関連するロテータ（rotate）111とシリアライザ112から
なる。ラスタライザ110とシリアライザ112はアービタ10
9に結合し、マイクロプロセサ103はプロセサアクセス回
路113を介してアービタ109に結合する。

RAMリフレッシュ回路114もアービタ109でインターフェ
ースされる。

アービタ109はRAM105からの読取そしてまたはそれへの
書込みのためにそれを要求する手段がアクセスしうる順
序を決定する。マイクロプロセサ103はプロセサアクセ
ス回路113とアービタおよびインターフェース回路109を
介してRAM105からデータ読取りそしてそこにデータを書
込む。またマイクロプロセサ103はラスタライザ110にラ
スターデータを与え、そしてこれがRAM105（主としてス
ウォスメモリへの）読取−変更−書込み動作を行う。ま
たマイクロプロセサ103はシリアライザ112の動作を制御
しそして、アービタおよびインターフェース回路109を
介してRAM105内の各ビットマップスウォスからデータを
読取り、そしてそのデータがプリント機構に移されたと
きそのスウォスを選択的にクリアするように動作する。
このデータはレーザコントローラ107により光伝導体ド
ラムを掃引するレーザビームを変調するために用いられ
る。ロテータ111はビットマップデータをそれがラスタ
化されるときに90゜、180゜または270゜回転させるため
に用いられる。

シリアライザ112はマイクロプロセサ103により動作可能
とされるが、プリンタのレーザを制御するためにRAM105
内のビットマップスウォスからのデータの読取りを実質
的に行う。ラスタライザ110はマイクロプロセサ103によ
り合成されたラスタデータを受けるが、前述の論理アド
レスから実際のアドレスへの変換並びに特定のビットマ
ップロケーションが活性スウォスの内か外かの実際の決
定を行う。

アービタおよびインターフェース109を介してラスタ化
のためにRAM105に正しいデータおよびアドレス情報を与
えるためのラスタライザ110内の回路を第８、10図に示
す。第８図の回路は論理アドレスのビットマップアドレ
スへの変換とスウォス障害の表示のためのものである。

プリントされるべき各ページにつき、マイクロプロセサ
はそのページについてのスウォス境界をレジスタ121,12
2,123に書込む。

ラスタ化されつつある各スウォスについて、マイクロプ
ロセサはレジスタ124にアドレス変換値を入れる。この
値は論理ページ上の論理ビットマップアドレスからビッ
トマップRAM内の対応する実際のアドレスへの活性スウ
ォスについてのオフセット量である。

ラスタ化されつつある各データパケットについて、マイ
クロプロセサはレジスタ125に自動増分値を記憶させ
る。ラスタライザはこの値を、各ビットフィールドにつ
いてのデータアドレスのマイクロプロセサによる更新を
必要とせずに例えばフォントデータカラムを下向させる
ために使用する。

マイクロプロセサがデータビットフィールドについての
ビットマップアドレスをレジスタ126に入れるとき、実
際のメモリアドレスに変換されたその論理アドレスはそ
のデータビットフィールドの配置に使用される。データ
を与えられるアドレスがなければ前のアドレスが自動的
に増加される。テキストについてはビットマップアドレ
スは各文字毎に更新され、あるいは２以上のフォントデ
ータカラムを有する文字の場合には各文字カラム毎に更
新される。

第８図の論理回路はビットマップメモリに書込まれるべ
きビットフィールドの夫々の実際のアドレスを計算しそ
して活性スウォスの外のビットマップアドレスロケーシ
ョンのインジケーションを与える。１つのアドレスが活
性スウォス内に入るかどうかを決定するために、この回
路はまず活性スウォスの上下の境界を選択する。

第９図において、スウォスＡはビットマップメモリ内で
そのスタートからスウォスＢのスタートまで伸びてい
る。スウォスＡのスタートはレジスタ123に記憶され、
スウォスＢのスタートはレジスタ122に記憶される。選
択回路127,128がこれらレジスタからのラインを選択す
れば活性スウォス（この場合スウォスＡ）の底の位置が
比較器129に結合される。同様にこのスウォスの頂の位
置は選択回路128から比較器130に結合される。スウォス
Ｂが活性の場合にはスウォスＢのスタート位置とビット
マップメモリの頂の位置が活性スウォスの頂と底を限定
しそしてそれらの値が比較器129と130に与えられる。こ
の活性スウォスは、１つのページがラスタ化され直列化
されるとき実際のメモリ内のスウォスＡとＢの間で交番
する。

比較器129において、活性スウォスの底の位置がバス131
上のビットマップアドレスと比較される。このアドレス
は活性スウォスに対する位置について与えられた時点で
チェックされているアドレスである。ライン131上のア
ドレスは実際のメモリアドレスであり、データの書込み
を行うべきアドレスまたは活性スウォスに対する位置に
ついてチェックされつつあるアドレスでありうる。バス
131上のこのアドレスも比較器130において活性スウォス
の位置の頂と比較される。

バス131上のアドレスが活性スウォスの頂より下であり
且つ活性スウォスの底またはその上であるとき、比較器
129と130の出力は正であり、書込可能信号がライン132
に出る。活性スウォス内でラスタ化されず論理ページの
下（プリント方向）にあり、しかもラスタされるべきで
あるデータのアドレスは活性スウォスの頂の上のアドレ
スである。図示の回路ではそのような条件は比較器130
の出力ライン133に論理低レベルで示される。これによ
りマイクロプロセサは活性スウォス内にあるかどうかを
知るためにビットマップアドレスを予め見ることが出来
る。ライン133上のプレビュー障害値はその活性スウォ
ス内に入る他のパケットデータがある可能性を決定する
ために１つのパケット内の動きコードまたは増分コード
の後でマイクロプロセサによりチェックされる。

ライン133上のスウォス障害表示もラッチ134に結合され
る。このラッチはビットフィールドがビットマップメモ
リに書込まれる毎にクロックされる。各書込動作につい
て任意のスウォス障害表示が出力ライン135に結合され
てそこにラッチされる。この障害表示はマイクロプロセ
サがスウォス障害をチェックするまで維持される。これ
は一般にテキストパケットの場合に各文字のラスタ化の
完了に生じる。スウォス障害がマイクロプロセサにより
チェックされた後にこのラッチはリセットされる。

バス131上のビットマップメモリ内の１つの位置のアド
レスを与えるために、ビットマップアドレスがマイクロ
プロセサによりレジスタ126において変更された後に第
８図の回路はレジスタ124内のアドレス変換値を加算器1
40においてレジスタ126からのビットマップアドレスに
加算する。レジスタ126内のアドレス変更が制御回路141
により検出されると、この回路はレジスタ126からのビ
ットマップアドレスをレジスタ144に結合するための信
号を選択回路143に与え、そしてこのアドレスデータを
とり入れるための信号をレジスタ144に与える。このと
きこの制御回路141はレジスタ124からのアドレス変換値
を加算器140に結合するための信号を選択回路142に与え
る。この実際のアドレスはそれにより加算器140の出力
からのバス131に与えられる。データがビットマップRAM
に書込まれるときにはこれがバス131上のアドレスにお
けるビットマップデータとこのデータとの論理的組合せ
を生じさせる。

データ書込み動作後に、制御回路141はバス131上のアド
レスをレジスタ144の入力に結合するための信号を選択
回路143に与えそしてレジスタ125から加算器140への自
動的なアドレス増分値を与えるための信号を選択回路14
2に与える。その結果、バス131上のアドレスは前に用い
られた論理アドレス値と自動増分値の和になる。制御回
路141はこの新しいアドレスをとり込むための信号をレ
ジスタ144に与える。

このとき制御回路141がマイクロプロセサによりレジス
タ126内のビットマップアドレスが変更されていること
を検出しないならば、この回路141はレジスタ124からの
アドレス変換値を他のデータ書込み動作のために加算器
140に結合するための信号を選択回路142に与える。

これらデータアドレスはマイクロプロセサがレジスタ12
6内のビットマップアドレスを変更するまでこのように
自動的に増加する。これが前述のように生じると制御回
路141はレジスタ126からのビットマップアドレスをレジ
スタ144に結合するための信号を選択回路143に与える。
このプロセスはその後、上述のように進められる。

第８図の回路は例えば文字フォントデータカラムについ
てワード毎にビットマップメモリにデータを書込むプロ
セス速度を上げるためにビットマップアドレスの自動増
加を可能にする。このようにビットマップアドレスは増
加されそしてデータが各データワードにつき新しいビッ
トマップアドレスの発生を行わずにビットマップメモリ
に書込まれる。

データアドレスが活性スウォス内にあるかどうかを決定
するためにマイクロプロセサはレジスタ126に論理アド
レスを与えそして、ビットマップRAMへ書込まれるべき
データを与えることなくプレビュー障害ライン133の状
態を検出することが出来る。

ビットマップRAMにビットマップデータを書込むための
データパスを第10図に示す。データがビットマップメモ
リに書込まれるべきときにはデータワードの形のフォン
トデータのようなデータ自体はラッチ151に書込まれ
る。このデータは回路152内のビットマップメモリの現
在の内容と論理的に組合わされそしてその結果のデータ
がビットマップメモリに書込まれる。テキストデータの
場合のデータのこの論理的組合せは論理ORであり、それ
はすでにビットマップメモリに新しい文字データを実質
的にオーバレイさせる。かくして、テキストパケットに
ついてはそのパケットのデータはビットマップデータと
論理的にOR処理される。ラスタ形の像データパケットの
ような他のパケット形式には回路152で行われるべき論
理動作を特定するパケットヘッドフィールドが含まれ
る。

新しいデータをビットマップメモリからの現存するデー
タと論理的に組合せるために、ビットマップRAMデータ
はデータラッチ153に書込まれそしてそこから回路152に
送られる。マイクロプロセサからの新しいデータがビッ
トマップメモリ内のワード境界にまたがることに合わせ
るためにバレル（barrel）シスタ154がマイクロプロセ
サにより与えられたビットマップアドレスのオフセット
部に含まれるオフセット値にもとづく新しいビットマッ
プデータをラスタライザにシフトさせる。この新しいビ
ットマップデータは一般に２サイクルプロセスによりビ
ットマップメモリからのデータと論理的に組合され、そ
して各データサイクルが変更回路155によりマスクされ
る。このデータのマスクされた部分について、ビットマ
ップメモリからラッチ153に読取られたデータは変更す
ることなくそのビットマップメモリに再び書込まれる。
第11図はデータフィールド160が論理的に組合わされる
隣接したビットマップワードを示す。オフセットの値と
データフィールド160のサイズにもとづき、この変更回
路155はビットマップメモリへの以降の書込サイクルに
おいてマスクされるべきビットマップバイトの部分161
と162を決定する。

【図面の簡単な説明】

第１図はプリントされるべきページの１つのスウォスの
ラスタ化のページバッファにおける効果を示す図、 第２図はページバッファにおけるパケットの形を示す
図、 第３図はパケットヘッダの部分を示す図、 第４図はプリントされるべきページのスウォスの論理ア
ドレスから実際のアドレスへの変換およびスウォスに対
する文字の実際の関係を示す図、 第５図はスウォスをラスタ化するための第３図のプリン
タにおけるマイクロプロセサの動作のフローチャート、 第6a図〜第6c図（点線のところで第6a図と第6b図を接続
しそしてラベルA,B,Cにより第6a図と第6b図に関係する
第6c図を接続して第６図が形成される）はラスタ化にお
けるパケットを処理するための第３図のマイクロプロセ
サとプリンタの動作を示すフローチャート、 第７図は本発明のプリンタのブロック図、 第８図は第７図のラスタライザの一部のブロック図、 第９図はメモリにおけるスウォス境界を示す図、 第10図は第７図のラスタライザの他の部分のブロック
図、 第11図はビットマップメモリバイトの境界に対するデー
タフィールドの関係を示す図である。 10,31……ページ、11……スウォス、12〜17,33……パケ
ット、22……左カラムテキスト、23……右カラムテキス
ト、24……後書き、25,32……ページヘッダ、26……ロ
ゴ、27……ページ番号、34……ページエンドポインタ、
37……フラグ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/455 29/38 Ｚ Ｇ０６Ｆ 3/12 Ｂ 17/21 (72)発明者 カール、プライス、コール アメリカ合衆国ケンタッキー州、レキシン トン、バン、リスト、ウェイ 2080 (72)発明者 リン、マービン、オリバー アメリカ合衆国ケンタッキー州、レキシン トン、ロックブリッジ、ロード、1083 (72)発明者 ウォーレン、ジョン、スピナ アメリカ合衆国ケンタッキー州、レキシン トン、キャリエッジ、レーン 3212 (72)発明者 スティーブン、レイ、トロイアー アメリカ合衆国ケンタッキー州、レキシン トン、ラーチ、レーン、260 (56)参考文献 特開 昭60−147834（ＪＰ，Ａ) 特開 昭60−73671（ＪＰ，Ａ) 特開 昭61−72327（ＪＰ，Ａ) 特開 昭63−22672（ＪＰ，Ａ) 特開 昭62−48561（ＪＰ，Ａ) 特開 昭61−233574（ＪＰ，Ａ)

Claims (6)

【特許請求の範囲】
1. 【請求項１】プリンタであって、 プリントすべき全ページのデータをプリントすべき順序
   以外の順序で受け取る手段と、 受取ったプリントすべき前記全ページデータをパケット
   に見出し付けすること無しに記憶する記憶手段と、前記
   パケットの各々のデータはプリント順になっているが、
   前記パケット自体はプリント順に記憶されず、複数の前
   記パケットがラスタ化されていないデータを含んでいる
   ことと、 ラスタ化されていないデータをラスタ化しながら前記パ
   ケットからデータを読み出して前記データをプリント順
   に組み合わせることによってプリントすべき前記受け取
   ったデータをプリント順にプリントする手段と、 から成るプリンタ。
2. 【請求項２】シリアル化されたビットデータに応答する
   プリント機構を含み、受取ったデータをプリントするた
   めのページプリンタであって、 プリントすべき全ページのデータをプリントすべき順序
   以外の順序で受け取る手段と、 受取ったプリントすべき前記全ページデータをパケット
   に見出し付けすること無しに記憶する記憶手段と、前記
   パケットの各々のデータはプリント順になっているが、
   前記パケット自体はプリント順に記憶されず、複数の前
   記パケットがラスタ化されていないデータを含んでいる
   ことと、 ラスタ化中のスウォス内に位置するデータの少なくとも
   一部で構成される前記パケットの各々からのデータをラ
   スタ化することによって部分ページビットマップスウォ
   スをプリント順にラスタ化する手段と、 前記スウォスの各々を前記プリント機構に対してシリア
   ル化する手段と、 から成るページプリンタ。
3. 【請求項３】シリアル化されたビットデータに応答する
   プリント機構を含み、受取ったデータをプリントするた
   めのページプリンタであって、 プリントすべきデータを受け取って記憶する手段と、 プリトンすべきページのデータをラスタ化するため、記
   憶されたデータを一連の部分ページスウォスにラスタ変
   換する手段と、前記スウォスおよび前記スウォス内のビ
   ットデータが、プリントすべき前記ページ上のそれらの
   位置に関連する論理アドレスを有することと、 前記スウォスの各々がラスタ化される際にスウォスビッ
   トデータ論理アドレスをその各スウォスのための物理メ
   モリ内の物理アドレスに変換するハードウエア手段と、 前記スウォスの各々を前記プリント機構に対してシリア
   ル化する手段と、 から成るページプリンタ。
4. 【請求項４】シリアル化されたビットデータに応答する
   プリント機構を含み、受取ったデータをプリントするた
   めのページプリンタであって、 プリントすべきデータをプリントすべき順序以外の順序
   で受け取る手段と、 受取った前記データをパケットに見出し付けすること無
   しに記憶する手段と、前記パケットの各々のデータはプ
   リント順になっているが、前記パケット自体はプリント
   順に記憶されず、複数の前記パケットがラスタ化されて
   いないデータを包含していることと、 ラスタ化中のスウォス内に位置するデータの少なくとも
   一部で構成される前記パケットの各々からのデータをラ
   スタ化することによって部分ページビットマップスウォ
   スをプリント順にラスタ化する手段と、前記スウォスお
   よび前記スウォス内のビットデータが、プリントすべき
   前記ページ上のそれらの位置に関連する論理アドレスを
   有することと、前記ラスタ化手段が、ラスタ化中のスウ
   ォス内に少なくとも部分的に位置する文字を表わすパケ
   ットのデータを選択的に書込む手段を含むことと、 前記スウォスの各々がラスタ化される際にスウォスビッ
   トデータ論理アドレスをその各スウォスのメモリ内にお
   いて物理アドレスに変換すると共に、前記ビットデータ
   がラスタ化中の前記スウォス内に位置する場合にビット
   データを物理メモリにだけ書込むハードウエア手段と、 前記スウォスの各々を前記プリント機構に対してシリア
   ル化する手段と、 から成るページプリンタ。
5. 【請求項５】シリアル化されたビットデータに応答する
   プリント機構を含み、受取ったデータをプリントするた
   めのページプリンタであって、 プリントすべきデータを受け取って記憶する手段と、 プリントすべきページのデータをラスタ化するため、記
   憶されたデータを一連の部分ページスウォスにラスタ変
   換する手段と、前記スウォスおよび前記スウォス内のビ
   ットデータが、プリントすべき前記ページ上のそれらの
   位置に関連する論理アドレスを有することと、 前記スウォスの各々がラスタ化される際にスウォスビッ
   トデータ論理アドレスをその各スウォスのための物理メ
   モリにおいて物理アドレスに変換する手段と、 物理アドレスに変換された論理アドレスがラスタ化中の
   スウォス内に位置するかどうかを表示するハードウエア
   手段と、 前記スウォスの各々を前記プリント機構に対してシリア
   ル化する手段と、 から成るページプリンタ。
6. 【請求項６】シリアル化されたビットデータに応答する
   プリント機構を含み、受取ったデータをプリントするた
   めのページプリンタであって、 プリントすべきデータを受け取って記憶する手段と、 受取って記憶されたプリントすべきデータを、それぞれ
   関連するビッマップアドレスを有するビットデータフィ
   ールドに変換する手段と、 第１のビットデータフィールドを第１の記憶位置に書き
   込み、前記第１の記憶位置に関連するビットマップアド
   レスを第２の記憶位置に書き込むようにプログラムされ
   たマイクロプロセサと、 前記第１のビットデータフィールドに関連する前記ビッ
   トマップアドレスによって規定された位置のビットマッ
   プメモリに前記第１のビットデータフィールドを組込む
   ハードウエア手段と、 前記プログラムされたマイクロプロセサが、前記第１の
   記憶位置に次位のビットデータフィールドを、その関連
   ビットマップアドレスを前記第２の記憶位置に書込むこ
   となしに、前記第１の記憶位置に書込むのに応答して前
   記第２の記憶位置の前記ビットマップアドレスを増分す
   ると共に、前記第２の記憶位置に記憶された前記増分さ
   れたビットマップアドレスにある前記ビットマップメモ
   リに前記第２のビットデータフィールドを組込むハード
   ウエア手段と、 前記スウォスの各々を前記プリント機構に対してシリア
   ル化する手段と、 から成るページプリンタ。