JPH0817272B2 - 厚膜印刷回路用基板の製造方法 - Google Patents
厚膜印刷回路用基板の製造方法Info
- Publication number
- JPH0817272B2 JPH0817272B2 JP7688791A JP7688791A JPH0817272B2 JP H0817272 B2 JPH0817272 B2 JP H0817272B2 JP 7688791 A JP7688791 A JP 7688791A JP 7688791 A JP7688791 A JP 7688791A JP H0817272 B2 JPH0817272 B2 JP H0817272B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- insulating substrate
- printed circuit
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 40
- 239000000945 filler Substances 0.000 claims description 16
- 239000011230 binding agent Substances 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000859 sublimation Methods 0.000 claims description 3
- 230000008022 sublimation Effects 0.000 claims description 3
- 230000006837 decompression Effects 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
板に形成したスルーホールの内壁とに厚膜を印刷する工
程を有する厚膜印刷回路基板の製造方法に関する。
等による回路配線を形成すると共に、同絶縁基板に穿設
されたスルーホールの内壁に導体層を形成し、該導体層
を介して前記絶縁性基板の両主面に形成された回路配線
を互いに接続することが行なわれている。そして、この
ようなスルーホール導体を形成するとき、図4に示すよ
うなスクリーン印刷装置を用いて、前記絶縁性基板上に
形成される配線パターンと同時に、前記スルーホールの
内壁にも導体ペーストを印刷し、その後これを焼成し、
配線パターンとスルーホール導体とを同時に形成するこ
とが行なわれている。
来の厚膜印刷方法を説明する。同図中において、3は、
上側に広口部32を、下側に狭口部31を有し、漏斗状
に形成された減圧室である。この狭口部31は、図示さ
れないダクトを介して真空ポンプに接続され、広口部3
2には、基板支持板4が嵌め込まれている。この基板支
持板4上には、あらかじめマスキングされ、所定の位置
にスルーホール11、11…が穿設されたアルミナ基板
等の絶縁基板1が載置される。前記基板支持板4には、
その上に載置される絶縁基板1上のスルーホール11、
11…と対応する位置に貫通孔41、41…が穿設され
ており、前記減圧室3内部が減圧されるとき、前記絶縁
基板1の表面付近の空気が基板1のスルーホール11、
11…を通り、さらに前記貫通孔41、41…を通過
し、減圧室3の中に吸引される。前記基板支持板4の上
方には、スクリーン2、スクリーン2を支持するスクリ
ーン枠21、スキージ5、及びスキージ5を駆動する図
示しない駆動装置からなるスクリーン印刷機が配置され
ている。
り、絶縁基板1に導体パターンを形成する工程について
説明すると、まず、絶縁基板1が減圧室3の基板支持板
4の上に載置される。さらに、前記スクリーン印刷機に
よって、該スクリーン2の上に与えられたAg−Pd等
を含む導体ペーストaが所定の配線パターンに従い、前
記基板1の上に印刷される。これと同時に、基板1のス
ルーホール11、11…から基板支持板4の貫通孔4
1、41…を通って減圧室3の中に吸引される空気と共
に、絶縁基板1に転写された一部の導体ペーストaが基
板1のスルーホール11の中に引き込まれ、その内壁に
導体ペーストaが付着する。
基板は、熱対流炉や赤外線加熱炉等の乾燥機に送られ、
そこで温度約150℃、約10分加熱乾燥される。その
後温度約850℃で10分程度焼成され、導体ペースト
が焼付けられる。これにより、図5(a)で示すよう
に、絶縁基板1の片面側の配線パターン12とスルーホ
ール導体13の一部が形成される。
1の他方の片面側にも、同様にして導体ペーストを印刷
すると共に、同片面側からスルーホール11、11…に
導体ペーストを引き込み、これらを乾燥し、焼付けて、
配線パターン12’とスルーホール13の残りの部分を
形成する。
路基板の製造方法において、前記配線パターン12、1
2’及びスルーホール導体13を形成するための印刷工
程を、絶縁基板1の各面について単に各々一回ずつ行な
った場合、図3に示すように、導体ペーストの表面張力
により、スルーホール11のエッジ部分14での導体膜
が丸く収縮して、そこの膜厚が他の部分に比べ薄くな
る。このように、導体膜が薄くなったスルーホール11
のエッジ部分14に近い所に導体ランドを形成し、これ
に部品を実装して半田付けすると、導体膜に含まれる銀
等の導体材料が半田中に拡散し、いわゆる「半田食われ
現象」を起こす。そうすると、前記エッジ部分14の薄
い導体膜の導体材料が欠落し、いわゆるスルーホールオ
ープンが生じる。本発明は、スルーホールのエッジ部で
十分な厚さの導体膜が得られ、これにより、いわゆるス
ルーホールオープンが生じにくい厚膜印刷回路基板の製
造方法を提供することを目的とする。
記目的を達成するため、予め所定の位置にスルーホール
11が形成された絶縁基板1の表面に導体ペーストを印
刷し、これを焼き付けて、配線パターン12を形成する
と共に、導体ペーストを前記スルーホール11の中に吸
引し、これを焼き付けてスルーホール導体13を形成す
る厚膜印刷回路基板の製造方法において、前記絶縁基板
1に配線パターン12を形成する導電ペースト12’を
印刷する前に、スルーホール11に導電ペースト12’
のバインダーとほぼ同温度の蒸発または昇華温度を有す
る充填剤15を充填し、その後該充填剤15と絶縁基板
1との表面に一様に導電ペースト12’を印刷し、これ
を焼成した後、スルーホール導体13を形成することを
特徴とする厚膜印刷回路用基板の製造方法を提供する。
この場合において、前記充填剤15としては、導電ペー
ストのバインダー成分そのものを用いることができる。
法では、スルーホール11に導電ペーストのバインダー
とほぼ同温度の蒸発または昇華温度を有する充填剤15
を充填し、この充填剤15と絶縁基板1との表面に一様
に導電ペーストを印刷しているが、その後導電ペースト
を焼成すると、スルーホール11に充填した充填剤15
が導電ペーストのバインダーと共に蒸発、昇華し、この
跡にスルーホール11が開く。そして、このスルーホー
ル11を囲む導体層のエッジ部分14は切り立った状態
となる。その後、導体ペーストを前記スルーホール11
の中に吸引し、これを焼き付けてスルーホール導体13
を形成するため、スルーホール11のエッジ部分14で
極端に導体層が薄くならず、配線パターン12とスルー
ホール導体13とが確実に接続された導体層が得られ
る。
施例を以下に説明する。予めスルーホール11が開けら
れたアルミナ等の絶縁基板1を用意し、図1(a)で示
すように、まず、このスルーホール11に充填剤15を
充填する。この充填剤は、後に印刷される導体ペースト
のバインダー成分とされるような、有機バインダー、つ
まり樹脂を有機溶剤で溶解したものを用い、これを図4
で示すような装置を用いて、スルーホール11に引き込
みながらスルーホール11の位置にスクリーン印刷し、
その後150℃程度の温度で乾燥する。このような充填
剤15は、導電ペーストのバインダーとほぼ同じ温度で
蒸発または昇華する。この場合、充填剤15は、絶縁基
板1の板面でよく均し、充填剤15が絶縁基板1と同一
平面をなすようにするのが望ましい。
に、所定の配線パターンに従って、絶縁基板1の上に導
電ペースト12’を印刷する。このとき、前記スルーホ
ール11に充填された充填剤15の表面にも、連続して
導電ペースト12’を印刷する。その後、配線基板11
を850℃程度の温度下におき、この導電ペースト1
2’を焼き付ける。すると、図1(c)で示すように導
電ペースト12’のバインダー成分と共に、スルーホー
ル11の中に充填された充填剤15が蒸発或は昇華し、
スルーホール11が再び開く。この状態では、スルーホ
ール11を除くその周りに導体パターン12が形成さ
れ、スルーホール11を囲む導体パターン12のエッジ
部分14は切り立った状態となる。
いたスルーホール11の部分に導電ペーストを吸引しな
がら、導電ペースト13’を印刷する。このスルーホー
ル11への導電ペースト13’の印刷は、絶縁基板1の
両面側から各々行なうのが一般的であり、スルーホール
11の壁面に導電ペースト13’が印刷された状態を図
1(d)に示す。この図から明かな通り、スルーホール
11の壁面に印刷された導電ペースト13’は、絶縁基
板1の両面側の導体パターン12のスルーホール11を
囲む切り立った縁を結ぶように、その間のスルーホール
11の壁面に付着する。その後、このスルーホール11
の壁面に印刷された導電ペーストを焼き付けることによ
り、スルーホール導体13が形成され、図2で示された
ような印刷回路基板が完成する。
厚膜印刷回路基板の製造方法によれば、スルーホール1
1を囲むエッジ部分14の導体膜の膜厚を厚くすること
ができるので、回路部品の半田付時に生じやすいスルー
ホール11での配線パターンの断線、いわゆるスルーホ
ールオープンを防止することができ、厚膜印刷回路基板
の信頼性を確保することができる。
回路基板の半完成状態の要部縦断面図である。
板の例を示す要部縦断面図である。
の例を示す要部縦断面図である。
分を示す要部縦断側面図である。
図である。
Claims (2)
- 【請求項1】 予め所定の位置にスルーホール11が形
成された絶縁基板1の表面に導体ペーストを印刷し、こ
れを焼き付けて、配線パターン12を形成すると共に、
導体ペーストを前記スルーホール11の中に吸引し、こ
れを焼き付けてスルーホール導体13を形成する厚膜印
刷回路基板の製造方法において、前記絶縁基板11の表
面に配線パターン12を形成する導電ペースト12’を
印刷する前に、スルーホール11に導電ペースト12’
のバインダーとほぼ同温度の蒸発または昇華温度を有す
る充填剤15を充填し、その後該充填剤15と絶縁基板
1との表面に一様に導電ペースト12’を印刷し、これ
を焼成した後、スルーホール導体13を形成することを
特徴とする厚膜印刷回路用基板の製造方法。 - 【請求項2】 前記請求項1において、前記充填剤15
が導電ペーストのバインダー成分からなることを特徴と
する厚膜印刷回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7688791A JPH0817272B2 (ja) | 1991-03-16 | 1991-03-16 | 厚膜印刷回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7688791A JPH0817272B2 (ja) | 1991-03-16 | 1991-03-16 | 厚膜印刷回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287392A JPH04287392A (ja) | 1992-10-12 |
| JPH0817272B2 true JPH0817272B2 (ja) | 1996-02-21 |
Family
ID=13618149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7688791A Expired - Fee Related JPH0817272B2 (ja) | 1991-03-16 | 1991-03-16 | 厚膜印刷回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817272B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862209B1 (de) * | 1997-03-01 | 2009-12-16 | Electrovac AG | Verfahren zum Herstellen eines Metall-Keramik-Substrates |
-
1991
- 1991-03-16 JP JP7688791A patent/JPH0817272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04287392A (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6398099B1 (en) | Apparatus for manufacturing plug and method of manufacturing the same | |
| US3648364A (en) | Method of making a printed resistor | |
| JPH0817272B2 (ja) | 厚膜印刷回路用基板の製造方法 | |
| JP2778817B2 (ja) | 厚膜印刷回路用基板の製造方法および製造装置 | |
| JP2643450B2 (ja) | スルーホール導体形成方法 | |
| KR100378542B1 (ko) | 인쇄회로기판의 비아홀 플러깅 방법 | |
| JP3567640B2 (ja) | 厚膜回路基板の製造方法 | |
| JPH02137393A (ja) | 半導体装置の実装方法 | |
| JPS59119791A (ja) | スル−ホ−ルの導体層形成方法 | |
| JPH04139894A (ja) | 多層セラミック基板 | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| JP2926982B2 (ja) | スルーホールの形成方法 | |
| JP3695769B2 (ja) | 厚膜回路基板の製造方法 | |
| JPS61113298A (ja) | スル−ホ−ル印刷法 | |
| JPS63283189A (ja) | 部品の半田付け方法 | |
| JPH06105830B2 (ja) | ハイブリッド回路板の製造方法 | |
| JPS63265488A (ja) | 印刷配線板 | |
| JPS62165301A (ja) | 厚膜印刷回路基板 | |
| JPH06268368A (ja) | プリント配線板の製造法 | |
| JPH05167245A (ja) | プリント配線板の製造方法 | |
| JPH0621271Y2 (ja) | 厚膜配線基板 | |
| JPH05152743A (ja) | スルーホール形成方法 | |
| JPS5911465Y2 (ja) | 電子部品取付装置 | |
| JPH05283834A (ja) | 印刷配線板及びその製造方法 | |
| JPH0380358B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |