JPH081911B2 - 電界効果型半導体装置及びその製造方法 - Google Patents
電界効果型半導体装置及びその製造方法Info
- Publication number
- JPH081911B2 JPH081911B2 JP62158104A JP15810487A JPH081911B2 JP H081911 B2 JPH081911 B2 JP H081911B2 JP 62158104 A JP62158104 A JP 62158104A JP 15810487 A JP15810487 A JP 15810487A JP H081911 B2 JPH081911 B2 JP H081911B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration impurity
- layer
- gate electrode
- impurity layer
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000005669 field effect Effects 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000012535 impurity Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果型半導体装置及びその製造方法に関
する。
する。
半導体装置，例えば砒化ガリウム（GaAs）を用いたシ
ョットキ障壁型電界効果トランジスタ（以下、MESFETと
称す）として、第３図に示すような構造のものが知られ
ている。第３図において、１は耐熱性のゲート電極、2a
はソース電極、2bはドレイン電極、３はGaAsからなる動
作層、4bは高濃度不純物半導体結晶層（以下高濃度不純
物層という）、５はSiO2膜、６は半絶縁性のGaAs基板で
ある。
ョットキ障壁型電界効果トランジスタ（以下、MESFETと
称す）として、第３図に示すような構造のものが知られ
ている。第３図において、１は耐熱性のゲート電極、2a
はソース電極、2bはドレイン電極、３はGaAsからなる動
作層、4bは高濃度不純物半導体結晶層（以下高濃度不純
物層という）、５はSiO2膜、６は半絶縁性のGaAs基板で
ある。
この構造を有するMESFETにおいては、高濃度不純物層
4bの存在により、ソース，ドレインの直列寄生抵抗が低
減され、高い相互コンダクタンス、低いオン抵抗が得ら
れ、FETの高速動作が可能となる。現在このようなFETも
しくはFETを用いた集積回路が製作されている。
4bの存在により、ソース，ドレインの直列寄生抵抗が低
減され、高い相互コンダクタンス、低いオン抵抗が得ら
れ、FETの高速動作が可能となる。現在このようなFETも
しくはFETを用いた集積回路が製作されている。
上述のGaAs MESFETを製作する場合、高濃度不純物層4
bは、ゲート電極及びこのゲート電極の側面に形成され
た絶縁材からなる側壁をマスクとした選択成長によって
形成される。側壁は高濃度不純物層4bとゲート電極１が
接触しゲート電極の耐圧が減少するのを防ぐために設け
てある。しかし、側壁を設けたことにより、側壁下に高
抵抗の領域が生じるため、ソース，ドレインの寄生抵抗
が十分低減されない。
bは、ゲート電極及びこのゲート電極の側面に形成され
た絶縁材からなる側壁をマスクとした選択成長によって
形成される。側壁は高濃度不純物層4bとゲート電極１が
接触しゲート電極の耐圧が減少するのを防ぐために設け
てある。しかし、側壁を設けたことにより、側壁下に高
抵抗の領域が生じるため、ソース，ドレインの寄生抵抗
が十分低減されない。
また、高濃度不純物層4bの濃度を低くすると、ゲート
電極と高濃度不純物層が接触した場合のゲート耐圧の劣
化を防ぐことができ、側壁を用いずにFETを製作するこ
とが可能となる。しかしながら、高濃度不純物層4bのシ
ート抵抗が増加するため、この場合も寄生抵抗を十分に
低減することができなくなる。
電極と高濃度不純物層が接触した場合のゲート耐圧の劣
化を防ぐことができ、側壁を用いずにFETを製作するこ
とが可能となる。しかしながら、高濃度不純物層4bのシ
ート抵抗が増加するため、この場合も寄生抵抗を十分に
低減することができなくなる。
さらに、第４図に示すように側壁下の領域の抵抗を低
減させるため、高濃度不純物層4bを形成する前にゲート
電極１のみをマスクとしてイオン注入を行ないGaAs基板
６に高濃度不純物層９を形成する方法がある。しかしな
がら、このようにイオン注入を行った場合は短チャネル
効果が顕著になり、短いゲート長のFETを製作する際
に、しきい値電圧の制御が困難となる問題がある。
減させるため、高濃度不純物層4bを形成する前にゲート
電極１のみをマスクとしてイオン注入を行ないGaAs基板
６に高濃度不純物層９を形成する方法がある。しかしな
がら、このようにイオン注入を行った場合は短チャネル
効果が顕著になり、短いゲート長のFETを製作する際
に、しきい値電圧の制御が困難となる問題がある。
本発明の目的は、短チャネル効果の増大を生じさせる
ことなくソース，ドレインの直列寄生抵抗を低減した電
界効果型半導体装置及びその製造方法を提供することに
ある。
ことなくソース，ドレインの直列寄生抵抗を低減した電
界効果型半導体装置及びその製造方法を提供することに
ある。
第１の発明の電界効果型半導体装置は、半絶縁性半導
体基板に形成された一導電型半導体動作層と、前記半導
体動作層上に形成されたゲート電極と、前記ゲート電極
の側面に接しかつ前記動作層上に形成された一導電型低
濃度不純物層と、前記低濃度不純物層上でかつ前記ゲー
ト電極の側面に形成された絶縁膜からなる側壁と、前記
側壁の下部を除く前記低濃度不純物層の上層部に設けら
れた一導電型高濃度不純物層とを含んで構成される。
体基板に形成された一導電型半導体動作層と、前記半導
体動作層上に形成されたゲート電極と、前記ゲート電極
の側面に接しかつ前記動作層上に形成された一導電型低
濃度不純物層と、前記低濃度不純物層上でかつ前記ゲー
ト電極の側面に形成された絶縁膜からなる側壁と、前記
側壁の下部を除く前記低濃度不純物層の上層部に設けら
れた一導電型高濃度不純物層とを含んで構成される。
第２の発明の電界効果型半導体装置の製造方法は、半
絶縁性半導体基板に不純物のイオン注入により一導電型
半導体動作層を形成する工程と、前記半導体動作層上に
ゲート電極を形成する工程と、前記ゲート電極をマスク
とし前記半導体動作層上のソース・ドレイン領域に一導
電型低濃度不純物層を形成する工程と、前記低濃度不純
物層上でかつ前記ゲート電極の側面に絶縁膜からなる側
壁を形成する工程と、前記ゲート電極と側壁とをマスク
として不純物をイオン注入し前記低濃度不純物層の上層
部に一導電型高濃度不純物層を形成する工程とを含んで
構成される。
絶縁性半導体基板に不純物のイオン注入により一導電型
半導体動作層を形成する工程と、前記半導体動作層上に
ゲート電極を形成する工程と、前記ゲート電極をマスク
とし前記半導体動作層上のソース・ドレイン領域に一導
電型低濃度不純物層を形成する工程と、前記低濃度不純
物層上でかつ前記ゲート電極の側面に絶縁膜からなる側
壁を形成する工程と、前記ゲート電極と側壁とをマスク
として不純物をイオン注入し前記低濃度不純物層の上層
部に一導電型高濃度不純物層を形成する工程とを含んで
構成される。
本発明は、ソース・ドレインを低濃度不純物層と高濃
度不純物層からなる２つの層を用いて形成することによ
り、直列寄生抵抗の著しい低減を可能とするものであ
る。
度不純物層からなる２つの層を用いて形成することによ
り、直列寄生抵抗の著しい低減を可能とするものであ
る。
高濃度不純物層によりソース，ドレイン領域のシート
抵抗は低減され、また側壁下には、動作層のほか低濃度
不純物が導入されているため、寄生抵抗の増加が従来に
比べ抑制される。特に、エンハンスメント型FETにおい
ては、動作層の抵抗が大であり、低濃度不純物層導入に
よる抵抗の低減効果は大きい。
抵抗は低減され、また側壁下には、動作層のほか低濃度
不純物が導入されているため、寄生抵抗の増加が従来に
比べ抑制される。特に、エンハンスメント型FETにおい
ては、動作層の抵抗が大であり、低濃度不純物層導入に
よる抵抗の低減効果は大きい。
以下に、本発明の実施例について図面を参照して説明
する。
する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
ための工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、半絶縁性のGaAs基板
６上にSiイオンを50keV,ドーズ量２×1012cm-2の条件で
選択的にイオン注入し、CVD SiO2膜を保護膜として800
℃,20分間の熱処理を行いGaAsからなる動作層３を形成
した。次に保護膜を除去した後、スパッタ法を用いてタ
ングステンシリサイド（WS1）をGaAs動作層３及びGaAs
基板６上全面に0.5μｍの厚さに堆積した後、四フッ化
炭素を用いたドライエッチング法でWS1を加工し、ゲー
ト電極１を形成した。
６上にSiイオンを50keV,ドーズ量２×1012cm-2の条件で
選択的にイオン注入し、CVD SiO2膜を保護膜として800
℃,20分間の熱処理を行いGaAsからなる動作層３を形成
した。次に保護膜を除去した後、スパッタ法を用いてタ
ングステンシリサイド（WS1）をGaAs動作層３及びGaAs
基板６上全面に0.5μｍの厚さに堆積した後、四フッ化
炭素を用いたドライエッチング法でWS1を加工し、ゲー
ト電極１を形成した。
次に、第１図（ｂ）に示すようにGaAs基板６の所定部
分にSiO2膜７を形成した後、ゲート電極１及びSiO2膜７
をマスクとして、ソース・ドレイン領域に不純物濃度が
２×1017cm-3である低濃度不純物層4aをMOCVD法を用い7
00℃で膜厚0.3μｍ選択成長することにより形成した。
分にSiO2膜７を形成した後、ゲート電極１及びSiO2膜７
をマスクとして、ソース・ドレイン領域に不純物濃度が
２×1017cm-3である低濃度不純物層4aをMOCVD法を用い7
00℃で膜厚0.3μｍ選択成長することにより形成した。
次にSiO2膜７を除去した後、第１図（ｃ）に示すよう
に、CVD法によりSiO2膜を全面に0.3μｍの膜厚で被着し
た後、レジスト膜をマスクとしてCF4を用いた異方性エ
ッチングでSiO2膜を加工し、ゲート電極１の側面のみに
SiO2膜５を残した。次に、レジスト膜８を所定の部分に
形成し、ゲート電極1,SiO2膜５及びSiO2膜８をマスクと
して、150keV,ドーズ量３×1013cm-2の条件で選択的にS
iをイオン注入しレジスト膜８を除去した後、SiN膜を保
護膜として800℃,20分間の熱処理を行い、低濃度不純物
層4bの上層部に高濃度不純物層4bを形成した。
に、CVD法によりSiO2膜を全面に0.3μｍの膜厚で被着し
た後、レジスト膜をマスクとしてCF4を用いた異方性エ
ッチングでSiO2膜を加工し、ゲート電極１の側面のみに
SiO2膜５を残した。次に、レジスト膜８を所定の部分に
形成し、ゲート電極1,SiO2膜５及びSiO2膜８をマスクと
して、150keV,ドーズ量３×1013cm-2の条件で選択的にS
iをイオン注入しレジスト膜８を除去した後、SiN膜を保
護膜として800℃,20分間の熱処理を行い、低濃度不純物
層4bの上層部に高濃度不純物層4bを形成した。
最後に第１図（ｄ）に示すように、高濃度不純物層4b
上にAuGe系のソース，ドレイン電極を形成し、FETの製
作を完了した。
上にAuGe系のソース，ドレイン電極を形成し、FETの製
作を完了した。
上述のFETのほか、従来の第３図、第４図に示されて
いるFETも製作した。第３図のFETでは高濃度不純物層4b
は濃度が２×1018cm-3，膜厚0.3μｍである。また、第
４図のFETではイオン注入による高濃度不純物層９は50k
eV,7×1012cm-2の条件で注入した後、SiNを保護膜とし
て750℃,20分の熱処理を行うことにより、形成した。
いるFETも製作した。第３図のFETでは高濃度不純物層4b
は濃度が２×1018cm-3，膜厚0.3μｍである。また、第
４図のFETではイオン注入による高濃度不純物層９は50k
eV,7×1012cm-2の条件で注入した後、SiNを保護膜とし
て750℃,20分の熱処理を行うことにより、形成した。
これらのFETを100個づつ選び、相互コンダクタンスgm
としきい値電圧VTのゲート長依存性を調べた。結果を第
２図に示す。第２図より本実施例によるFETが従来のFET
に比べて短チャネル効果を抑えつつ高いgmを有している
ことが明らかになった。
としきい値電圧VTのゲート長依存性を調べた。結果を第
２図に示す。第２図より本実施例によるFETが従来のFET
に比べて短チャネル効果を抑えつつ高いgmを有している
ことが明らかになった。
上記の実施例では低濃度不純物層をMOCVD法を用いて
選択成長を行ったが、他にLPE,MBE等の成長方法を用い
ても本発明の趣旨を逸脱するものではない。
選択成長を行ったが、他にLPE,MBE等の成長方法を用い
ても本発明の趣旨を逸脱するものではない。
以上説明したように本発明は、ソース・ドレインを低
濃度不純物層と高濃度不純物層の２種類の層を用いて形
成することにより短チャネル効果を増大させずに直列寄
生抵抗の低減した電界効果型半導体装置が得られる。
濃度不純物層と高濃度不純物層の２種類の層を用いて形
成することにより短チャネル効果を増大させずに直列寄
生抵抗の低減した電界効果型半導体装置が得られる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は実
施例と従来例のFET特性を示した図、第３図及び第４図
は従来のMESFETの断面図である。 １……ゲート電極、2a……ソース電極、2b……ドレイン
電極、３……動作層、4a……低濃度不純物層、4b……高
濃度不純物層、５……SiO2膜、６……GaAs基板、７……
SiO2膜、８……レジスト、９……高濃度不純物層。
めの工程順に示した半導体チップの断面図、第２図は実
施例と従来例のFET特性を示した図、第３図及び第４図
は従来のMESFETの断面図である。 １……ゲート電極、2a……ソース電極、2b……ドレイン
電極、３……動作層、4a……低濃度不純物層、4b……高
濃度不純物層、５……SiO2膜、６……GaAs基板、７……
SiO2膜、８……レジスト、９……高濃度不純物層。
Claims (2)
- 【請求項１】半絶縁性半導体基板に形成された一導電型
半導体動作層と、前記半導体動作層上に形成されたゲー
ト電極と、前記ゲート電極の側面に接しかつ前記動作層
上に形成された一導電型低濃度不純物層と、前記低濃度
不純物層上でかつ前記ゲート電極の側面に形成された絶
縁膜からなる側壁と、前記側壁の下部を除く前記低濃度
不純物層の上層部に設けられた一導電型高濃度不純物層
とを含むことを特徴とする電界効果型半導体装置。 - 【請求項２】半絶縁性半導体基板に不純物のイオン注入
により一導電型半導体動作層を形成する工程と、前記半
導体動作層上にゲート電極を形成する工程と、前記ゲー
ト電極をマスクとし前記半導体動作層上のソース・ドレ
イン領域に一導電型低濃度不純物層を形成する工程と、
前記低濃度不純物層上でかつ前記ゲート電極の側面に絶
縁膜からなる側壁を形成する工程と、前記ゲート電極と
側壁とをマスクとして不純物をイオン注入し前記低濃度
不純物層の上層部に一導電型高濃度不純物層を形成する
工程とを含むことを特徴とする電界効果型半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158104A JPH081911B2 (ja) | 1987-06-24 | 1987-06-24 | 電界効果型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158104A JPH081911B2 (ja) | 1987-06-24 | 1987-06-24 | 電界効果型半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH012370A JPH012370A (ja) | 1989-01-06 |
| JPS642370A JPS642370A (en) | 1989-01-06 |
| JPH081911B2 true JPH081911B2 (ja) | 1996-01-10 |
Family
ID=15664393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62158104A Expired - Lifetime JPH081911B2 (ja) | 1987-06-24 | 1987-06-24 | 電界効果型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081911B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590679Y2 (ja) * | 1993-12-29 | 1999-02-17 | ミツミ電機株式会社 | 分岐接続用コネクタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207669A (ja) * | 1983-05-10 | 1984-11-24 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS60165764A (ja) * | 1984-02-08 | 1985-08-28 | Nec Corp | 化合物半導体装置の製造方法 |
| JPH081910B2 (ja) * | 1987-05-13 | 1996-01-10 | 日本電気株式会社 | 電界効果型半導体装置及びその製造方法 |
-
1987
- 1987-06-24 JP JP62158104A patent/JPH081911B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS642370A (en) | 1989-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002090B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| JPH02253632A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JPH081910B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH081911B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP3034546B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS594083A (ja) | 半導体装置の製造方法 | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH012370A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS60164365A (ja) | 半導体装置の製造方法 | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JPH0257340B2 (ja) | ||
| JPH03283627A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS6142963A (ja) | 半導体装置の製造方法 | |
| JPH028454B2 (ja) | ||
| JPH0824132B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH1197452A (ja) | 半導体装置 | |
| JPS62243371A (ja) | 半導体装置の製造方法 | |
| JPS6038882A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPH01155665A (ja) | 半導体集積回路 | |
| JPH0439773B2 (ja) |