JPH08204318A - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JPH08204318A
JPH08204318A JP7008542A JP854295A JPH08204318A JP H08204318 A JPH08204318 A JP H08204318A JP 7008542 A JP7008542 A JP 7008542A JP 854295 A JP854295 A JP 854295A JP H08204318 A JPH08204318 A JP H08204318A
Authority
JP
Japan
Prior art keywords
copper foil
electronic circuit
circuit board
electronic component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7008542A
Other languages
English (en)
Inventor
Koichi Yoshida
幸一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7008542A priority Critical patent/JPH08204318A/ja
Publication of JPH08204318A publication Critical patent/JPH08204318A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Application thereof; Other processes of activating the contact surfaces

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【構成】 電子回路基板上に形成された銅箔ランド上
に、クリームはんだを印刷する印刷工程、そのクリーム
はんだ上に表面実装用の電子部品を装着するマウント工
程、および、この電子部品を装着した電子回路基板を加
熱して、電子部品の電極と銅箔ランドとを電気的に接合
するリフロー工程からなる電子回路基板への電子部品実
装方法において、クリームはんだを印刷する直前に、電
子回路基板(11)上の銅箔ランド(12)表面を研磨
機(14)によって研磨し、酸化銅(13)を物理的に
取除く。 【効果】 印刷工程前の研磨工程により、銅箔ランド表
面の酸化物を完全に取り除くことが可能となり、その結
果、はんだの銅箔ランドに対する濡れ性が格段に向上
し、従来の濡れ不良やブリッジを解消することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子回路基板への電
子部品実装方法に関するものである。さらに詳しくは、
この発明は、電子部品をリフローはんだ付けにより電子
回路基板に実装するのに有用な、改善された電子回路基
板への電子部品実装方法とこの方法に用いる研磨装置
と、電子回路基板そのものに関するものである。
【0002】
【従来の技術】従来より、電子回路基板への電子部品の
実装においては、リフローはんだ付けが重要な手段とな
っている。このリフローはんだ付けは、例えば、図2に
示した通りの工程として実施されている。すなわち、ま
ず第1工程としては、図2(a)の印刷工程がある。こ
の印刷工程では、たとえばガラスエポキシ板の3〜4層
が積層され、最外表面に銅箔が配設された電子回路基板
(1)の銅箔ランド(2)上に、メタルマスク(3)を
介して、クリームはんだ(7)が印刷される。
【0003】第2の工程はマウント工程であり、このマ
ウント工程では、図2(b)に示したように、電子回路
基板(1)上に、印刷されたクリームはんだ(4)を介
して表面実装用の電子部品(5)が装着される。そし
て、第3工程のリフロー工程では、図2(c)に示した
ように、電子部品(5)を装着した電子回路基板(1)
を、リフロー炉で210℃〜240℃に加熱して、クリ
ームはんだの金属部分を溶解させ、電子部品の電極
(6)と銅箔ランド(2)とを電気的に接合する。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電子回路基板への電子部品実装方法の場合、
電子回路基板の銅箔表面に形成された酸化銅の影響によ
り、クリームはんだの銅箔に対する濡れが阻害され、そ
の結果、電子回路基板上に、濡れ不良やブリッジが発生
しやすい状況となり、そのために、歩留まり率の向上が
難しいという問題があった。
【0005】そこでこの発明は、以上の通りの従来技術
の課題を解決するためになされたものであり、電子回路
基板上での濡れ不良やブリッジ発生を回避し、良好なは
んだ付けを可能とする、改善された電子回路基板への電
子部品実装方法を提供することを目的としている。
【0006】
【課題を解決するための手段】この発明は、上記の課題
を解決するものとして、電子回路基板に電子部品を実装
する際に、クリームはんだを印刷する直前に、電子回路
基板の銅箔表面を研磨し、銅箔表面に形成されている酸
化銅を物理的に除去することを特徴とする電子回路基板
への電子部品実装方法(請求項1)を提供する。
【0007】また、この発明は、上記の方法において銅
箔表面を研磨後にクリーナーにより拭き取り処理し、次
いでクリームはんだを印刷すること(請求項2)や、こ
のためのクリーナー付きの研磨装置(請求項3)、さら
には、研磨工程に欠かせない銅箔厚み(50〜150μ
m)を持つ電子回路基板(請求項4)をも提供する。
【0008】
【作用】上記の通りのこの発明の構成によって、電子回
路基板の銅箔ランド表面に形成された酸化銅を排除する
ことを容易とする。この発明は、この銅酸化物の排除に
より、銅箔ランド表面上の濡れ性を向上させ、はんだ付
け性能を良好なものとする。
【0009】以下、実施例を示し、さらに詳しくこの発
明について説明する。
【0010】
【実施例】図1は、この発明の電子回路基板への電子部
品実装方法としての研磨工程を例示したものである。た
とえば、図1(a)に示したように、電子回路基板(1
1)の銅箔ランド(12)表面には、酸化銅(13)が
形成されている。
【0011】そこで、この発明の方法では、たとえば、
図1(b)に示したように、グラインダー方式などの研
磨機(14)により、電子回路基板(11)の銅箔ラン
ド(12)表面に形成されている酸化銅(13)を研磨
して物理的に除去する。研磨機としては、上記のグライ
ンダー方式の研磨機(14)(#5000)等の適宜な
ものが用いられる。この場合、銅箔表面の酸化状態によ
ってその研磨条件が決められることは言うまでもない。
たとえば砥石の粒の大きさ、研磨の除去厚み、回数等の
条件である。
【0012】また、この研磨には、研磨機(14)とと
もに、ケーシング(18)内に配置した研磨された後の
かすを取り除くための手段として、回転式のクリーナー
(19)などを用いてもよい。このクリーナー(19)
を用いることにより、銅箔ランド表面上からかすを除去
することができる。図1(c)に示したように、電子回
路基板(11)の銅箔ランド(12)表面は、銅がむき
出しになった状態にすることができる。
【0013】そして、この発明においては、銅箔ランド
(12)の厚みは、研磨される厚さを考慮に入れて、予
め厚くすることが望ましく、その値は、従来の30μm
に対し、50〜150μm、特に100μm前後とする
ことが望ましい。このように、研磨工程によって、銅箔
ランド表面の酸化銅を取り除くことによって、銅をラン
ド表面に完全に露出させ、その後、従来の電子回路基板
への電子部品実装方法と同様に、クリームはんだの印刷
工程、マウント工程、リフロー工程を実施することがで
きる。
【0014】もちろん、この発明においては、この手法
をHICのリードコム付けなどにも応用することができ
る。
【0015】
【発明の効果】以上詳しく説明した通り、この発明によ
って、印刷工程前の研磨工程により、銅箔ランド表面の
酸化物を完全に取り除くことが可能となり、その結果、
はんだの銅箔ランドに対する濡れ性が格段に向上し、従
来の濡れ不良やブリッジを解消することができる。
【図面の簡単な説明】
【図1】この発明の実施例を示した工程断面図である。
【図2】従来の電子回路基板への電子部品実装方法を示
した工程断面図である。
【符号の説明】
1 電子回路基板 2 銅箔ランド 3 メタルマスク 4 印刷されたクリームはんだ 5 電子部品 6 電極 7 クリームはんだ 11 電子回路基板 12 銅箔ランド 13 酸化銅 14 研磨機 18 ケーシング 19 クリーナー

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電子回路基板に電子部品を実装する際
    に、クリームはんだを印刷する直前に、電子回路基板の
    銅箔表面を研磨し、銅箔表面に形成されている酸化銅を
    物理的に除去することを特徴とする電子回路基板への電
    子部品の実装方法。
  2. 【請求項2】 銅箔表面を研磨後にクリーナーにより拭
    き取り処理し、次いでクリームはんだを印刷する請求項
    1の実装方法。
  3. 【請求項3】 研磨機の後部にクリーナーが配設されて
    いることを特徴とする電子回路基板へのクリームはんだ
    印刷の前工程としての銅箔研磨用のクリーナー付き研磨
    装置。
  4. 【請求項4】 銅箔の厚みを50〜150μmとして電
    子回路基板を構成したことを特徴とする銅箔の研磨工程
    を有する電子部品実装用の電子回路基板。
JP7008542A 1995-01-23 1995-01-23 電子部品の実装方法 Pending JPH08204318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7008542A JPH08204318A (ja) 1995-01-23 1995-01-23 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7008542A JPH08204318A (ja) 1995-01-23 1995-01-23 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH08204318A true JPH08204318A (ja) 1996-08-09

Family

ID=11696041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7008542A Pending JPH08204318A (ja) 1995-01-23 1995-01-23 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH08204318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1515595A3 (de) * 2003-09-09 2007-03-14 Robert Bosch Gmbh Schaltungsträger

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1515595A3 (de) * 2003-09-09 2007-03-14 Robert Bosch Gmbh Schaltungsträger

Similar Documents

Publication Publication Date Title
US5173574A (en) Soldering connector and method for manufacturing an electric circuit with this soldering connector
JP2000509203A (ja) はんだバンプの形成方法
JPH08204318A (ja) 電子部品の実装方法
JPH05198917A (ja) セラミックス配線基板の製造方法
US5163605A (en) Method for mounting components to a circuit board
JPS60201696A (ja) フラツトパツケ−ジの半田付方法
JP3994327B2 (ja) 電子部品の実装方法及びそれに使用される汚染防止用チップ
JPH05299803A (ja) コンデンサの実装方法
JP2586066B2 (ja) 半田供給用フィルムおよび半田付け方法
JPH11163510A (ja) 電子部品の実装構造
JPS634365B2 (ja)
JPH0758447A (ja) 電子部品の実装方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPS58137293A (ja) 回路部品実装方法および回路部品実装基板
JPH02178992A (ja) 厚膜回路基板の製造方法
JPH02303087A (ja) 電子受動素子実装方法
JPH07106362A (ja) 回路基板の製造方法
JPH088361A (ja) Ic実装回路の製造法
JPS63299855A (ja) ハンダ付け方法
JPH07263834A (ja) ハイブリッドicの実装構造
JPH06177529A (ja) プリント基板の半田付け方法
JPS6399594A (ja) プリント配線基板の製造方法
JPS6370597A (ja) 表面実装部品の半田接合方法
JPH05169703A (ja) サーマルヘッドの製造方法
JPH07285263A (ja) スクリ−ン印刷方法及びスクリーン印刷機