JPH0823099A - 多結晶質薄膜トランジスターおよびその製造方法 - Google Patents
多結晶質薄膜トランジスターおよびその製造方法Info
- Publication number
- JPH0823099A JPH0823099A JP4227494A JP4227494A JPH0823099A JP H0823099 A JPH0823099 A JP H0823099A JP 4227494 A JP4227494 A JP 4227494A JP 4227494 A JP4227494 A JP 4227494A JP H0823099 A JPH0823099 A JP H0823099A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- polycrystalline silicon
- grown
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 81
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 54
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000011521 glass Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 12
- 229910008310 Si—Ge Inorganic materials 0.000 claims abstract 37
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 208000012868 Overgrowth Diseases 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009776 industrial production Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、イオンプラント法を利用しなくと
も低抵抗値の特性の極めて良好なソースおよびドレンを
得ることができ、工業生産に大いに寄与する効果を有す
る。 【構成】 ａ）ガラスを基板１とし、ｂ）低抵抗値の物
質を該基板上に溶着してゲート２を形成させ、ｃ）外基
板上に低温絶縁層３を成長させてゲート誘電体層とし、
ｄ）低温でアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層４を該基板上に成長させ、ｅ）さら
に低温でドープの多結晶質シリコン、ゲルマニウム又は
Ｓｉ−Ｇｅ層５を該アンドープの多結晶質シリコン、ゲ
ルマニウム又はＳｉ−Ｇｅ層上に成長させ、およびｆ）
ドープの多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇ
ｅ層をアンドープの多結晶質シリコン、ゲルマニウム又
はＳｉ−Ｇｅ層上に選択的にエッチングしてソースおよ
びドレンを形成する、工程を備えてなる製法による多結
晶質薄膜トランジスター。
も低抵抗値の特性の極めて良好なソースおよびドレンを
得ることができ、工業生産に大いに寄与する効果を有す
る。 【構成】 ａ）ガラスを基板１とし、ｂ）低抵抗値の物
質を該基板上に溶着してゲート２を形成させ、ｃ）外基
板上に低温絶縁層３を成長させてゲート誘電体層とし、
ｄ）低温でアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層４を該基板上に成長させ、ｅ）さら
に低温でドープの多結晶質シリコン、ゲルマニウム又は
Ｓｉ−Ｇｅ層５を該アンドープの多結晶質シリコン、ゲ
ルマニウム又はＳｉ−Ｇｅ層上に成長させ、およびｆ）
ドープの多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇ
ｅ層をアンドープの多結晶質シリコン、ゲルマニウム又
はＳｉ−Ｇｅ層上に選択的にエッチングしてソースおよ
びドレンを形成する、工程を備えてなる製法による多結
晶質薄膜トランジスター。
Description
【０００１】
【産業上の利用分野】本発明は多結晶質シリコン、ゲル
マニウム又はＳｉ−Ｇｅ薄膜トランジスターおよびその
製造方法に関し、特に低温下で良好な品質の多結晶質シ
リコン、ゲルマニウム又はＳｉ−Ｇｅ膜を直接成長さ
せ、イオンプラントの方法を利用しなくても低抵抗値で
特性のよいドレンおよびソースを得る工業生産に有用な
方法に関する。
マニウム又はＳｉ−Ｇｅ薄膜トランジスターおよびその
製造方法に関し、特に低温下で良好な品質の多結晶質シ
リコン、ゲルマニウム又はＳｉ−Ｇｅ膜を直接成長さ
せ、イオンプラントの方法を利用しなくても低抵抗値で
特性のよいドレンおよびソースを得る工業生産に有用な
方法に関する。
【０００２】
【従来の技術】現今注目されている薄膜トランジスター
（ＴＦＴと略称）はもとはガラス上で製造され、現在で
はアモルファスシリコン（ａ−Ｓｉと略称）を利用して
製造されてなる。これにより製造されたＴＦＴは既に液
晶表示スクリーン（ＬＣＤと略称）のスイッチ切替素子
として使用されているが、ａ−Ｓｉのキャリアモビリテ
ィが過度に低い（＜１cm2/V.S）ため、周辺の駆動回路
の製作に使用できなかった。一方、多結晶質シリコンに
より製造されたＴＦＴは比較的高いキャリアモビリティ
を有している（＞10cm2/V.S）ため、ａ−ＳｉのＴＦＴ
のこの方面における不足を補償できることから、もしこ
のａ−ＳｉのＴＦＴを同時にガラス上に製造させること
ができれば、産品の機能およびコストに大いに寄与でき
ると知られていた。しかしながら製造プロセス中の温度
因子によりａ−ＳｉのＴＦＴの発展のネックとなってい
る。
（ＴＦＴと略称）はもとはガラス上で製造され、現在で
はアモルファスシリコン（ａ−Ｓｉと略称）を利用して
製造されてなる。これにより製造されたＴＦＴは既に液
晶表示スクリーン（ＬＣＤと略称）のスイッチ切替素子
として使用されているが、ａ−Ｓｉのキャリアモビリテ
ィが過度に低い（＜１cm2/V.S）ため、周辺の駆動回路
の製作に使用できなかった。一方、多結晶質シリコンに
より製造されたＴＦＴは比較的高いキャリアモビリティ
を有している（＞10cm2/V.S）ため、ａ−ＳｉのＴＦＴ
のこの方面における不足を補償できることから、もしこ
のａ−ＳｉのＴＦＴを同時にガラス上に製造させること
ができれば、産品の機能およびコストに大いに寄与でき
ると知られていた。しかしながら製造プロセス中の温度
因子によりａ−ＳｉのＴＦＴの発展のネックとなってい
る。
【０００３】
【発明が解決しようとする課題】伝統のａ−Ｓｉフィル
ムを成長する技術、例えば低圧化学気相溶着法（ＬＰＣ
ＶＤ）において、品質の良好な多結晶質シリコンを得る
には温度が時には700℃を越えるため、低コストのガラ
ス上で成長することが考えられない。したがって600℃
以下の低温度化多結晶質シリコンの製造プロセスに発展
させることが今後のこの分野の努力の方向となってい
る。目前の技術として、一般に先ず約550℃でａ−Ｓｉ
を成長させてから炉管アニーリング処理（約550〜600
℃）を長時間（通常１〜３日）にわたって行い、結晶化
の多結晶質シリコンに生成させてなるが、この種の方法
は時間を要するために極めて不経済である外、イオンを
プラントした後のアニーリング処理に時間をも要するの
で、工業生産に適用されない。したがって比較的理想な
製造プロセスは低温下で直接良好な品質の多結晶質シリ
コンフィルムを成長させ、アニーリングする必要がな
く、かつイオンをプラントしなくても低抵抗値のドレン
およびソースを得ることであるとされている。
ムを成長する技術、例えば低圧化学気相溶着法（ＬＰＣ
ＶＤ）において、品質の良好な多結晶質シリコンを得る
には温度が時には700℃を越えるため、低コストのガラ
ス上で成長することが考えられない。したがって600℃
以下の低温度化多結晶質シリコンの製造プロセスに発展
させることが今後のこの分野の努力の方向となってい
る。目前の技術として、一般に先ず約550℃でａ−Ｓｉ
を成長させてから炉管アニーリング処理（約550〜600
℃）を長時間（通常１〜３日）にわたって行い、結晶化
の多結晶質シリコンに生成させてなるが、この種の方法
は時間を要するために極めて不経済である外、イオンを
プラントした後のアニーリング処理に時間をも要するの
で、工業生産に適用されない。したがって比較的理想な
製造プロセスは低温下で直接良好な品質の多結晶質シリ
コンフィルムを成長させ、アニーリングする必要がな
く、かつイオンをプラントしなくても低抵抗値のドレン
およびソースを得ることであるとされている。
【０００４】
【課題を解決するための手段】本発明の主たる目的は簡
単で効率の良い製造プロセスにより低温下で良好な品質
の多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅフィ
ルムを直接成長させ、かつ、イオンプラントの方法を利
用しなくとも低抵抗値で特性のよいドレンおよびソース
を得、工業生産に寄与できることにある。本発明は低温
で多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ薄膜
トランジスターおよびそれを製造する方法に関し、その
主たる着眼点はアンドープの多結晶質シリコン層をチャ
ネル層とすることにあり、超真空化学気相溶着法を利用
して行うので、低温下で直接良好な品質の多結晶質シリ
コン（Ｓｉ−Ｇｅ）薄膜を成長でき、かつなんらのアニ
ーリング処理をしなくとも低抵抗な特性の極めて良好な
ドレンおよびソースを得ることができる外、スイッチ電
流が106よりも大きく、電界効果のホール移動率が28cm2
/V.Secに達する。そしてその形成手段として、アンドー
プの多結晶質シリコン層をチャネル層とし、多結晶質シ
リコン上に選択的にエッチングすることにより多結晶質
Ｓｉ−Ｇｅを限定し、さらに超真空化学気相溶着法（Ｕ
ＨＶ/ＣＶＤ）で高品質の多結晶質−Ｓｉおよび多結晶
質Ｓｉ−Ｇｅフィルムに低温成長させ、極めて低い成長
圧力（約１ｍ torr）下にて成長を行い、ＨＦ/ＨＮＯ3/
ＣＨ3ＣＯＯＨ溶液を利用して多結晶質Ｓｉ−Ｇｅを選
択的にエッチングすることで達成される。
単で効率の良い製造プロセスにより低温下で良好な品質
の多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅフィ
ルムを直接成長させ、かつ、イオンプラントの方法を利
用しなくとも低抵抗値で特性のよいドレンおよびソース
を得、工業生産に寄与できることにある。本発明は低温
で多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ薄膜
トランジスターおよびそれを製造する方法に関し、その
主たる着眼点はアンドープの多結晶質シリコン層をチャ
ネル層とすることにあり、超真空化学気相溶着法を利用
して行うので、低温下で直接良好な品質の多結晶質シリ
コン（Ｓｉ−Ｇｅ）薄膜を成長でき、かつなんらのアニ
ーリング処理をしなくとも低抵抗な特性の極めて良好な
ドレンおよびソースを得ることができる外、スイッチ電
流が106よりも大きく、電界効果のホール移動率が28cm2
/V.Secに達する。そしてその形成手段として、アンドー
プの多結晶質シリコン層をチャネル層とし、多結晶質シ
リコン上に選択的にエッチングすることにより多結晶質
Ｓｉ−Ｇｅを限定し、さらに超真空化学気相溶着法（Ｕ
ＨＶ/ＣＶＤ）で高品質の多結晶質−Ｓｉおよび多結晶
質Ｓｉ−Ｇｅフィルムに低温成長させ、極めて低い成長
圧力（約１ｍ torr）下にて成長を行い、ＨＦ/ＨＮＯ3/
ＣＨ3ＣＯＯＨ溶液を利用して多結晶質Ｓｉ−Ｇｅを選
択的にエッチングすることで達成される。
【０００５】本発明は、 ａ）ガラスを基板とし、 ｂ）低抵抗値の物質を該基板上に溶着してゲートを形成
させ、 ｃ）該基板上に低温絶縁層を成長させてゲート誘電体層
を形成させ、 ｄ）低温でアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層を該基板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン、ゲルマニ
ウム又はＳｉ−Ｇｅ層を該アンドープの多結晶質シリコ
ン、ゲルマニウム又はＳｉ−Ｇｅ層上に成長させ、およ
び ｆ）ドープの多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ層をアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層上に選択的にエッチングしてソース
およびドレンを形成する、工程を備えてなることを特徴
とする多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ
薄膜トランジスターの製造方法および前記の製造方法に
より得られた多結晶質薄膜トランジスターである。
させ、 ｃ）該基板上に低温絶縁層を成長させてゲート誘電体層
を形成させ、 ｄ）低温でアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層を該基板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン、ゲルマニ
ウム又はＳｉ−Ｇｅ層を該アンドープの多結晶質シリコ
ン、ゲルマニウム又はＳｉ−Ｇｅ層上に成長させ、およ
び ｆ）ドープの多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ層をアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層上に選択的にエッチングしてソース
およびドレンを形成する、工程を備えてなることを特徴
とする多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ
薄膜トランジスターの製造方法および前記の製造方法に
より得られた多結晶質薄膜トランジスターである。
【０００６】以下本願の製造方法並びに同製法で製造さ
れた薄膜トランジスターについて２例を挙げて説明す
る。本発明の多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ薄膜トランジスターの製造方法は形成される素子
の相違により処理の順序も違ってくる。例えば Ａ．ゲートが下に存在する多結晶質シリコン薄膜トラン
ジスターの製造方法：通常のガラスを基板とし、低抵抗
値の物質を該ガラスに溶着してゲートを形成させ、その
上に500℃の低温絶縁層（例えば酸化珪素又は窒化珪素
層）を成長させてゲート誘電体層とし、550℃の低温で
アンドープの多結晶質シリコン層を成長させ、引き続き
ドープの多結晶質Ｓｉ−Ｇｅを再成長させてソース及び
ドレンを形成する。上記低抵抗値の物質は耐高温の金属
で、例えばクロム、タングステン、珪化金属等、又はド
ープの多結晶質シリコン（Ｇｅ，Ｓｉ−Ｇｅ）が使用さ
れる。なお、上記選択的なエッチングはＨＦ/ＨＮＯ3/
ＣＨ3ＣＯＯＨ溶液で完成され（この溶液は多結晶質Ｓ
ｉ−Ｇｅを多結晶質シリコン上にエッチングするが、ア
ンドープ多結晶質シリコン層に対するエッチング比は10
よりも大きい）、その中該成長とドーププロセスは極め
て低い成長圧力（約１ｍ torr）下で成長される。ドー
プの元素が硼素である場合はＰ型トランジスターが形成
され、燐、砒素（Ａｓ）の場合はｎ型トランジスターが
形成される。
れた薄膜トランジスターについて２例を挙げて説明す
る。本発明の多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ薄膜トランジスターの製造方法は形成される素子
の相違により処理の順序も違ってくる。例えば Ａ．ゲートが下に存在する多結晶質シリコン薄膜トラン
ジスターの製造方法：通常のガラスを基板とし、低抵抗
値の物質を該ガラスに溶着してゲートを形成させ、その
上に500℃の低温絶縁層（例えば酸化珪素又は窒化珪素
層）を成長させてゲート誘電体層とし、550℃の低温で
アンドープの多結晶質シリコン層を成長させ、引き続き
ドープの多結晶質Ｓｉ−Ｇｅを再成長させてソース及び
ドレンを形成する。上記低抵抗値の物質は耐高温の金属
で、例えばクロム、タングステン、珪化金属等、又はド
ープの多結晶質シリコン（Ｇｅ，Ｓｉ−Ｇｅ）が使用さ
れる。なお、上記選択的なエッチングはＨＦ/ＨＮＯ3/
ＣＨ3ＣＯＯＨ溶液で完成され（この溶液は多結晶質Ｓ
ｉ−Ｇｅを多結晶質シリコン上にエッチングするが、ア
ンドープ多結晶質シリコン層に対するエッチング比は10
よりも大きい）、その中該成長とドーププロセスは極め
て低い成長圧力（約１ｍ torr）下で成長される。ドー
プの元素が硼素である場合はＰ型トランジスターが形成
され、燐、砒素（Ａｓ）の場合はｎ型トランジスターが
形成される。
【０００７】Ｂ．ゲートが上にある多結晶質シリコン薄
膜トランジスターの製造方法：通常のガラスを基板と
し、その上に550℃の低温でアンドープの多結晶質シリ
コン層を成長させ、引き続きドープの多結晶質Ｓｉ−Ｇ
ｅ層を成長させ、その上に500℃低温酸化層を形成させ
てソース及びドレン区域を限定し、先ずバッファード
オキサイド エッチング（ＢＯＥ）溶液でドープの多結
晶質Ｓｉ−Ｇｅ層に低温酸化層をエッチングした後、ア
ンドープの多結晶質シリコン層上にドープ多結晶質Ｓｉ
−Ｇｅ層を選択的にエッチングしてソースおよびドレン
を形成させる。その後、さらに500℃低温絶縁層を成長
させてゲート誘電体層とし、低抵抗値のゲート材質を溶
着すると共にその区域を限定し、ＨＦ/ＨＮＯ3/ＣＨ3Ｃ
ＯＯＨ溶液で選択的にエッチングして完成させる。ドー
プ元素は硼素としてもよく、これによりＰ型トランジス
ターを形成する。又は燐としてもよく、これによりｎ型
トランジスターを形成する。
膜トランジスターの製造方法：通常のガラスを基板と
し、その上に550℃の低温でアンドープの多結晶質シリ
コン層を成長させ、引き続きドープの多結晶質Ｓｉ−Ｇ
ｅ層を成長させ、その上に500℃低温酸化層を形成させ
てソース及びドレン区域を限定し、先ずバッファード
オキサイド エッチング（ＢＯＥ）溶液でドープの多結
晶質Ｓｉ−Ｇｅ層に低温酸化層をエッチングした後、ア
ンドープの多結晶質シリコン層上にドープ多結晶質Ｓｉ
−Ｇｅ層を選択的にエッチングしてソースおよびドレン
を形成させる。その後、さらに500℃低温絶縁層を成長
させてゲート誘電体層とし、低抵抗値のゲート材質を溶
着すると共にその区域を限定し、ＨＦ/ＨＮＯ3/ＣＨ3Ｃ
ＯＯＨ溶液で選択的にエッチングして完成させる。ドー
プ元素は硼素としてもよく、これによりＰ型トランジス
ターを形成する。又は燐としてもよく、これによりｎ型
トランジスターを形成する。
【０００８】
【実施例】以下添付図を参照しながら好ましい実施例に
ついて説明すればより理解できるであろう。勿論、本発
明はこれら実施例に限定されるものではなく、添付の特
許請求の範囲を逸脱しない限り、種々の変更と修飾が許
容される。 Ａ．ゲートが下にある多結晶質シリコン薄膜トランジス
ターの製造方法 図１では、ガラスを基板１とし、極めて低い成長圧力
（約１ｍ torr）下において、超真空化学気相溶着法、
低圧化学気相溶着法、ＭＢＥ又はガラス源ＭＢＥによ
り、該ガラス上に耐高温低抵抗値の金属又はドープの多
結晶質シリコン（Ｓｉ−Ｇｅ）を溶着してゲート２を形
成させ、その区域を限定する。そしてその上に低温絶縁
層３を成長させて厚さ30〜100nmのゲート誘電体層と
し、さらに厚さ20〜200nmのアンドープ多結晶質シリコ
ン層４を成長させ、さらにまた厚さ20〜100nmの硼素、
燐又は砒素（Ａｓ）をドープした多結晶質Ｓｉ−Ｇｅ層
５を成長させ、ＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液を利用
して多結晶質シリコン層上に多結晶質Ｓｉ−Ｇｅ層を選
択的にエッチングしソースおよびドレンを形成させてな
る。
ついて説明すればより理解できるであろう。勿論、本発
明はこれら実施例に限定されるものではなく、添付の特
許請求の範囲を逸脱しない限り、種々の変更と修飾が許
容される。 Ａ．ゲートが下にある多結晶質シリコン薄膜トランジス
ターの製造方法 図１では、ガラスを基板１とし、極めて低い成長圧力
（約１ｍ torr）下において、超真空化学気相溶着法、
低圧化学気相溶着法、ＭＢＥ又はガラス源ＭＢＥによ
り、該ガラス上に耐高温低抵抗値の金属又はドープの多
結晶質シリコン（Ｓｉ−Ｇｅ）を溶着してゲート２を形
成させ、その区域を限定する。そしてその上に低温絶縁
層３を成長させて厚さ30〜100nmのゲート誘電体層と
し、さらに厚さ20〜200nmのアンドープ多結晶質シリコ
ン層４を成長させ、さらにまた厚さ20〜100nmの硼素、
燐又は砒素（Ａｓ）をドープした多結晶質Ｓｉ−Ｇｅ層
５を成長させ、ＨＦ/ＨＮＯ3/ＣＨ3ＣＯＯＨ溶液を利用
して多結晶質シリコン層上に多結晶質Ｓｉ−Ｇｅ層を選
択的にエッチングしソースおよびドレンを形成させてな
る。
【０００９】Ｂ．ゲートが上にある多結晶質シリコンＳ
ｉ−Ｇｅ薄膜トランジスターの製造方法 図２において、ガラスを基板１とし、その上に厚さ20〜
200nmのアンドープ多結晶質シリコン層４を成長させ、
さらに厚さ20〜100nmの硼素、燐又は砒素（Ａｓ）をド
ープした多結晶質Ｓｉ−Ｇｅ層５を成長させた後、その
上に厚さ200〜300nmの低温酸化層６を成長させてソース
及びドレンを限定し、先ずＢＯＥ溶液で該低温酸化層を
多結晶質Ｓｉ−Ｇｅ層５上に選択的にエッチングしてソ
ース及びドレンを形成させる。最後に低温絶縁層３を成
長させて厚さ30〜100nmのゲート誘電体層３とし、低抵
抗値のゲート材質２〔金属又はドープ多結晶質シリコン
（Ｓｉ−Ｇｅ）〕を溶着してその区域を限定する。
ｉ−Ｇｅ薄膜トランジスターの製造方法 図２において、ガラスを基板１とし、その上に厚さ20〜
200nmのアンドープ多結晶質シリコン層４を成長させ、
さらに厚さ20〜100nmの硼素、燐又は砒素（Ａｓ）をド
ープした多結晶質Ｓｉ−Ｇｅ層５を成長させた後、その
上に厚さ200〜300nmの低温酸化層６を成長させてソース
及びドレンを限定し、先ずＢＯＥ溶液で該低温酸化層を
多結晶質Ｓｉ−Ｇｅ層５上に選択的にエッチングしてソ
ース及びドレンを形成させる。最後に低温絶縁層３を成
長させて厚さ30〜100nmのゲート誘電体層３とし、低抵
抗値のゲート材質２〔金属又はドープ多結晶質シリコン
（Ｓｉ−Ｇｅ）〕を溶着してその区域を限定する。
【００１０】
【発明の効果】このように本発明の製造方法によれば、
簡単にしてかつ効率のよい製造プロセスが開発され、低
温下で直接良好な品質の多結晶質シリコン（Ｇｅ，Ｓｉ
−Ｇｅ）薄膜を成長させることができると共に、イオン
プラント法を利用しなくとも低抵抗値の特性の極めて良
好なソースおよびドレンを得ることができ、工業生産に
大いに寄与する効果を有する。
簡単にしてかつ効率のよい製造プロセスが開発され、低
温下で直接良好な品質の多結晶質シリコン（Ｇｅ，Ｓｉ
−Ｇｅ）薄膜を成長させることができると共に、イオン
プラント法を利用しなくとも低抵抗値の特性の極めて良
好なソースおよびドレンを得ることができ、工業生産に
大いに寄与する効果を有する。
【図１】ゲートが下にある多結晶質シリコン薄膜トラン
ジスターの概略縦断面図である。
ジスターの概略縦断面図である。
【図２】ゲートが上にある多結晶質シリコン薄膜トラン
ジスターの概略縦断面図である。
ジスターの概略縦断面図である。
１ ガラス基板 ２ ゲート ３ 低温絶縁層（ゲート誘電体層） ４ アンドープ多結晶質シリコン ５ ドープ多結晶質Ｓｉ−Ｇｅ ６ 低温酸化層
Claims (10)
- 【請求項１】 ａ）ガラスを基板とし、 ｂ）低抵抗値の物質を該基板上に溶着してゲートを形成
させ、 ｃ）該基板上に低温絶縁層を成長させてゲート誘電体層
を形成させ、 ｄ）低温でアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層を該基板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン、ゲルマニ
ウム又はＳｉ−Ｇｅ層を該アンドープの多結晶質シリコ
ン、ゲルマニウム又はＳｉ−Ｇｅ層上に成長させ、およ
び ｆ）ドープの多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ層をアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層上に選択的にエッチングしてソース
およびドレンを形成する工程を備えてなる製法により得
られた多結晶質薄膜トランジスター。 - 【請求項２】 底部にガラス基板と、その上に低抵抗値
の物質によりなるゲートと、さらにその上にゲート誘電
体層と、さらにまたその上にアンドープの多結晶質シリ
コン、ゲルマニウム又はＳｉ−Ｇｅ層と、最後にその上
に、選択的にエッチングしてソースおよびドレンを形成
してなるドープの多結晶質シリコン、ゲルマニウム又は
Ｓｉ−Ｇｅ層とを積層してなる、ゲートが下にある請求
項１に記載の多結晶質薄膜トランジスター。 - 【請求項３】 底部にガラス基板と、その上にアンドー
プの多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ層
と、さらにその上にドープの多結晶質シリコン、ゲルマ
ニウム、又はＳｉ−Ｇｅ層と、さらにまたその上にエッ
チングしてソースおよびドレンが限定される酸化層と、
さらにまた選択的にエッチングしてソースおよびドレン
が形成されるドープの多結晶質シリコン、ゲルマニウム
又はＳｉ−Ｇｅ層と、そしてその上にゲート誘電体層
と、最後にその上に低抵抗値の物質によりなるゲートと
を積層してなる、ゲートが上にある請求項１に記載の多
結晶質薄膜トランジスター。 - 【請求項４】 ａ）ガラスを基板とし、 ｂ）低抵抗値の物質を該基板上に溶着してゲートを形成
させ、 ｃ）該基板上に低温絶縁層を成長させてゲート誘電体層
を形成させ、 ｄ）低温でアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層を該基板上に成長させ、 ｅ）さらに低温でドープの多結晶質シリコン、ゲルマニ
ウム又はＳｉ−Ｇｅ層を該アンドープの多結晶質シリコ
ン、ゲルマニウム又はＳｉ−Ｇｅ層上に成長させ、およ
び ｆ）ドープの多結晶質シリコン、ゲルマニウム又はＳｉ
−Ｇｅ層をアンドープの多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層上に選択的にエッチングしてソース
およびドレンを形成する、工程を備えてなることを特徴
とする多結晶質薄膜トランジスターの製造方法。 - 【請求項５】 上記低抵抗値の物質を該基板上に溶着し
てゲートを形成し、その上に低温絶縁層を成長させてゲ
ート誘電体層とし、さらにその上に低温でアンドープの
多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ層を成
長させ、このアンドープの多結晶質シリコン、ゲルマニ
ウム又はＳｉ−Ｇｅ層上にドープの多結晶質シリコン、
ゲルマニウム又はＳｉ−Ｇｅ層を成長させた後、さらに
ドープの多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇ
ｅ層をアンドープの多結晶質シリコン、ゲルマニウム又
はＳｉ−Ｇｅ層上に選択的にエッチングしてソースおよ
びドレンを形成させ、ゲートが下にある多結晶質薄膜ト
ランジスターを製造することを特徴とした請求項４に記
載の製造方法。 - 【請求項６】 上記アンドープの多結晶質シリコン、ゲ
ルマニウム又はＳｉ−Ｇｅ層を低温で該基板上に成長さ
せ、さらにこのアンドープの多結晶質シリコン、ゲルマ
ニウム又はＳｉ−Ｇｅ層上に低温でドープの多結晶質シ
リコン、ゲルマニウム又はＳｉ−Ｇｅ層を成長させ、そ
の上にさらに低温酸化層を成長させると共に、バッファ
ード オキサイド エッチング（ＢＯＥ）溶液で低温酸
化層をドープの多結晶質シリコン、ゲルマニウム又はＳ
ｉ−Ｇｅ層上にエッチングしてソースおよびドレンを限
定し、さらにまたアンドープの多結晶質シリコン、ゲル
マニウム又はＳｉ−Ｇｅ層にドープの多結晶質シリコ
ン、ゲルマニウム又はＳｉ−Ｇｅ層を選択的エッチング
してソースおよびドレンを形成させ、しかる後ドープの
多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ層上に
低温絶縁層を成長させてゲート誘電体層とし、その上に
さらに低抵抗値のゲート材質を溶着してその区域を限定
し、ゲートが上にある多結晶質シリコン薄膜トランジス
ターを製造することを特徴とした請求項４に記載の製造
方法。 - 【請求項７】 上記低温酸化層は200〜300nmの厚さに成
長される請求項４に記載の製造方法。 - 【請求項８】 上記ガラスは慣用のガラスであり、一方
上記低抵抗値の物質は高温金属、例えばクロム、タング
ステン、珪化金属等、又はドープの多結晶質シリコン、
ゲルマニウム、Ｓｉ−Ｇｅ合金であってもよく、また、
当該成長されたアンドープの多結晶質シリコン、ゲルマ
ニウム、又はＳｉ−Ｇｅ層はシリコン、ゲルマニウム、
又はＳｉ−Ｇｅの三者の中から択一的に選ばれてなり、
一方、当該ドープされた多結晶質シリコン、ゲルマニウ
ム又はＳｉ−Ｇｅ層もまた該三者の中から択一的に選ば
れてなり、このドープの多結晶質シリコン、ゲルマニウ
ム、又はＳｉ−Ｇｅ層に３価のイオンをドープしてＰ型
トランジスターを製造してもよく、又は５価のイオンを
ドープしてｎ型トランジスターを製造してもよく、この
５価のイオンが燐又は砒素（Ａｓ）であることを特徴と
した請求項４に記載の製造方法。 - 【請求項９】 上記ゲート誘電体層は、好ましくは30〜
100nmの厚さからなり、また当該成長されたアンドープ
の多結晶質シリコン、ゲルマニウム又はＳｉ−Ｇｅ層は
好ましくは20〜200nmの厚さからなり、そして当該再成
長されたドープの多結晶質シリコン、ゲルマニウム又は
Ｓｉ−Ｇｅ層は好ましくは20〜100nmの厚さからなり、
該ドープの多結晶質Ｓｉ−Ｇｅ層をＨＦ/ＨＮＯ3/ＣＨ3
ＣＯＯＨ溶液を用いてアンドープの多結晶質シリコン層
上に選択的にエッチングしてなることを特徴とした請求
項４に記載の製造方法。 - 【請求項１０】 上記成長方法は超真空化学気相溶着法
（ＵＨＶ/ＣＶＤ）、低圧化学気相溶着法（ＬＰＣＶ
Ｄ）、分子ビーム配向重複成長法（ＭＢＥ）又はガス源
ＭＢＥが用いられ、その中、低温絶縁層は500℃下にお
いて成長され、そして多結晶質シリコン、ゲルマニウム
又はＳｉ−Ｇｅ層の低温成長又はドープは500℃以下の
温度で行われ、その成長過程がまた約１ｍ torrの極め
て低い成長圧力下で行われることを特徴とした請求項４
に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6042274A JP2682797B2 (ja) | 1994-03-14 | 1994-03-14 | 多結晶質薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6042274A JP2682797B2 (ja) | 1994-03-14 | 1994-03-14 | 多結晶質薄膜トランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823099A true JPH0823099A (ja) | 1996-01-23 |
| JP2682797B2 JP2682797B2 (ja) | 1997-11-26 |
Family
ID=12631464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6042274A Expired - Lifetime JP2682797B2 (ja) | 1994-03-14 | 1994-03-14 | 多結晶質薄膜トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682797B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177156A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
| JP2015195360A (ja) * | 2014-03-18 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943575A (ja) * | 1982-09-02 | 1984-03-10 | Canon Inc | 半導体素子 |
| JPS59124163A (ja) * | 1982-12-29 | 1984-07-18 | Canon Inc | 半導体素子 |
| JPS60177676A (ja) * | 1984-02-23 | 1985-09-11 | Nec Corp | 薄膜トランジスタ素子およびその製造方法 |
| JPS60186063A (ja) * | 1984-02-06 | 1985-09-21 | Sony Corp | 薄膜トランジスタ |
| JPS60254662A (ja) * | 1984-05-14 | 1985-12-16 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 集積回路と両立可能な改良された薄膜電界効果トランジスタとその製造方法 |
| JPS60254660A (ja) * | 1984-05-14 | 1985-12-16 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 薄膜電界効果トランジスタとその作製方法 |
| JPS61150278A (ja) * | 1984-12-25 | 1986-07-08 | Toshiba Corp | 薄膜トランジスタ |
| JPS61284965A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1994
- 1994-03-14 JP JP6042274A patent/JP2682797B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943575A (ja) * | 1982-09-02 | 1984-03-10 | Canon Inc | 半導体素子 |
| JPS59124163A (ja) * | 1982-12-29 | 1984-07-18 | Canon Inc | 半導体素子 |
| JPS60186063A (ja) * | 1984-02-06 | 1985-09-21 | Sony Corp | 薄膜トランジスタ |
| JPS60177676A (ja) * | 1984-02-23 | 1985-09-11 | Nec Corp | 薄膜トランジスタ素子およびその製造方法 |
| JPS60254662A (ja) * | 1984-05-14 | 1985-12-16 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 集積回路と両立可能な改良された薄膜電界効果トランジスタとその製造方法 |
| JPS60254660A (ja) * | 1984-05-14 | 1985-12-16 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 薄膜電界効果トランジスタとその作製方法 |
| JPS60254661A (ja) * | 1984-05-14 | 1985-12-16 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 集積回路と両立可能な改良された薄膜電界効果トランジスタとその製造方法 |
| JPS61150278A (ja) * | 1984-12-25 | 1986-07-08 | Toshiba Corp | 薄膜トランジスタ |
| JPS61284965A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177156A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
| US8860030B2 (en) | 2007-12-28 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including the same |
| JP2015195360A (ja) * | 2014-03-18 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682797B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| US6251715B1 (en) | Thin film transistor-liquid crystal display and a manufacturing method thereof | |
| US5318919A (en) | Manufacturing method of thin film transistor | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| KR100914807B1 (ko) | 반도체 장치의 제조 방법 | |
| US20020115245A1 (en) | Method for forming thin film transistor with lateral crystallization | |
| CN109742028B (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JP2682797B2 (ja) | 多結晶質薄膜トランジスターの製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPH04286339A (ja) | 半導体装置及びその製造方法 | |
| JPH04163910A (ja) | 半導体薄膜の製造方法 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH0613404A (ja) | 半導体装置及びその製造方法 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6286761A (ja) | 薄膜トランジスタの構造及び製造方法 | |
| JP3049807B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20130808 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |