JPH08279596A - 集積回路装置，及びその製造方法 - Google Patents

集積回路装置，及びその製造方法

Info

Publication number
JPH08279596A
JPH08279596A JP7080221A JP8022195A JPH08279596A JP H08279596 A JPH08279596 A JP H08279596A JP 7080221 A JP7080221 A JP 7080221A JP 8022195 A JP8022195 A JP 8022195A JP H08279596 A JPH08279596 A JP H08279596A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
thermoplastic material
material layer
magnetic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7080221A
Other languages
English (en)
Inventor
Hiroto Matsubayashi
弘人 松林
Kei Goto
慶 後藤
Yoshihiro Notani
佳弘 野谷
Yukio Ota
行雄 太田
Akira Inoue
晃 井上
Yasuharu Nakajima
康晴 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7080221A priority Critical patent/JPH08279596A/ja
Priority to US08/587,527 priority patent/US5675184A/en
Priority to EP96100652A priority patent/EP0736902B1/en
Priority to DE69615437T priority patent/DE69615437T2/de
Priority to EP00117641A priority patent/EP1059666A1/en
Publication of JPH08279596A publication Critical patent/JPH08279596A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • H10W44/231—Arrangements for applying bias

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 トランジスタの発振を容易に防止することが
できる集積回路装置，及びその製造方法を提供する。 【構成】 ゲート側バイアス線路６１をまたいで設けら
れた磁性体９は、フェライトの粒子を含んだ熱可塑性ポ
リイミド，または板状あるいはビーズ状の形状を有する
フェライトからなり、半導体基板１上のゲート側バイア
ス線路６１の両脇の領域に形成された熱可塑性ポリイミ
ド層８に接着されることにより、半導体基板１に固定さ
れている。 【効果】 トランジスタ７を動作させ、その発振特性を
評価した後、磁性体９をゲート側バイアス線路６１上に
形成することができるので、この発振特性に応じて、磁
性体９の形状及び設置位置を適切に選択することが可能
となり、どのようなトランジスタについてもその発振を
容易に防止することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は集積回路装置，及びそ
の製造方法に関し、特に高周波半導体集積回路装置，及
びその製造方法に関するものである。
【０００２】
【従来の技術】図７(a) は従来の半導体モノリシック集
積回路装置の一例を示す上面図である。１はＧａＡｓ，
Ｓｉなどの半導体基板，３はバイアホール，４は金属膜
／絶縁膜／金属膜を積層したＭＩＭ（Metal/Insulator/
Metal ）コンデンサ，７はトランジスタ（ＦＥＴ），２
１は入力電極パッド，２２は接地電極パッド，２３はゲ
ートバイアス電極パッド，２４はドレインバイアス電極
パッド，５１，５２は信号伝送線路，６１はゲート側バ
イアス線路，６２はドレイン側バイアス線路である。
【０００３】この集積回路装置は、高周波用の半導体モ
ノリシック集積回路装置であり、高周波信号は入力電極
パッド２１からＭＩＭコンデンサ４を通過し、信号伝送
線路５１を伝わってトランジスタ７のゲートに入力す
る。さらに、トランジスタ７からの出力信号はトランジ
スタのドレインから信号伝送線路５２を伝わって次段の
回路に送られる。一方、ゲートバイアス電圧はゲートバ
イアス電極パッド２３からゲート側バイアス線路６１及
び信号伝送線路５１を通してゲートに印加され、ドレイ
ンバイアス電圧はドレインバイアス電極パッド２４から
ドレイン側バイアス線路６２及び信号伝送線路５２を通
してドレインに印加される。また、バイアホール３は、
接地電極パッド２２と半導体基板裏面の金属層を接続す
るためのものであり、ＭＩＭコンデンサ４は、入力電極
パッド２１とトランジスタ７のゲートとの間を高周波的
に接続し、直流的には絶縁している。
【０００４】
【発明が解決しようとする課題】上記の従来の半導体集
積回路装置においては、ゲート及びドレインバイアス電
圧印加時にトランジスタの発振が起こり易いという問題
がある。この発振を抑えるため、図７(b) に示すような
バイアス線路と接続するＭＩＭコンデンサ４１を備えた
発振防止回路１１を設けることも行われている。この
際、トランジスタの発振を止めるためには、トランジス
タ特性のバラツキにより個々のトランジスタの発振特性
が異なるため、これらの発振特性に応じて上記発振防止
回路１１のＭＩＭコンデンサ４１の容量をそれぞれ異な
ったものとする必要がある。しかしながら、この発振防
止回路１１は通常トランジスタ７やバイアス線路６１と
同時に形成されるため、トランジスタ７及びバイアス線
路６１がともに形成され、トランジスタの発振特性を評
価した後に、この発振防止回路１１のＭＩＭコンデンサ
４１の容量を変えることはできない。従って、この発振
防止回路１１によって全てのトランジスタの発振を防止
することは不可能である。
【０００５】また、上記の発振防止回路１１は、図７
(b) に示したように、半導体基板上の一定領域に形成さ
れたＭＩＭコンデンサ４１及びこれとバイアス線路とを
接続するための配線からなるため、その面積分だけ集積
回路装置のチップ面積が大きくなるという問題がある。
【０００６】この発明は上記のような問題点に鑑みなさ
れたものであり、トランジスタの発振を容易に防止する
ことができる集積回路装置，及びその製造方法を提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】この発明（請求項１）に
係る集積回路装置は、基板上に、能動素子，及びこの能
動素子に直流バイアス電圧を印加するためのバイアス線
路を含む回路要素を備えた集積回路装置において、この
基板上の領域に形成された熱可塑性材料層と、この熱可
塑性材料層に接着されて支持され、上記バイアス線路上
の所要の領域を含む上記基板上の領域に設けられた一つ
または複数の磁性体とを備えたものである。
【０００８】この発明（請求項２）に係る集積回路装置
は、上記の集積回路装置（請求項１）において、上記熱
可塑性材料層が、上記バイアス線路を挟んで対向する上
記基板上の二つの領域に形成されており、上記磁性体
が、上記熱可塑性材料層に接着されて支持され、上記バ
イアス線路をまたいで設けられているものである。
【０００９】この発明（請求項３）に係る集積回路装置
は、上記の集積回路装置（請求項１）において、上記熱
可塑性材料層が、上記バイアス線路上の領域を含む上記
基板上の領域に形成されているものである。
【００１０】この発明（請求項４）に係る集積回路装置
は、上記の集積回路装置（請求項１）において、上記熱
可塑性材料層が、上記バイアス線路を挟んで対向する二
つの領域に形成され、この各領域の各々においては複数
の島状の熱可塑性材料層が設けられており、上記磁性体
が、上記熱可塑性材料層に接着されて支持され、上記バ
イアス線路をまたいで設けられているものである。
【００１１】この発明（請求項５）に係る集積回路装置
は、上記の集積回路装置（請求項１ないし４のいずれ
か）において、上記熱可塑性材料層が、熱可塑性ポリイ
ミドからなるものである。
【００１２】この発明（請求項６）に係る集積回路装置
は、上記の集積回路装置（請求項１ないし５のいずれ
か）において、上記磁性体が、フェライト成分を含む熱
可塑性材料からなるものである。
【００１３】この発明（請求項７）に係る集積回路装置
は、上記の集積回路装置（請求項１ないし５のいずれ
か）において、上記磁性体が、フェライトからなるもの
である。
【００１４】この発明（請求項８）に係る集積回路装置
は、上記の集積回路装置（請求項１ないし７のいずれ
か）において、上記集積回路装置が、半導体モノリシッ
ク集積回路装置であるものである。
【００１５】この発明（請求項９）に係る集積回路装置
の製造方法は、基板上に能動素子，及びこの能動素子に
直流バイアス電圧を印加するためのバイアス線路を含む
回路要素を形成する工程と、この基板上の領域に熱可塑
性材料層を形成する工程と、この熱可塑性材料層に一つ
または複数の磁性体を圧着し、かつこれらを加熱して接
着し、上記バイアス線路上の所要の領域を含む上記基板
上の領域にこの磁性体を形成する工程とを含むものであ
る。
【００１６】この発明（請求項１０）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９）において、上記回路要素を形成する工程の後に、
上記能動素子に直流バイアス電圧を印加し、この能動素
子の発振特性を評価する工程を含み、上記磁性体を形成
する工程が、この能動素子の発振特性を評価する工程の
後にこの能動素子の発振特性に応じて適切な形状の磁性
体を適切な位置に形成するものである。
【００１７】この発明（請求項１１）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９または１０）において、上記熱可塑性材料層を形成
する工程が、この熱可塑性材料層を上記バイアス線路を
挟んで対向する上記基板上の二つの領域に形成するもの
であり、上記磁性体を形成する工程が、この磁性体を上
記熱可塑性材料層に圧着し、かつこれらを加熱して接着
し、この磁性体を上記バイアス線路をまたぐように形成
するものである。
【００１８】この発明（請求項１２）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９または１０）において、上記熱可塑性材料層を形成
する工程が、この熱可塑性材料層を上記バイアス線路上
の所定の領域を含む上記基板上の領域に形成するもので
ある。
【００１９】この発明（請求項１３）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９または１０）において、上記熱可塑性材料層を形成
する工程が、上記バイアス線路を挟んで対向する二つの
領域の各々に、複数の島状の熱可塑性材料層を形成する
ものであり、上記磁性体を形成する工程が、この磁性体
を上記熱可塑性材料層に圧着し、かつこれらを加熱して
接着し、この磁性体を上記バイアス線路をまたぐように
形成するものである。
【００２０】この発明（請求項１４）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９ないし１３のいずれか）において、上記熱可塑性材
料層が、熱可塑性ポリイミドからなるものである。
【００２１】この発明（請求項１５）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９ないし１４のいずれか）において、上記磁性体が、
フェライト成分を含む熱可塑性材料からなるものであ
る。
【００２２】この発明（請求項１６）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９ないし１４のいずれか）において、上記磁性体が、
フェライトからなるものである。
【００２３】この発明（請求項１７）に係る集積回路装
置の製造方法は、上記の集積回路装置の製造方法（請求
項９ないし１６のいずれか）において、上記集積回路装
置が、半導体モノリシック集積回路装置であるものであ
る。
【００２４】
【作用】この発明（請求項１）に係る集積回路装置で
は、基板上に、能動素子，及びこの能動素子に直流バイ
アス電圧を印加するためのバイアス線路を含む回路要素
を備えた集積回路装置において、この基板上の領域に形
成された熱可塑性材料層と、この熱可塑性材料層に接着
されて支持され、上記バイアス線路上の所要の領域を含
む上記基板上の領域に設けられた一つまたは複数の磁性
体とを備えたから、トランジスタ等の上記能動素子の発
振特性に応じて、適切な形状の磁性体をバイアス線路上
の適切な位置に容易に形成することができ、この磁性体
によって上記能動素子の発振周波数成分を吸収すること
により容易に上記能動素子の発振を防止することができ
る。また、上記磁性体はバイアス線路上に形成されるた
め、前述の従来の発振防止回路を用いることによる集積
回路装置のチップ面積の増大を回避することができる。
【００２５】この発明（請求項２）に係る集積回路装置
では、上記の集積回路装置（請求項１）において、上記
熱可塑性材料層が、上記バイアス線路を挟んで対向する
上記基板上の二つの領域に形成されており、上記磁性体
が、上記熱可塑性材料層に接着されて支持され、上記バ
イアス線路をまたいで設けられているから、上記のよう
に容易にトランジスタ等の上記能動素子の発振を防止す
ることができ、また、前述の従来の発振防止回路を用い
ることによる集積回路装置のチップ面積の増大を回避す
ることができる。
【００２６】この発明（請求項３）に係る集積回路装置
では、上記の集積回路装置（請求項１）において、上記
熱可塑性材料層が、上記バイアス線路上の領域を含む上
記基板上の領域に形成されているから、上記のように容
易にトランジスタ等の上記能動素子の発振を防止するこ
とができ、また、前述の従来の発振防止回路を用いるこ
とによる集積回路装置のチップ面積の増大を回避するこ
とができる。
【００２７】この発明（請求項４）に係る集積回路装置
では、上記の集積回路装置（請求項１）において、上記
熱可塑性材料層が、上記バイアス線路を挟んで対向する
二つの領域に形成され、この各領域の各々においては複
数の島状の熱可塑性材料層が設けられており、上記磁性
体が、上記熱可塑性材料層に接着されて支持され、上記
バイアス線路をまたいで設けられているから、上記のよ
うに容易にトランジスタ等の上記能動素子の発振を防止
することができ、また、前述の従来の発振防止回路を用
いることによる集積回路装置のチップ面積の増大を回避
することができる。
【００２８】この発明（請求項５）に係る集積回路装置
では、上記の集積回路装置（請求項１ないし４のいずれ
か）において、上記熱可塑性材料層が、熱可塑性ポリイ
ミドからなるから、上記のように容易にトランジスタ等
の上記能動素子の発振を防止することができ、また、前
述の従来の発振防止回路を用いることによる集積回路装
置のチップ面積の増大を回避することができる。
【００２９】この発明（請求項６）に係る集積回路装置
では、上記の集積回路装置（請求項１ないし５のいずれ
か）において、上記磁性体が、フェライト成分を含む熱
可塑性材料からなるから、上記のように容易にトランジ
スタ等の上記能動素子の発振を防止することができ、ま
た、前述の従来の発振防止回路を用いることによる集積
回路装置のチップ面積の増大を回避することができる。
【００３０】この発明（請求項７）に係る集積回路装置
では、上記の集積回路装置（請求項１ないし５のいずれ
か）において、上記磁性体が、フェライトからなるか
ら、上記のように容易にトランジスタ等の上記能動素子
の発振を防止することができ、また、前述の従来の発振
防止回路を用いることによる集積回路装置のチップ面積
の増大を回避することができる。
【００３１】この発明（請求項８）に係る集積回路装置
では、上記の集積回路装置（請求項１ないし７のいずれ
か）において、上記集積回路装置が、半導体モノリシッ
ク集積回路装置であるから、上記のように容易にトラン
ジスタ等の上記能動素子の発振を防止することができ、
また、前述の従来の発振防止回路を用いることによる集
積回路装置のチップ面積の増大を回避することができ
る。
【００３２】この発明（請求項９）に係る集積回路装置
の製造方法では、基板上に能動素子，及びこの能動素子
に直流バイアス電圧を印加するためのバイアス線路を含
む回路要素を形成する工程と、この基板上の領域に熱可
塑性材料層を形成する工程と、この熱可塑性材料層に一
つまたは複数の磁性体を圧着し、かつこれらを加熱して
接着し、上記バイアス線路上の所要の領域を含む上記基
板上の領域にこの磁性体を形成する工程とを含むから、
この磁性体によって上記能動素子の発振周波数成分を吸
収することにより上記能動素子の発振を防止することが
できる。また、上記磁性体はバイアス線路上に形成され
るため、前述の従来の発振防止回路を用いることによる
集積回路装置のチップ面積の増大を回避することができ
る。
【００３３】この発明（請求項１０）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９）において、上記回路要素を形成する工程の後
に、上記能動素子に直流バイアス電圧を印加し、この能
動素子の発振特性を評価する工程を含み、上記磁性体を
形成する工程が、この能動素子の発振特性を評価する工
程の後にこの能動素子の発振特性に応じて適切な形状の
磁性体を適切な位置に形成するものであるから、容易に
上記能動素子の発振を防止することができる。また、上
記磁性体はバイアス線路上に形成されるため、前述の従
来の発振防止回路を用いることによる集積回路装置のチ
ップ面積の増大を回避することができる。
【００３４】この発明（請求項１１）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９または１０）において、上記熱可塑性材料層を形
成する工程が、この熱可塑性材料層を上記バイアス線路
を挟んで対向する上記基板上の二つの領域に形成するも
のであり、上記磁性体を形成する工程が、この磁性体を
上記熱可塑性材料層に圧着し、かつこれらを加熱して接
着し、この磁性体を上記バイアス線路をまたぐように形
成するものであるから、上記のように、能動素子の発振
状態を評価した後、この発振を止めるように、適切な形
状の磁性体をバイアス線路上の適切な位置に容易に形成
することができ、また、前述の従来の発振防止回路を用
いることによる集積回路装置のチップ面積の増大を回避
することができる。
【００３５】この発明（請求項１２）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９または１０）において、上記熱可塑性材料層を形
成する工程が、この熱可塑性材料層を上記バイアス線路
上の領域を含む上記基板上の領域に形成するものである
から、上記のように、能動素子の発振状態を評価した
後、この発振を止めるように、適切な形状の磁性体をバ
イアス線路上の適切な位置に容易に形成することがで
き、また、前述の従来の発振防止回路を用いることによ
る集積回路装置のチップ面積の増大を回避することがで
きる。
【００３６】この発明（請求項１３）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９または１０）において、上記熱可塑性材料層を形
成する工程が、上記バイアス線路を挟んで対向する二つ
の領域の各々に、複数の島状の熱可塑性材料層を形成す
るものであり、上記磁性体を形成する工程が、この磁性
体を上記熱可塑性材料層に圧着し、かつこれらを加熱し
て接着し、この磁性体を上記バイアス線路をまたぐよう
に形成するものであるから、上記のように、能動素子の
発振状態を評価した後、この発振を止めるように、適切
な形状の磁性体をバイアス線路上の適切な位置に容易に
形成することができ、また、前述の従来の発振防止回路
を用いることによる集積回路装置のチップ面積の増大を
回避することができる。
【００３７】この発明（請求項１４）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９ないし１３のいずれか）において、上記熱可塑性
材料層が、熱可塑性ポリイミドからなるから、上記のよ
うに、能動素子の発振状態を評価した後、この発振を止
めるように、適切な形状の磁性体をバイアス線路上の適
切な位置に容易に形成することができ、また、前述の従
来の発振防止回路を用いることによる集積回路装置のチ
ップ面積の増大を回避することができる。
【００３８】この発明（請求項１５）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９ないし１４のいずれか）において、上記磁性体
が、フェライト成分を含む熱可塑性材料からなるから、
上記のように、能動素子の発振状態を評価した後、この
発振を止めるように、適切な形状の磁性体をバイアス線
路上の適切な位置に容易に形成することができ、また、
前述の従来の発振防止回路を用いることによる集積回路
装置のチップ面積の増大を回避することができる。
【００３９】この発明（請求項１６）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９ないし１４のいずれか）において、上記磁性体
が、フェライトからなるから、上記のように、能動素子
の発振状態を評価した後、この発振を止めるように、適
切な形状の磁性体をバイアス線路上の適切な位置に容易
に形成することができ、また、前述の従来の発振防止回
路を用いることによる集積回路装置のチップ面積の増大
を回避することができる。
【００４０】この発明（請求項１７）に係る集積回路装
置の製造方法では、上記の集積回路装置の製造方法（請
求項９ないし１６のいずれか）において、上記集積回路
装置が、半導体モノリシック集積回路装置であるから、
上記のように、能動素子の発振状態を評価した後、この
発振を止めるように、適切な形状の磁性体をバイアス線
路上の適切な位置に容易に形成することができ、また、
前述の従来の発振防止回路を用いることによる集積回路
装置のチップ面積の増大を回避することができる。
【００４１】
【実施例】
実施例１．この発明の第１の実施例について説明する。
図１は本実施例１による高周波用半導体モノリシック集
積回路装置を示す上面図である。図において、１はＧａ
Ａｓ，Ｓｉなどの半導体基板，３はバイアホール，４は
金属膜／絶縁膜／金属膜を積層したＭＩＭ（Metal/Insu
lator/Metal ）コンデンサ，７はトランジスタ（ＦＥ
Ｔ），８は熱可塑性ポリイミド層，９は磁性体，２１は
入力電極パッド，２２は接地電極パッド，２３はゲート
バイアス電極パッド，２４はドレインバイアス電極パッ
ド，５１，５２は信号伝送線路，６１はゲート側バイア
ス線路，６２はドレイン側バイアス線路である。
【００４２】この集積回路装置においては、高周波信号
は入力電極パッド２１からＭＩＭコンデンサ４を通り、
信号伝送線路５１を伝わってトランジスタ７のゲートに
入力され、さらに、このトランジスタの出力信号はその
ドレインから信号伝送線路５２を伝わって次段の回路に
送られる。一方、ゲートバイアス電圧はゲートバイアス
電極パッド２３からゲート側バイアス線路６１及び信号
伝送線路５１を通してゲートに印加され、ドレインバイ
アス電圧はドレインバイアス電極パッド２４からドレイ
ン側バイアス線路６２及び信号伝送線路５２を通してド
レインに印加される。バイアホール３は、接地電極パッ
ド２２と半導体基板裏面の金属層を接続し、ＭＩＭコン
デンサ４は、入力電極パッド２１とトランジスタ７のゲ
ートを高周波的に接続し、直流的には絶縁している。ゲ
ート側バイアス線路６１をまたいで設けられた磁性体９
は、フェライトの粒子を含んだ熱可塑性ポリイミド，ま
たは板状あるいはビーズ状の形状を有するフェライトか
らなり、半導体基板１上のゲート側バイアス線路６１の
両脇の領域に形成された熱可塑性ポリイミド層８に接着
されることにより、半導体基板１に固定されている。
【００４３】次に、本実施例１による集積回路装置の製
造方法について説明する。図２はこの集積回路装置の製
造方法を示す上面図である。図２において、図１と同一
部分には同一符号を付している。（以下の図でも同様で
ある。）まず、図２に示すように、半導体基板１上にバ
イアホール３，ＭＩＭコンデンサ４，トランジスタ（Ｆ
ＥＴ）７，電極パッド２１〜２４，信号伝送線路５１，
５２，バイアス線路６１，６２を形成し、さらに熱可塑
性ポリイミド層８を形成した後、トランジスタのゲート
及びドレインに直流バイアス電圧を印加し、トランジス
タの発振特性の評価を行う。この際、トランジスタが発
振していれば、フェライトの粒子を含んだ熱可塑性ポリ
イミド，または板状あるいはビーズ状の形状を有するフ
ェライトからなる磁性体９を熱可塑性ポリイミド層８に
圧着し、かつ加熱して接着することにより、磁性体９を
半導体基板１に固定する。これによって、図１に示し
た、ゲート側バイアス線路６１上にトランジスタの発振
を防止するための磁性体９が設けられた集積回路装置が
作製される。もし、上記のトランジスタの発振特性の評
価において、トランジスタが発振していないことが確認
された場合は、磁性体９を取り付ける必要はない。
【００４４】本実施例１においては、直流バイアス電圧
が印加されたトランジスタ７における発振の周波数成分
は磁性体９によって吸収されるため、トランジスタの発
振を防止することができる。また、半導体基板１上にト
ランジスタ７，バイアス線路６１，６２，信号伝送線路
５１，５２等を形成して、トランジスタ７を動作させ、
その発振特性を評価した後、磁性体９をゲート側バイア
ス線路６１上に形成するので、この発振特性に応じて、
磁性体９の形状及び設置位置を適切に選択することが可
能となり、どのようなトランジスタについてもその発振
を容易に防止することができる。さらに、上記磁性体は
バイアス線路上に形成され、この磁性体を半導体基板１
に固定するための熱可塑性ポリイミド層８は、バイアス
線路６１の両脇の上記磁性体を固定するのに必要な最小
限の領域に形成されればよいから、図７(b) に示した従
来の発振防止回路を用いることによる集積回路装置のチ
ップ面積の増大を回避することができる。
【００４５】なお、上記磁性体９はゲート側バイアス線
路６１上に形成されているが、これをドレイン側バイア
ス線路６２上に形成するようにしてもよく、さらに、こ
れらの両方に形成するようにしてもよい。また、熱可塑
性ポリイミド層に接着する磁性体は、１個ではなく複数
個であってもよい。
【００４６】実施例２．この発明の第２の実施例につい
て説明する。図３は本実施例２による高周波用半導体モ
ノリシック集積回路装置を示す上面図である。なお、図
１と同一部分には同一符号を付して、その詳しい説明は
省略する。
【００４７】この集積回路装置において、高周波信号の
伝送経路，直流バイアス電圧の印加経路は実施例１に示
した集積回路装置と同じである。ドレイン側バイアス線
路６２上に熱可塑性ポリイミド層８が形成され、この熱
可塑性ポリイミド層８上にフェライトの粒子を含んだ熱
可塑性ポリイミド，または板状あるいはビーズ状の形状
を有するフェライトからなる磁性体９が設けられてい
る。磁性体９は熱可塑性ポリイミド層８に接着されるこ
とにより、半導体基板１に固定されている。この熱可塑
性ポリイミド層８は、実施例１とは異なり、バイアス線
路上にも形成されている。
【００４８】次に、本実施例２による集積回路装置の製
造方法について説明する。図４はこの集積回路装置の製
造方法を示す上面図である。まず、図４に示すように、
半導体基板１上にバイアホール３，ＭＩＭコンデンサ
４，トランジスタ（ＦＥＴ）７，電極パッド２１〜２
４，信号伝送線路５１，５２，バイアス線路６１，６２
を形成し、さらに熱可塑性ポリイミド層８を形成した
後、トランジスタのゲート及びドレインに直流バイアス
電圧を印加し、トランジスタの発振特性の評価を行う。
この際、トランジスタが発振していれば、フェライトの
粒子を含んだ熱可塑性ポリイミド，または板状あるいは
ビーズ状の形状を有するフェライトからなる磁性体９を
熱可塑性ポリイミド層８に圧着し、かつ加熱して接着す
ることにより、磁性体９を半導体基板１に固定する。こ
れによって、図３に示した、ドレイン側バイアス線路６
２上にトランジスタの発振を防止するための磁性体９が
設けられた集積回路装置が作製される。もし、上記のト
ランジスタの発振特性の評価において、トランジスタが
発振していないことが確認された場合は、磁性体９を取
り付ける必要はない。
【００４９】本実施例２においても、実施例１と同様
に、トランジスタ７の発振周波数成分は磁性体９によっ
て吸収され、トランジスタの発振を防止することができ
る。また、トランジスタ７を動作させ、その発振特性を
評価した後、磁性体９をドレイン側バイアス線路６２上
に形成するので、この発振特性に応じて、磁性体９の形
状及び設置位置を適切に選択することが可能となり、ど
のようなトランジスタについてもその発振を容易に防止
することができる。さらに、上記磁性体はバイアス線路
上に形成され、熱可塑性ポリイミド層８は、バイアス線
路６２上の領域を含む上記磁性体を固定するのに必要な
最小限の領域に形成されればよいから、図７(b) に示し
た従来の発振防止回路を用いることによる集積回路装置
のチップ面積の増大を回避することができる。
【００５０】なお、上記磁性体９はドレイン側バイアス
線路６２上に形成されているが、これをゲート側バイア
ス線路６１上に形成するようにしてもよく、さらに、こ
れらの両方に形成するようにしてもよい。また、いずれ
か一方のバイアス線路に本実施例２の磁性体及び熱可塑
性ポリイミド層を用い、他のバイアス線路に上記実施例
１の磁性体及び熱可塑性ポリイミド層を用いてもよい。
また、熱可塑性ポリイミド層に接着する磁性体は、２個
ではなく１個あるいは３個以上の複数個であってもよ
い。
【００５１】実施例３．この発明の第３の実施例につい
て説明する。図５は本実施例３による高周波用半導体モ
ノリシック集積回路装置を示す上面図である。図におい
て、１０は島状熱可塑性ポリイミド層である。なお、図
１と同一部分には同一符号を付して、その詳しい説明は
省略する。
【００５２】この集積回路装置において、高周波信号の
伝送経路，直流バイアス電圧の印加経路は実施例１，２
に示した集積回路装置と同じである。半導体基板１上の
ゲート側バイアス線路６１の両脇の領域には、島状熱可
塑性ポリイミド層１０が形成されている。ゲート側バイ
アス線路６１をまたいで設けられた磁性体９は、フェラ
イトの粒子を含んだ熱可塑性ポリイミド，または板状あ
るいはビーズ状の形状を有するフェライトからなり、上
記の島状熱可塑性ポリイミド層１０に接着されることに
より、半導体基板１に固定されている。実施例１，２で
は、平板状の熱可塑性ポリイミド層８を用いているのに
対して、本実施例３では、半導体基板上に形成された複
数の熱可塑性ポリイミドの島からなる島状熱可塑性ポリ
イミド層１０を用いている。
【００５３】次に、本実施例３による集積回路装置の製
造方法について説明する。図６はこの集積回路装置の製
造方法を示す上面図である。まず、図６に示すように、
半導体基板１上にバイアホール３，ＭＩＭコンデンサ
４，トランジスタ（ＦＥＴ）７，電極パッド２１〜２
４，信号伝送線路５１，５２，バイアス線路６１，６２
を形成し、さらに島状熱可塑性ポリイミド層１０を形成
した後、トランジスタのゲート及びドレインに直流バイ
アス電圧を印加し、トランジスタの発振特性の評価を行
う。この際、トランジスタが発振していれば、フェライ
トの粒子を含んだ熱可塑性ポリイミド，または板状ある
いはビーズ状の形状を有するフェライトからなる磁性体
９を島状熱可塑性ポリイミド層１０に圧着し、かつ加熱
して接着することにより、磁性体９を半導体基板１に固
定する。これによって、図５に示した、ゲート側バイア
ス線路６１上にトランジスタの発振を防止するための磁
性体９が設けられた集積回路装置が作製される。もし、
上記のトランジスタの発振特性の評価において、トラン
ジスタが発振していないことが確認された場合は、磁性
体９を取り付ける必要はない。
【００５４】本実施例３においても、実施例１，２と同
様に、トランジスタ７の発振周波数成分は磁性体９によ
って吸収され、トランジスタの発振を防止することがで
きる。また、トランジスタ７を動作させ、その発振特性
を評価した後、磁性体９をゲート側バイアス線路６１上
に形成するので、この発振特性に応じて、磁性体９の形
状及び設置位置を適切に選択することが可能となり、ど
のようなトランジスタについてもその発振を容易に防止
することができる。さらに、上記磁性体はバイアス線路
上に形成され、島状熱可塑性ポリイミド層１０は、バイ
アス線路６１の両脇の上記磁性体を固定するのに必要な
最小限の領域に形成されればよいから、図７(b) に示し
た従来の発振防止回路を用いることによる集積回路装置
のチップ面積の増大を回避することができる。
【００５５】なお、上記磁性体９はゲート側バイアス線
路６１上に形成されているが、これをドレイン側バイア
ス線路６２上に形成するようにしてもよく、さらに、こ
れらの両方に形成するようにしてもよい。また、いずれ
か一方のバイアス線路に本実施例３の磁性体及び島状熱
可塑性ポリイミド層を用い、他のバイアス線路に上記実
施例１または２の磁性体及び熱可塑性ポリイミド層を用
いてもよい。また、島状熱可塑性ポリイミド層に接着す
る磁性体は、１個ではなく複数個であってもよい。
【００５６】
【発明の効果】以上のようにこの発明（請求項１）に係
る集積回路装置によれば、基板上に、能動素子，及びこ
の能動素子に直流バイアス電圧を印加するためのバイア
ス線路を含む回路要素を備えた集積回路装置において、
この基板上の領域に形成された熱可塑性材料層と、この
熱可塑性材料層に接着されて支持され、上記バイアス線
路上の所要の領域を含む上記基板上の領域に設けられた
一つまたは複数の磁性体とを備えたので、トランジスタ
等の上記能動素子の発振特性に応じて、磁性体を形成す
ることができ、これによって容易にトランジスタの発振
を防止することができる。また、上記磁性体はバイアス
線路上に形成されるため、前述の従来の発振防止回路を
用いることによる集積回路装置のチップ面積の増大を回
避することができる。
【００５７】また、この発明（請求項２）に係る集積回
路装置によれば、上記の集積回路装置（請求項１）にお
いて、上記熱可塑性材料層が、上記バイアス線路を挟ん
で対向する上記基板上の二つの領域に形成されており、
上記磁性体が、上記熱可塑性材料層に接着されて支持さ
れ、上記バイアス線路をまたいで設けられているので、
上記のように容易にトランジスタ等の上記能動素子の発
振を防止することができ、また、前述の従来の発振防止
回路を用いることによる集積回路装置のチップ面積の増
大を回避することができる。
【００５８】また、この発明（請求項３）に係る集積回
路装置によれば、上記の集積回路装置（請求項１）にお
いて、上記熱可塑性材料層が、上記バイアス線路上の領
域を含む上記基板上の領域に形成されているので、上記
のように容易にトランジスタ等の上記能動素子の発振を
防止することができ、また、前述の従来の発振防止回路
を用いることによる集積回路装置のチップ面積の増大を
回避することができる。
【００５９】また、この発明（請求項４）に係る集積回
路装置によれば、上記の集積回路装置（請求項１）にお
いて、上記熱可塑性材料層が、上記バイアス線路を挟ん
で対向する二つの領域に形成され、この各領域の各々に
おいては複数の島状の熱可塑性材料層が設けられてお
り、上記磁性体が、上記熱可塑性材料層に接着されて支
持され、上記バイアス線路をまたいで設けられているの
で、上記のように容易にトランジスタ等の上記能動素子
の発振を防止することができ、また、前述の従来の発振
防止回路を用いることによる集積回路装置のチップ面積
の増大を回避することができる。
【００６０】また、この発明（請求項５）に係る集積回
路装置によれば、上記の集積回路装置（請求項１ないし
４のいずれか）において、上記熱可塑性材料層が、熱可
塑性ポリイミドからなるので、上記のように容易にトラ
ンジスタ等の上記能動素子の発振を防止することがで
き、また、前述の従来の発振防止回路を用いることによ
る集積回路装置のチップ面積の増大を回避することがで
きる。
【００６１】また、この発明（請求項６）に係る集積回
路装置によれば、上記の集積回路装置（請求項１ないし
５のいずれか）において、上記磁性体が、フェライト成
分を含む熱可塑性材料からなるので、上記のように容易
にトランジスタ等の上記能動素子の発振を防止すること
ができ、また、前述の従来の発振防止回路を用いること
による集積回路装置のチップ面積の増大を回避すること
ができる。
【００６２】また、この発明（請求項７）に係る集積回
路装置によれば、上記の集積回路装置（請求項１ないし
５のいずれか）において、上記磁性体が、フェライトか
らなるので、上記のように容易にトランジスタ等の上記
能動素子の発振を防止することができ、また、前述の従
来の発振防止回路を用いることによる集積回路装置のチ
ップ面積の増大を回避することができる。
【００６３】また、この発明（請求項８）に係る集積回
路装置によれば、上記の集積回路装置（請求項１ないし
７のいずれか）において、上記集積回路装置が、半導体
モノリシック集積回路装置であるので、上記のように容
易にトランジスタ等の上記能動素子の発振を防止するこ
とができ、また、前述の従来の発振防止回路を用いるこ
とによる集積回路装置のチップ面積の増大を回避するこ
とができる。
【００６４】また、この発明（請求項９）に係る集積回
路装置の製造方法によれば、基板上に能動素子，及びこ
の能動素子に直流バイアス電圧を印加するためのバイア
ス線路を含む回路要素を形成する工程と、この基板上の
領域に熱可塑性材料層を形成する工程と、この熱可塑性
材料層に一つまたは複数の磁性体を圧着し、かつこれら
を加熱して接着し、上記バイアス線路上の所要の領域を
含む上記基板上の領域にこの磁性体を形成する工程とを
含むので、この磁性体によって上記能動素子の発振周波
数成分を吸収することにより上記能動素子の発振を防止
することができる。また、上記磁性体はバイアス線路上
に形成されるため、前述の従来の発振防止回路を用いる
ことによる集積回路装置のチップ面積の増大を回避する
ことができる。
【００６５】また、この発明（請求項１０）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９）において、上記回路要素を形成する
工程の後に、上記能動素子に直流バイアス電圧を印加
し、この能動素子の発振特性を評価する工程を含み、上
記磁性体を形成する工程が、この能動素子の発振特性を
評価する工程の後にこの能動素子の発振特性に応じて適
切な形状の磁性体を適切な位置に形成するものであるの
で、容易に上記能動素子の発振を防止することができ
る。また、上記磁性体はバイアス線路上に形成されるた
め、前述の従来の発振防止回路を用いることによる集積
回路装置のチップ面積の増大を回避することができる。
【００６６】また、この発明（請求項１１）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９または１０）において、上記熱可塑性
材料層を形成する工程が、この熱可塑性材料層を上記バ
イアス線路を挟んで対向する上記基板上の二つの領域に
形成するものであり、上記磁性体を形成する工程が、こ
の磁性体を上記熱可塑性材料層に圧着し、かつこれらを
加熱して接着し、この磁性体を上記バイアス線路をまた
ぐように形成するものであるので、上記のように、能動
素子の発振状態を評価した後、この発振を止めるよう
に、適切な形状の磁性体をバイアス線路上の適切な位置
に容易に形成することができ、また、前述の従来の発振
防止回路を用いることによる集積回路装置のチップ面積
の増大を回避することができる。
【００６７】また、この発明（請求項１２）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９または１０）において、上記熱可塑性
材料層を形成する工程が、この熱可塑性材料層を上記バ
イアス線路上の領域を含む上記基板上の領域に形成する
ものであるので、上記のように、能動素子の発振状態を
評価した後、この発振を止めるように、適切な形状の磁
性体をバイアス線路上の適切な位置に容易に形成するこ
とができ、また、前述の従来の発振防止回路を用いるこ
とによる集積回路装置のチップ面積の増大を回避するこ
とができる。
【００６８】また、この発明（請求項１３）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９または１０）において、上記熱可塑性
材料層を形成する工程が、上記バイアス線路を挟んで対
向する二つの領域の各々に、複数の島状の熱可塑性材料
層を形成するものであり、上記磁性体を形成する工程
が、この磁性体を上記熱可塑性材料層に圧着し、かつこ
れらを加熱して接着し、この磁性体を上記バイアス線路
をまたぐように形成するものであるので、上記のよう
に、能動素子の発振状態を評価した後、この発振を止め
るように、適切な形状の磁性体をバイアス線路上の適切
な位置に容易に形成することができ、また、前述の従来
の発振防止回路を用いることによる集積回路装置のチッ
プ面積の増大を回避することができる。
【００６９】また、この発明（請求項１４）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９ないし１３のいずれか）において、上
記熱可塑性材料層が、熱可塑性ポリイミドからなるの
で、上記のように、能動素子の発振状態を評価した後、
この発振を止めるように、適切な形状の磁性体をバイア
ス線路上の適切な位置に容易に形成することができ、ま
た、前述の従来の発振防止回路を用いることによる集積
回路装置のチップ面積の増大を回避することができる。
【００７０】また、この発明（請求項１５）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９ないし１４のいずれか）において、上
記磁性体が、フェライト成分を含む熱可塑性材料からな
るので、上記のように、能動素子の発振状態を評価した
後、この発振を止めるように、適切な形状の磁性体をバ
イアス線路上の適切な位置に容易に形成することがで
き、また、前述の従来の発振防止回路を用いることによ
る集積回路装置のチップ面積の増大を回避することがで
きる。
【００７１】また、この発明（請求項１６）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９ないし１４のいずれか）において、上
記磁性体が、フェライトからなるので、上記のように、
能動素子の発振状態を評価した後、この発振を止めるよ
うに、適切な形状の磁性体をバイアス線路上の適切な位
置に容易に形成することができ、また、前述の従来の発
振防止回路を用いることによる集積回路装置のチップ面
積の増大を回避することができる。
【００７２】また、この発明（請求項１７）に係る集積
回路装置の製造方法によれば、上記の集積回路装置の製
造方法（請求項９ないし１６のいずれか）において、上
記集積回路装置が、半導体モノリシック集積回路装置で
あるので、上記のように、能動素子の発振状態を評価し
た後、この発振を止めるように、適切な形状の磁性体を
バイアス線路上の適切な位置に容易に形成することがで
き、また、前述の従来の発振防止回路を用いることによ
る集積回路装置のチップ面積の増大を回避することがで
きる。
【図面の簡単な説明】
【図１】 この発明の第１の実施例による半導体集積回
路装置を示す上面図である。
【図２】 この発明の第１の実施例による半導体集積回
路装置の製造方法を示す上面図である。
【図３】 この発明の第２の実施例による半導体集積回
路装置を示す上面図である。
【図４】 この発明の第２の実施例による半導体集積回
路装置の製造方法を示す上面図である。
【図５】 この発明の第３の実施例による半導体集積回
路装置を示す上面図である。
【図６】 この発明の第３の実施例による半導体集積回
路装置の製造方法を示す上面図である。
【図７】 従来の半導体集積回路装置（図７(a) ）、及
び従来の発振防止回路を有する半導体集積回路装置（図
７(b) ）を示す上面図である。
【符号の説明】
１ 半導体基板（ＧａＡｓ，Ｓｉ）、３ バイアホー
ル、４，４１ ＭＩＭコンデンサ、７ トランジスタ
（ＦＥＴ）、８ 熱可塑性ポリイミド層、９ 磁性体、
１０ 島状熱可塑性ポリイミド層、１１ 発振防止回
路、２１ 入力電極パッド、２２ 接地電極パッド、２
３ ゲートバイアス電極パッド、２４ ドレインバイア
ス電極パッド、５１，５２ 信号伝送線路、６１ ゲー
ト側バイアス線路、６２ ドレイン側バイアス線路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 3/60 (72)発明者 野谷 佳弘 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内 (72)発明者 太田 行雄 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内 (72)発明者 井上 晃 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内 (72)発明者 中島 康晴 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板上に、能動素子，及び該能動素子に
    直流バイアス電圧を印加するためのバイアス線路を含む
    回路要素を備えた集積回路装置において、 該基板上の領域に形成された熱可塑性材料層と、 該熱可塑性材料層に接着されて支持され、上記バイアス
    線路上の所要の領域を含む上記基板上の領域に設けられ
    た一つまたは複数の磁性体とを備えたことを特徴とする
    集積回路装置。
  2. 【請求項２】 請求項１に記載の集積回路装置におい
    て、 上記熱可塑性材料層は、上記バイアス線路を挟んで対向
    する上記基板上の二つの領域に形成されており、 上記磁性体は、上記熱可塑性材料層に接着されて支持さ
    れ、上記バイアス線路をまたいで設けられていることを
    特徴とする集積回路装置。
  3. 【請求項３】 請求項１に記載の集積回路装置におい
    て、 上記熱可塑性材料層は、上記バイアス線路上の領域を含
    む上記基板上の領域に形成されていることを特徴とする
    集積回路装置。
  4. 【請求項４】 請求項１に記載の集積回路装置におい
    て、 上記熱可塑性材料層は、上記バイアス線路を挟んで対向
    する二つの領域に形成され、該各領域の各々においては
    複数の島状の熱可塑性材料層が設けられており、 上記磁性体は、上記熱可塑性材料層に接着されて支持さ
    れ、上記バイアス線路をまたいで設けられていることを
    特徴とする集積回路装置。
  5. 【請求項５】 請求項１ないし４のいずれかに記載の集
    積回路装置において、 上記熱可塑性材料層は、熱可塑性ポリイミドからなるこ
    とを特徴とする集積回路装置。
  6. 【請求項６】 請求項１ないし５のいずれかに記載の集
    積回路装置において、 上記磁性体は、フェライト成分を含む熱可塑性材料から
    なることを特徴とする集積回路装置。
  7. 【請求項７】 請求項１ないし５のいずれかに記載の集
    積回路装置において、 上記磁性体は、フェライトからなることを特徴とする集
    積回路装置。
  8. 【請求項８】 請求項１ないし７のいずれかに記載の集
    積回路装置において、 上記集積回路装置は、半導体モノリシック集積回路装置
    であることを特徴とする集積回路装置。
  9. 【請求項９】 基板上に能動素子，及び該能動素子に直
    流バイアス電圧を印加するためのバイアス線路を含む回
    路要素を形成する工程と、 該基板上の領域に熱可塑性材料層を形成する工程と、 該熱可塑性材料層に一つまたは複数の磁性体を圧着し、
    かつこれらを加熱して接着し、上記バイアス線路上の所
    要の領域を含む上記基板上の領域に該磁性体を形成する
    工程とを含むことを特徴とする集積回路装置の製造方
    法。
  10. 【請求項１０】 請求項９に記載の集積回路装置の製造
    方法において、 上記回路要素を形成する工程の後に、上記能動素子に直
    流バイアス電圧を印加し、該能動素子の発振特性を評価
    する工程を含み、 上記磁性体を形成する工程は、該能動素子の発振特性を
    評価する工程の後に該能動素子の発振特性に応じて適切
    な形状の上記磁性体を適切な位置に形成するものである
    ことを特徴とする集積回路装置の製造方法。
  11. 【請求項１１】 請求項９または１０に記載の集積回路
    装置の製造方法において、 上記熱可塑性材料層を形成する工程は、該熱可塑性材料
    層を上記バイアス線路を挟んで対向する上記基板上の二
    つの領域に形成するものであり、 上記磁性体を形成する工程は、該磁性体を上記熱可塑性
    材料層に圧着し、かつこれらを加熱して接着し、該磁性
    体を上記バイアス線路をまたぐように形成するものであ
    ることを特徴とする集積回路装置の製造方法。
  12. 【請求項１２】 請求項９または１０に記載の集積回路
    装置の製造方法において、 上記熱可塑性材料層を形成する工程は、該熱可塑性材料
    層を上記バイアス線路上の領域を含む上記基板上の領域
    に形成するものであることを特徴とする集積回路装置の
    製造方法。
  13. 【請求項１３】 請求項９または１０に記載の集積回路
    装置の製造方法において、 上記熱可塑性材料層を形成する工程は、上記バイアス線
    路を挟んで対向する二つの領域の各々に、複数の島状の
    熱可塑性材料層を形成するものであり、 上記磁性体を形成する工程は、該磁性体を上記熱可塑性
    材料層に圧着し、かつこれらを加熱して接着し、該磁性
    体を上記バイアス線路をまたぐように形成するものであ
    ることを特徴とする集積回路装置の製造方法。
  14. 【請求項１４】 請求項９ないし１３のいずれかに記載
    の集積回路装置の製造方法において、 上記熱可塑性材料層は、熱可塑性ポリイミドからなるこ
    とを特徴とする集積回路装置の製造方法。
  15. 【請求項１５】 請求項９ないし１４のいずれかに記載
    の集積回路装置の製造方法において、 上記磁性体は、フェライト成分を含む熱可塑性材料から
    なることを特徴とする集積回路装置の製造方法。
  16. 【請求項１６】 請求項９ないし１４のいずれかに記載
    の集積回路装置の製造方法において、 上記磁性体は、フェライトからなることを特徴とする集
    積回路装置の製造方法。
  17. 【請求項１７】 請求項９ないし１６のいずれかに記載
    の集積回路装置の製造方法において、 上記集積回路装置は、半導体モノリシック集積回路装置
    であることを特徴とする集積回路装置の製造方法。
JP7080221A 1995-04-05 1995-04-05 集積回路装置，及びその製造方法 Pending JPH08279596A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7080221A JPH08279596A (ja) 1995-04-05 1995-04-05 集積回路装置，及びその製造方法
US08/587,527 US5675184A (en) 1995-04-05 1996-01-17 Integrated circuit device
EP96100652A EP0736902B1 (en) 1995-04-05 1996-01-17 Integrated circuit device and method for fabricating integrated circuit device
DE69615437T DE69615437T2 (de) 1995-04-05 1996-01-17 Integrierte Schaltungsanordnung und Herstellungsverfahren
EP00117641A EP1059666A1 (en) 1995-04-05 1996-01-17 Monolithic semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7080221A JPH08279596A (ja) 1995-04-05 1995-04-05 集積回路装置，及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08279596A true JPH08279596A (ja) 1996-10-22

Family

ID=13712321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7080221A Pending JPH08279596A (ja) 1995-04-05 1995-04-05 集積回路装置，及びその製造方法

Country Status (4)

Country Link
US (1) US5675184A (ja)
EP (2) EP1059666A1 (ja)
JP (1) JPH08279596A (ja)
DE (1) DE69615437T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009017351A (ja) * 2007-07-06 2009-01-22 Mitsubishi Electric Corp 高周波増幅器

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288452A (ja) * 1995-04-20 1996-11-01 Mitsubishi Electric Corp 集積回路装置，及びその製造方法
JP3185918B2 (ja) * 1996-08-05 2001-07-11 株式会社村田製作所 電子装置
US6329234B1 (en) 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
JP4804643B2 (ja) * 2001-05-08 2011-11-02 三菱電機株式会社 高周波回路装置とその製造方法
DE10162637C1 (de) * 2001-12-20 2003-08-21 Eupec Gmbh & Co Kg Schaltungsanordnung mit elektronischen Bauelementen auf einem isolierenden Trägersubstrat
US7091542B1 (en) * 2005-01-28 2006-08-15 International Business Machines Corporation Method of forming a MIM capacitor for Cu BEOL application
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US9339323B2 (en) 2005-05-12 2016-05-17 Aesculap Ag Electrocautery method and apparatus
US8728072B2 (en) 2005-05-12 2014-05-20 Aesculap Ag Electrocautery method and apparatus
US7942874B2 (en) 2005-05-12 2011-05-17 Aragon Surgical, Inc. Apparatus for tissue cauterization
US8696662B2 (en) 2005-05-12 2014-04-15 Aesculap Ag Electrocautery method and apparatus
US8574229B2 (en) 2006-05-02 2013-11-05 Aesculap Ag Surgical tool
US8870867B2 (en) 2008-02-06 2014-10-28 Aesculap Ag Articulable electrosurgical instrument with a stabilizable articulation actuator
KR101580925B1 (ko) * 2009-04-28 2015-12-30 삼성전자주식회사 칩온 보드 타입의 패키지
KR20120139661A (ko) 2010-02-04 2012-12-27 아에스쿨랍 아게 복강경 고주파 수술장치
US8419727B2 (en) 2010-03-26 2013-04-16 Aesculap Ag Impedance mediated power delivery for electrosurgery
US8827992B2 (en) 2010-03-26 2014-09-09 Aesculap Ag Impedance mediated control of power delivery for electrosurgery
US9173698B2 (en) 2010-09-17 2015-11-03 Aesculap Ag Electrosurgical tissue sealing augmented with a seal-enhancing composition
US8405135B2 (en) 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
US9339327B2 (en) 2011-06-28 2016-05-17 Aesculap Ag Electrosurgical tissue dissecting device
WO2014049423A1 (en) 2012-09-26 2014-04-03 Aesculap Ag Apparatus for tissue cutting and sealing
US8901711B1 (en) 2013-08-07 2014-12-02 International Business Machines Corporation Horizontal metal-insulator-metal capacitor
US10090240B2 (en) 2016-06-03 2018-10-02 Globalfoundries Inc. Interconnect structure with capacitor element and related methods
US9875959B2 (en) 2016-06-09 2018-01-23 International Business Machines Corporation Forming a stacked capacitor
US10032711B2 (en) 2016-07-25 2018-07-24 International Business Machines Corporation Integrating metal-insulator-metal capacitors with air gap process flow
US9893144B1 (en) 2016-08-05 2018-02-13 International Business Machines Corporation Methods for fabricating metal-insulator-metal capacitors
US9698213B1 (en) 2016-09-28 2017-07-04 International Business Machines Corporation Vertical MIM capacitor
US9876068B1 (en) 2016-10-31 2018-01-23 International Business Machines Corporation High-K metal-insulator-metal capacitor and method of manufacturing the same
US10032855B1 (en) 2017-01-05 2018-07-24 International Business Machines Corporation Advanced metal insulator metal capacitor
US10008558B1 (en) 2017-01-05 2018-06-26 International Business Machines Corporation Advanced metal insulator metal capacitor
US10090378B1 (en) 2017-03-17 2018-10-02 International Business Machines Corporation Efficient metal-insulator-metal capacitor
US11031457B2 (en) 2017-12-15 2021-06-08 International Business Machines Corporation Low resistance high capacitance density MIM capacitor
US10497519B1 (en) 2018-09-27 2019-12-03 International Business Machines Corporation Back-end-of-the line capacitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
JPS5797201A (en) * 1980-12-09 1982-06-16 Fujitsu Ltd Integrated circuit for microwave
ATE56346T1 (de) * 1984-07-25 1990-09-15 Rca Licensing Corp Bauteil zur unterdrueckung von hochfrequenten signalen.
US4716389A (en) * 1986-10-20 1987-12-29 Honeywell Inc. Millimeter wave microstrip surface mounted attenuator
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
JPH0352302A (ja) * 1989-07-19 1991-03-06 Sanyo Electric Co Ltd モノリシックマイクロ波集積回路
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance
US5469334A (en) * 1991-09-09 1995-11-21 Power Integrations, Inc. Plastic quad-packaged switched-mode integrated circuit with integrated transformer windings and mouldings for transformer core pieces
JPH05235655A (ja) * 1992-02-19 1993-09-10 Toshiba Lighting & Technol Corp 高周波用増幅回路
JP3137223B2 (ja) * 1995-01-20 2001-02-19 三菱電機株式会社 高周波増幅器およびその発振防止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009017351A (ja) * 2007-07-06 2009-01-22 Mitsubishi Electric Corp 高周波増幅器

Also Published As

Publication number Publication date
EP0736902A2 (en) 1996-10-09
EP0736902A3 (en) 1997-10-29
EP1059666A1 (en) 2000-12-13
DE69615437T2 (de) 2002-07-11
EP0736902B1 (en) 2001-09-26
DE69615437D1 (de) 2001-10-31
US5675184A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
JPH08279596A (ja) 集積回路装置，及びその製造方法
JPH08213474A (ja) 集積回路及び製造方法
KR930024140A (ko) 반도체장치 및 그 제조방법
KR100699637B1 (ko) 반도체장치의 제조방법
US7659618B2 (en) Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device
US7274050B2 (en) Packaging and manufacturing of an integrated circuit
JP3490851B2 (ja) 回路基板
JP3234666B2 (ja) 半導体集積回路装置
JP2808958B2 (ja) 配線基板及びその製造方法
JP4718751B2 (ja) 半導体装置
JP3517701B2 (ja) Ｉｃ実装方法
JP3048707B2 (ja) 混成集積回路
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH06169064A (ja) 半導体装置
JPH0951062A (ja) 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置
JP3328965B2 (ja) 回路部品の実装構造、液晶パネル、テレビ、ラップトップパソコン及びゲーム機、並びに回路部品の接続方法及び液晶パネルの製造方法
JP2001092936A (ja) 無線周波数タグ及びその製造方法
JPH065771A (ja) 多層リードフレーム及び半導体装置
JP2773685B2 (ja) 半導体装置
JP2000091376A (ja) 電子回路装置
JPH02276269A (ja) 半導体装置
JPH0258247A (ja) 半導体装置
JPS605055B2 (ja) 半導体装置
JPS63184358A (ja) 半導体集積回路
JP2000012848A (ja) 半導体装置