JPH0828364B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0828364B2 JPH0828364B2 JP62085150A JP8515087A JPH0828364B2 JP H0828364 B2 JPH0828364 B2 JP H0828364B2 JP 62085150 A JP62085150 A JP 62085150A JP 8515087 A JP8515087 A JP 8515087A JP H0828364 B2 JPH0828364 B2 JP H0828364B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- bump electrode
- metal film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、詳しくは半導体装置の
バンプ電極周辺の構造に関する。
バンプ電極周辺の構造に関する。
従来のバンプ電極形成後のバンプ寸法の判定は例え
ば、顕微鏡の接眼レンズに目盛を設けたもので測長する
方法や、レーザー光を用いた測長装置による方法がとら
れている。
ば、顕微鏡の接眼レンズに目盛を設けたもので測長する
方法や、レーザー光を用いた測長装置による方法がとら
れている。
しかし、前述の従来技術では、例えば前者の場合、バ
ンプが突起物であることに起因する焦点合わせによる誤
差、及び、目盛読みに於ける測定者間の誤差の問題、
又、後者の場合は測定装置が非常に高価である等の問題
点があった。
ンプが突起物であることに起因する焦点合わせによる誤
差、及び、目盛読みに於ける測定者間の誤差の問題、
又、後者の場合は測定装置が非常に高価である等の問題
点があった。
本発明はこの様な問題点を解決するもので、その目的
とすることは、バンプ電極下金属膜の周辺に、寸法判定
用のパターン、すなわち目盛等を設けることにより、バ
ンプ電極寸法を外観上、容易且つ正確にチェックできる
ことを提供することにある。
とすることは、バンプ電極下金属膜の周辺に、寸法判定
用のパターン、すなわち目盛等を設けることにより、バ
ンプ電極寸法を外観上、容易且つ正確にチェックできる
ことを提供することにある。
本発明の半導体装置は、基板上方に配置されたバンプ
下金属膜、該バンプ下金属膜の周辺近傍複数カ所に離散
して配設された寸法判定用パターン及び前記バンプ下金
属膜の上に配置されたバンプ電極を有することを特徴と
する。
下金属膜、該バンプ下金属膜の周辺近傍複数カ所に離散
して配設された寸法判定用パターン及び前記バンプ下金
属膜の上に配置されたバンプ電極を有することを特徴と
する。
本発明の作用を述べれば、バンプ電極下金属膜の周辺
にバンプ寸法判定用パターンを複数ヵ所離散して設ける
ことにより、バンプ電極寸法を外観上容易且つ正確に直
読判定することができる。
にバンプ寸法判定用パターンを複数ヵ所離散して設ける
ことにより、バンプ電極寸法を外観上容易且つ正確に直
読判定することができる。
以下、本発明について、実施例に基づき詳細に説明す
る。第１図はAuバンプ電極のバンプ下金属膜の周辺にPo
lySi膜で、パターニングしたもので、バンプ電極寸法を
実寸法で直接読み取れるようにした実施例である。
る。第１図はAuバンプ電極のバンプ下金属膜の周辺にPo
lySi膜で、パターニングしたもので、バンプ電極寸法を
実寸法で直接読み取れるようにした実施例である。
第２図は、Auバンプ電極のバンプ下金属膜の周辺にSi
O2又はSiN系膜をパターン形成したものであり、バンプ
電極寸法に関して、特定の規格に入っているかどうかを
簡便に判定できる様にしたもの、すなわちバンプ電極端
がパターン4a上にあればバンプ寸法が規格内であること
を意味するといった内容のパターン実施例である。
O2又はSiN系膜をパターン形成したものであり、バンプ
電極寸法に関して、特定の規格に入っているかどうかを
簡便に判定できる様にしたもの、すなわちバンプ電極端
がパターン4a上にあればバンプ寸法が規格内であること
を意味するといった内容のパターン実施例である。
第３図、第４図、第５図は、半田バンプ電極のバンプ
下金属膜の周辺にAL膜のパターンを形成した例であり、
各々半田バンプ電極形成順に示した図である。パターン
３は第３図の金属７形成時、パターン3bは第４図のハン
ダ９形成時、パターン3cは第５図のハンダリフロー時の
各々の寸法を判定できる様に配置した実施例である。
下金属膜の周辺にAL膜のパターンを形成した例であり、
各々半田バンプ電極形成順に示した図である。パターン
３は第３図の金属７形成時、パターン3bは第４図のハン
ダ９形成時、パターン3cは第５図のハンダリフロー時の
各々の寸法を判定できる様に配置した実施例である。
ここで形成されるパターンは、半導体装置を製造する
過程に於て同時にパターニングされるものであり、高度
なフォトリソグラフィー技術により形成される為、寸法
精度が極めて高く、又、本パターンを形成することによ
る半導体装置上の品質及び製造上のコスト等は何ら変わ
らない。
過程に於て同時にパターニングされるものであり、高度
なフォトリソグラフィー技術により形成される為、寸法
精度が極めて高く、又、本パターンを形成することによ
る半導体装置上の品質及び製造上のコスト等は何ら変わ
らない。
第６図には従来のAuバンプ構造を示す。
上述の如く、本発明の構造によれば、バンプ電極の実
寸法を、外観上、容易に且つ正確に判定できる為、バン
プ電極寸法検査工程の飛躍的な合理化と、寸法判定精度
の大幅な向上をもたらすものである。
寸法を、外観上、容易に且つ正確に判定できる為、バン
プ電極寸法検査工程の飛躍的な合理化と、寸法判定精度
の大幅な向上をもたらすものである。
第１図（ａ）は本発明の半導体装置の一実施例の平面図 第１図（ｂ）は第１図（ａ）のＸ−Ｘ′ライン部分の断
面図 第２図（ａ）は本発明の半導体装置の他の実施例の平面
図 第２図（ｂ）は第２図（ａ）のＸ−Ｘ′ライン部分の断
面図 第３図（ａ）は本発明の半導体装置の金属形成工程にお
ける実施例の平面図 第３図（ｂ）は第３図（ａ）のＸ−Ｘ′ライン部分の断
面図 第４図（ａ）は本発明のハンダ形成工程における実施例
の平面図 第４図（ｂ）は第４図（ａ）のＸ−Ｘ′ライン部分の断
面図 第５図（ａ）は本発明の半導体装置のハンダリフロー工
程における実施例の平面図 第５図（ｂ）は第５図（ａ）のＸ−Ｘ′ライン部分の断
面図 第６図（ａ）は従来のバンプ電極周辺の平面図 第６図（ｂ）は第６図（ａ）のＸ−Ｘ′ライン部分の断
面図。 １……Auバンプ ２……バンプ下金属膜 ３……ALパッド ４……SiO2膜又はSiN系膜 ６……パッシベーション膜 ７……Cu、Ni等の金属 ８……レジスト ９……ハンダ 10……リフロー後のハンダ 3a,3b,3c……AL膜により形成したパターン 4a……SiO2膜又はSiN系膜を部分的に除去することによ
り形成したパターン5a……PolySi膜により形成したパタ
ーン
面図 第２図（ａ）は本発明の半導体装置の他の実施例の平面
図 第２図（ｂ）は第２図（ａ）のＸ−Ｘ′ライン部分の断
面図 第３図（ａ）は本発明の半導体装置の金属形成工程にお
ける実施例の平面図 第３図（ｂ）は第３図（ａ）のＸ−Ｘ′ライン部分の断
面図 第４図（ａ）は本発明のハンダ形成工程における実施例
の平面図 第４図（ｂ）は第４図（ａ）のＸ−Ｘ′ライン部分の断
面図 第５図（ａ）は本発明の半導体装置のハンダリフロー工
程における実施例の平面図 第５図（ｂ）は第５図（ａ）のＸ−Ｘ′ライン部分の断
面図 第６図（ａ）は従来のバンプ電極周辺の平面図 第６図（ｂ）は第６図（ａ）のＸ−Ｘ′ライン部分の断
面図。 １……Auバンプ ２……バンプ下金属膜 ３……ALパッド ４……SiO2膜又はSiN系膜 ６……パッシベーション膜 ７……Cu、Ni等の金属 ８……レジスト ９……ハンダ 10……リフロー後のハンダ 3a,3b,3c……AL膜により形成したパターン 4a……SiO2膜又はSiN系膜を部分的に除去することによ
り形成したパターン5a……PolySi膜により形成したパタ
ーン
Claims (1)
- 【請求項１】基板上方に配置されたバンプ下金属膜、該
バンプ下金属膜の周辺近傍複数カ所に離散して配設され
た寸法判定用パターン及び前記バンプ下金属膜の上に配
置されたバンプ電極を有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085150A JPH0828364B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085150A JPH0828364B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63250157A JPS63250157A (ja) | 1988-10-18 |
| JPH0828364B2 true JPH0828364B2 (ja) | 1996-03-21 |
Family
ID=13850638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62085150A Expired - Lifetime JPH0828364B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828364B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321848U (ja) * | 1989-07-11 | 1991-03-05 |
-
1987
- 1987-04-07 JP JP62085150A patent/JPH0828364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63250157A (ja) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042639B2 (ja) | 半導体装置製造用フォトレティクル | |
| WO1989008926A1 (en) | Vernier structure for flip chip bonded devices | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| JPH0828364B2 (ja) | 半導体装置 | |
| JP2009503535A (ja) | 垂直型プローブ、その製造方法及びプローブのボンディング方法 | |
| JPH06186096A (ja) | 歪みゲージ及びその製造方法 | |
| JP2759953B2 (ja) | 印刷用スクリーン、およびその製造方法 | |
| JP2824318B2 (ja) | 重ね合わせ精度及び寸法精度の評価方法 | |
| JP4088561B2 (ja) | フリップチップ実装用基板 | |
| JPH05347326A (ja) | ワイヤボンディング装置におけるキャピラリのセッティング方法 | |
| JP2639342B2 (ja) | 電子部品搭載用パッド並びにパッド及び電子部品の検査方法 | |
| JPH0677557A (ja) | 混成集積回路装置 | |
| JPH0770453B2 (ja) | 半導体装置の製造方法 | |
| JPS622764Y2 (ja) | ||
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JPS5887838A (ja) | 位置認識方法 | |
| KR100298189B1 (ko) | 미스얼라인측정을위한중첩마크및방법 | |
| JP3528185B2 (ja) | 固体撮像装置の製造方法 | |
| JPH02183511A (ja) | 半導体装置の製造方法 | |
| JPH01140102A (ja) | カラー固体撮像素子用色分解フィルターの形成方法 | |
| JPH0529719A (ja) | プリント配線基板 | |
| JPS60246645A (ja) | 半導体ウエハチツプの位置合わせ方法 | |
| JPH0640179A (ja) | 印刷版 | |
| JPS581175U (ja) | テストポイント用端子機構 | |
| JPS61194719A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080321 Year of fee payment: 12 |