JPH0831462B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0831462B2 JPH0831462B2 JP60280618A JP28061885A JPH0831462B2 JP H0831462 B2 JPH0831462 B2 JP H0831462B2 JP 60280618 A JP60280618 A JP 60280618A JP 28061885 A JP28061885 A JP 28061885A JP H0831462 B2 JPH0831462 B2 JP H0831462B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- layer
- collector electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置、特にバイポーラトランジスタ
およびその集積回路の構造に関するものである。
およびその集積回路の構造に関するものである。
（従来の技術） 従来、例えばｎ型シリコン基板上に素子活性領域をな
すべき領域に高濃度のｎ型埋込み不純物層をイオン注入
法などによって設けたコレクタ領域とし、その上にｎ型
の低濃度層をエピタキシャル成長した後ｐ型ベース拡散
領域とその中に高濃度ｎ型エミッタ領域を設けてnpn型
バイポーラトランジスタを構成していた（例えばアイ・
イー・イー・イー、ジャーナル・オブ・ソリード・ステ
ート・サーキット（IEEE,J,Solid−State Circuits,Vo
l.SC−16,No.5,pp.424−429,1981））。
すべき領域に高濃度のｎ型埋込み不純物層をイオン注入
法などによって設けたコレクタ領域とし、その上にｎ型
の低濃度層をエピタキシャル成長した後ｐ型ベース拡散
領域とその中に高濃度ｎ型エミッタ領域を設けてnpn型
バイポーラトランジスタを構成していた（例えばアイ・
イー・イー・イー、ジャーナル・オブ・ソリード・ステ
ート・サーキット（IEEE,J,Solid−State Circuits,Vo
l.SC−16,No.5,pp.424−429,1981））。
（発明が解決しようとする問題点） 第２図は従来のnpn型バイポーラトランジスタの模式
的な断面構造を示したもので、101はｐ型シリコン基
板、102は高濃度ｎ型埋込み不純物層、103はｎ型エピタ
キシャル成長層、104はｐ型チャネルストッパー領域、1
05はフィールド酸化膜、106はベース領域、107はエミッ
タ領域、108はコレクタコンタクト領域、109は層間絶縁
膜、110はそれぞれの金属配線電極という構成が多用さ
れている。
的な断面構造を示したもので、101はｐ型シリコン基
板、102は高濃度ｎ型埋込み不純物層、103はｎ型エピタ
キシャル成長層、104はｐ型チャネルストッパー領域、1
05はフィールド酸化膜、106はベース領域、107はエミッ
タ領域、108はコレクタコンタクト領域、109は層間絶縁
膜、110はそれぞれの金属配線電極という構成が多用さ
れている。
このように従来のバイポーラトランジスタは半導体層
表面にエミッタ・ベース・コレクタ領域がこの順に配さ
れていた。そしてそれぞれの領域から配線用電極が取出
されているため、トランジスタの単位寸法を小さくする
ことが困難であったり、それぞれの配線が交叉しないよ
うに配線領域に余裕を設ける必要があるなど、素子の高
集積化への妨げとなっていた。
表面にエミッタ・ベース・コレクタ領域がこの順に配さ
れていた。そしてそれぞれの領域から配線用電極が取出
されているため、トランジスタの単位寸法を小さくする
ことが困難であったり、それぞれの配線が交叉しないよ
うに配線領域に余裕を設ける必要があるなど、素子の高
集積化への妨げとなっていた。
本発明の目的はこれらの問題点を解決する新しいバイ
ポーラトランジスタあるいは集積回路の構造を提供する
ことにある。
ポーラトランジスタあるいは集積回路の構造を提供する
ことにある。
（問題点を解決するための手段） 本発明は、絶縁体素子分離領域によって素子分離され
た半導体薄膜層の中にエミッタ・ベース・コレクタ領域
がこの順に形成され、コレクタ領域側で前記半導体薄膜
層が支持基板上に絶縁体層を介して形成されており、か
つ前記絶縁体層に接する前記半導体薄膜層面にコレクタ
用不純物拡散領域を設けたバイポーラトランジスタが集
積化された半導体装置において、前記コレクタ用不純物
拡散領域上の前記絶縁体層を開口して第１のコレクタ電
極が設けられており、エミッタ側で前記半導体薄膜層に
設けられた前記コレクタ用不純物拡散領域と同一導電型
の不純物領域上の層間絶縁膜を開口して第２のコレクタ
電極が設けられており、コレクタ配線がコレクタ電極を
介したコレクタ配線距離が最小となるように前記第１の
コレクタ電極もしくは第２のコレクタ電極を介して接続
されており、かつ前記絶縁体層と支持基板とは絶縁性接
着層によって接着されていることを特徴とする。
た半導体薄膜層の中にエミッタ・ベース・コレクタ領域
がこの順に形成され、コレクタ領域側で前記半導体薄膜
層が支持基板上に絶縁体層を介して形成されており、か
つ前記絶縁体層に接する前記半導体薄膜層面にコレクタ
用不純物拡散領域を設けたバイポーラトランジスタが集
積化された半導体装置において、前記コレクタ用不純物
拡散領域上の前記絶縁体層を開口して第１のコレクタ電
極が設けられており、エミッタ側で前記半導体薄膜層に
設けられた前記コレクタ用不純物拡散領域と同一導電型
の不純物領域上の層間絶縁膜を開口して第２のコレクタ
電極が設けられており、コレクタ配線がコレクタ電極を
介したコレクタ配線距離が最小となるように前記第１の
コレクタ電極もしくは第２のコレクタ電極を介して接続
されており、かつ前記絶縁体層と支持基板とは絶縁性接
着層によって接着されていることを特徴とする。
（作用） このバイポーラトランジスタの構造はコレクタ用不純
物拡散領域上にコレクタの電極配線を設けているので、
半導体表面上にコレクタ不純物拡散領域を形成しなくて
もよく、トランジスタの単位寸法はベースとエミッタ領
域のそれぞれの寸法の和にまで縮小することができる。
物拡散領域上にコレクタの電極配線を設けているので、
半導体表面上にコレクタ不純物拡散領域を形成しなくて
もよく、トランジスタの単位寸法はベースとエミッタ領
域のそれぞれの寸法の和にまで縮小することができる。
本発明を用いるとコレクタ電極をベースやエミッタ領
域の反対側に形成することによってトランジスタの単位
寸法は著しく縮小される効果を有する。加えてコレクタ
電極の配線はベースやエミッタの配線と層を別にして形
成しているため、配線に要する面積を非常に低減でき
る。これらの相乗効果によってバイポーラ集積回路のチ
ップ面積の減少あるいは素子の高密度化に著しい特長を
発揮する。
域の反対側に形成することによってトランジスタの単位
寸法は著しく縮小される効果を有する。加えてコレクタ
電極の配線はベースやエミッタの配線と層を別にして形
成しているため、配線に要する面積を非常に低減でき
る。これらの相乗効果によってバイポーラ集積回路のチ
ップ面積の減少あるいは素子の高密度化に著しい特長を
発揮する。
（実施例） 第１図は本発明構造の一部分を示した模式的断面図
で、従来構造を示した第２図と対比させている。第１図
において１は高濃度のｎ型埋込み不純物層、２はエピタ
キシャル層、３はフィールド絶縁膜、４はベース領域、
５はエミッタ領域、６はコレクタコンタクト領域、７お
よび９は層間絶縁膜、８は半導体層表面に形成した電極
配線、10はコレクタ用電極配線、11は保護膜、12は接着
層、13は支持基板をそれぞれ示す。
で、従来構造を示した第２図と対比させている。第１図
において１は高濃度のｎ型埋込み不純物層、２はエピタ
キシャル層、３はフィールド絶縁膜、４はベース領域、
５はエミッタ領域、６はコレクタコンタクト領域、７お
よび９は層間絶縁膜、８は半導体層表面に形成した電極
配線、10はコレクタ用電極配線、11は保護膜、12は接着
層、13は支持基板をそれぞれ示す。
以下、図示によって本発明の実施例について述べる。
第３図はnpnバイポーラトランジスタの製造工程を示す
概略断面図である。10Ωcm程度の比抵抗を有するｐ型シ
リコン基板201上に砒素を全面にイオン注入することに
よってｎ型高濃度不純物層202を形成する。続いて気相
成長法によって約1um厚さのエピタキシャル層203を成長
し、その後選択酸化法（LOCOS法）によって素子分離の
ための１μｍ厚のフィールド絶縁膜204を形成する。続
いてイオン注入と熱処理によってｐ型ベース拡散領域20
5と高濃度ｐ型ベースコンタクト領域206を形成した後、
ｎ型不純物を含む多結晶シリコンをCVD法によって堆積
し、写真蝕刻技術によってエミッタ領域以外の多結晶シ
リコンを除去する。適切な熱処理を施すとｎ型エミッタ
拡散領域207とエミッタコンタクト領域208を形成する。
次に層間絶縁膜209、例えばシリコン酸化膜をCVD法で堆
積し、それぞれのコンタクト穴を設けた後アルミニウム
をスパッタ蒸着し、配線パターンを写真蝕刻技術を用い
て形成する。このようにしてベースおよびエミッタの電
極配線210が得られ、第３図（ａ）の構造が形成され
る。保護膜211、例えばシリコン酸化膜を低温CVD法で堆
積した後、エポキシ系高分子樹脂などの接着層212をス
ピン塗布し、ガラス板などの他の支持基板213をそれに
はり合わせる。このようにして第３図（ｂ）が得られ
る。次にシリコン基板201を裏面からメカノポリシング
法を用いてフィールド絶縁膜204の底部が露出するまで
除去する。例えば、砥粒としてコロイダルシリカ、化学
液として有機アミンを用いるとフィールド絶縁膜204を
ストッパーとしてシリコン層を研摩することができ薄く
て平坦平滑なシリコン表面が得られる。続いて研摩され
たシリコン表面層上に層間絶縁膜209のシリコン酸化膜
を光CVDあるいはECRプラズマCVDなどの低温CVD法によっ
て堆積する。次にコンタクト穴を写真蝕刻技術を用いて
開口し、アルミニウムなど金属膜をスパッタ蒸着法で被
着させ、コレクタ電極配線214を形成する。この時コレ
クタ電極をベースやエミッタ配線側と接続したい場合に
は接続すべき部分のフィールド酸化膜をコレクタ領域の
コンタクト穴を開口する時に同時に開口し、金属膜配線
を行なうとよい。こうして第３図（ｃ）が得られる。次
に、保護膜（例えばシリコン酸化膜あるいは窒化膜）21
5を堆積した後、接着層212の材料とは性質の異なる絶縁
性接着層216を保護膜215上に形成し、別の支持基板217
を接着させると第３図（ｄ）が得られる。接着層216に
はポリイミド系樹脂のような有機高分子材料や鉛ガラス
などの無機低融点材料を用いることができるし、支持基
板217にはガラス基板、シリコン基板の他放熱性のよう
な金属板を素子特製に合わせて選択することができる。
最後に接着層216に影響を与えないで接触層212を溶触さ
せるトリクレンなどの溶剤に浸たすと支持基板213を容
易に剥すことができる。こうして形成されたのが第３図
（ｅ）であり、必要に応じてボンディングパッド上の保
護膜211を写真蝕刻技術を用いて除去することができ
る。このようにすれば、従来の半導体層の片面でベース
・エミッタ・コレクタの配線を行ったものの単位寸法が
21μｍであったのに対し、本発明では14μｍまで縮小で
き、高密度化を計ることができる。
第３図はnpnバイポーラトランジスタの製造工程を示す
概略断面図である。10Ωcm程度の比抵抗を有するｐ型シ
リコン基板201上に砒素を全面にイオン注入することに
よってｎ型高濃度不純物層202を形成する。続いて気相
成長法によって約1um厚さのエピタキシャル層203を成長
し、その後選択酸化法（LOCOS法）によって素子分離の
ための１μｍ厚のフィールド絶縁膜204を形成する。続
いてイオン注入と熱処理によってｐ型ベース拡散領域20
5と高濃度ｐ型ベースコンタクト領域206を形成した後、
ｎ型不純物を含む多結晶シリコンをCVD法によって堆積
し、写真蝕刻技術によってエミッタ領域以外の多結晶シ
リコンを除去する。適切な熱処理を施すとｎ型エミッタ
拡散領域207とエミッタコンタクト領域208を形成する。
次に層間絶縁膜209、例えばシリコン酸化膜をCVD法で堆
積し、それぞれのコンタクト穴を設けた後アルミニウム
をスパッタ蒸着し、配線パターンを写真蝕刻技術を用い
て形成する。このようにしてベースおよびエミッタの電
極配線210が得られ、第３図（ａ）の構造が形成され
る。保護膜211、例えばシリコン酸化膜を低温CVD法で堆
積した後、エポキシ系高分子樹脂などの接着層212をス
ピン塗布し、ガラス板などの他の支持基板213をそれに
はり合わせる。このようにして第３図（ｂ）が得られ
る。次にシリコン基板201を裏面からメカノポリシング
法を用いてフィールド絶縁膜204の底部が露出するまで
除去する。例えば、砥粒としてコロイダルシリカ、化学
液として有機アミンを用いるとフィールド絶縁膜204を
ストッパーとしてシリコン層を研摩することができ薄く
て平坦平滑なシリコン表面が得られる。続いて研摩され
たシリコン表面層上に層間絶縁膜209のシリコン酸化膜
を光CVDあるいはECRプラズマCVDなどの低温CVD法によっ
て堆積する。次にコンタクト穴を写真蝕刻技術を用いて
開口し、アルミニウムなど金属膜をスパッタ蒸着法で被
着させ、コレクタ電極配線214を形成する。この時コレ
クタ電極をベースやエミッタ配線側と接続したい場合に
は接続すべき部分のフィールド酸化膜をコレクタ領域の
コンタクト穴を開口する時に同時に開口し、金属膜配線
を行なうとよい。こうして第３図（ｃ）が得られる。次
に、保護膜（例えばシリコン酸化膜あるいは窒化膜）21
5を堆積した後、接着層212の材料とは性質の異なる絶縁
性接着層216を保護膜215上に形成し、別の支持基板217
を接着させると第３図（ｄ）が得られる。接着層216に
はポリイミド系樹脂のような有機高分子材料や鉛ガラス
などの無機低融点材料を用いることができるし、支持基
板217にはガラス基板、シリコン基板の他放熱性のよう
な金属板を素子特製に合わせて選択することができる。
最後に接着層216に影響を与えないで接触層212を溶触さ
せるトリクレンなどの溶剤に浸たすと支持基板213を容
易に剥すことができる。こうして形成されたのが第３図
（ｅ）であり、必要に応じてボンディングパッド上の保
護膜211を写真蝕刻技術を用いて除去することができ
る。このようにすれば、従来の半導体層の片面でベース
・エミッタ・コレクタの配線を行ったものの単位寸法が
21μｍであったのに対し、本発明では14μｍまで縮小で
き、高密度化を計ることができる。
また従来例と同様にコレクタ配線をエミッタと同じ側
に形成し、第３図で説明したようなコレクタ配線をエミ
ッタと反対側に形成したものと組み合わせると、第４図
に模式的断面を示すように、トランジスタのコレクタ電
極配線がベース、エミッタ領域側と高濃度不純物拡散領
域側に混在したものが形成できる。複雑な配線を行なう
場合には、本実施例のようにコレクタ配線距離を最小に
なるように配線層を選ぶことができる。
に形成し、第３図で説明したようなコレクタ配線をエミ
ッタと反対側に形成したものと組み合わせると、第４図
に模式的断面を示すように、トランジスタのコレクタ電
極配線がベース、エミッタ領域側と高濃度不純物拡散領
域側に混在したものが形成できる。複雑な配線を行なう
場合には、本実施例のようにコレクタ配線距離を最小に
なるように配線層を選ぶことができる。
第一および第二の実施例において、ベース・エミッタ
領域を表面になるように形成したが、コレクタ電極配線
側を表面にしても構わない。
領域を表面になるように形成したが、コレクタ電極配線
側を表面にしても構わない。
（発明の効果） 本発明によって製造したバイポーラトランジスタはコ
レクタ電極配線がベース・エミッタ配線と層を別にして
形成できるため配線に要する面積を低減できる。さらに
コレクタ電極をベース・エミッタ表面に設けずに高濃度
不純物領域に形成する時にはトランジスタの単位寸法が
著しく減少し、素子の高密度化に多大の効果を発揮す
る。また複雑な回路を構成する場合、コレクタ配線距離
も短縮することも可能で、素子の高速化にも有利とな
る。
レクタ電極配線がベース・エミッタ配線と層を別にして
形成できるため配線に要する面積を低減できる。さらに
コレクタ電極をベース・エミッタ表面に設けずに高濃度
不純物領域に形成する時にはトランジスタの単位寸法が
著しく減少し、素子の高密度化に多大の効果を発揮す
る。また複雑な回路を構成する場合、コレクタ配線距離
も短縮することも可能で、素子の高速化にも有利とな
る。
第１図は本発明構造の一例を示すnpn型バイポーラトラ
ンジスタの模式的断面図で、第２図は第１図と対比して
示した従来構造の模式的断面図である。第３図は本発明
を実現するための代表的な実施例としてバイポーラトラ
ンジスタの製造工程を工程順に示した概略断面図で、第
４図は配線を短小するためにコレクタ配線を二層にした
模式的断面図である。図中の番号は以下に示すものであ
る。 1,102,202,……高濃度ｎ型埋込み不純物層、 2,103,203……ｎ型エピタキシャル成長層、 3,105,204……フィールド絶縁膜、 4,106,205……ベース領域、 5,107,207……エミッタ領域、 6,108……コレクタコンタクト領域、 7,9,109,209……層間絶縁膜、 8,110,210……半導体表面に形成した電極配線、 10,214……コレクタ用電極配線、 12,212,216……接着層、13,213,217…支持基板、 101,201……ｐ型シリコン基板、 104……ｐ型チャネルストッパー領域、 206……ベースコンタクト領域、 208……エミッタコンタクト領域、 11,211,215……保護膜。
ンジスタの模式的断面図で、第２図は第１図と対比して
示した従来構造の模式的断面図である。第３図は本発明
を実現するための代表的な実施例としてバイポーラトラ
ンジスタの製造工程を工程順に示した概略断面図で、第
４図は配線を短小するためにコレクタ配線を二層にした
模式的断面図である。図中の番号は以下に示すものであ
る。 1,102,202,……高濃度ｎ型埋込み不純物層、 2,103,203……ｎ型エピタキシャル成長層、 3,105,204……フィールド絶縁膜、 4,106,205……ベース領域、 5,107,207……エミッタ領域、 6,108……コレクタコンタクト領域、 7,9,109,209……層間絶縁膜、 8,110,210……半導体表面に形成した電極配線、 10,214……コレクタ用電極配線、 12,212,216……接着層、13,213,217…支持基板、 101,201……ｐ型シリコン基板、 104……ｐ型チャネルストッパー領域、 206……ベースコンタクト領域、 208……エミッタコンタクト領域、 11,211,215……保護膜。
Claims (1)
- 【請求項１】絶縁体素子分離領域によって素子分離され
た半導体薄膜層の中にエミッタ・ベース・コレクタ領域
がこの順に形成され、コレクタ領域側で前記半導体薄膜
層が支持基板上に絶縁体層を介して形成されており、か
つ前記絶縁体層に接する前記半導体薄膜層面にコレクタ
用不純物拡散領域を設けたバイポーラトランジスタが集
積化された半導体装置において、前記コレクタ用不純物
拡散領域上の前記絶縁体層を開口して第１のコレクタ電
極が設けられており、エミッタ側で前記半導体薄膜層に
設けられた前記コレクタ用不純物拡散領域と同一導電型
の不純物領域上の層間絶縁膜を開口して第２のコレクタ
電極が設けられており、コレクタ配線がコレクタ電極を
介したコレクタ配線距離が最小となるように前記第１の
コレクタ電極もしくは第２のコレクタ電極を介して接続
されており、かつ前記絶縁体層と支持基板とは絶縁性接
着層によって接着されていることを特徴とする半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60280618A JPH0831462B2 (ja) | 1985-12-12 | 1985-12-12 | 半導体装置 |
| US06/925,717 US4870475A (en) | 1985-11-01 | 1986-10-29 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60280618A JPH0831462B2 (ja) | 1985-12-12 | 1985-12-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62139356A JPS62139356A (ja) | 1987-06-23 |
| JPH0831462B2 true JPH0831462B2 (ja) | 1996-03-27 |
Family
ID=17627553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60280618A Expired - Lifetime JPH0831462B2 (ja) | 1985-11-01 | 1985-12-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831462B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260669A (ja) * | 1996-03-19 | 1997-10-03 | Nec Corp | 半導体装置とその製造方法 |
| JP2009164589A (ja) | 2007-12-12 | 2009-07-23 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5736860A (en) * | 1980-08-13 | 1982-02-27 | Nec Corp | Semiconductor device |
| JPS58134468A (ja) * | 1982-02-05 | 1983-08-10 | Matsushita Electronics Corp | トランジスタ素子およびこれを用いたトランジスタ装置 |
-
1985
- 1985-12-12 JP JP60280618A patent/JPH0831462B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62139356A (ja) | 1987-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870475A (en) | Semiconductor device and method of manufacturing the same | |
| US3761782A (en) | Semiconductor structure, assembly and method | |
| US3508980A (en) | Method of fabricating an integrated circuit structure with dielectric isolation | |
| KR100232410B1 (ko) | 표면장착 및 플립칩 기술을 이용한 집적회로 및 그 형성방법 | |
| JPS6173345A (ja) | 半導体装置 | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| TW200410312A (en) | Quasi-vertical power semiconducting device on composite substrate | |
| JPH0831462B2 (ja) | 半導体装置 | |
| JPH0311666A (ja) | 半導体集積回路装置 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPS6366948A (ja) | プログラマブルボンデイングパツド | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JPH0719837B2 (ja) | 半導体装置の製造方法 | |
| JPS62139355A (ja) | 半導体装置 | |
| US5855954A (en) | Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3136561B2 (ja) | 半導体装置の製造方法 | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPS63107161A (ja) | 半導体素子製造方法 | |
| JPH0719836B2 (ja) | 誘電体分離形半導体装置の製造方法 | |
| JP3725663B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6134971A (ja) | 半導体装置 | |
| JPH0654794B2 (ja) | 半導体集積回路 |