JPH0831484B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0831484B2 JPH0831484B2 JP61244219A JP24421986A JPH0831484B2 JP H0831484 B2 JPH0831484 B2 JP H0831484B2 JP 61244219 A JP61244219 A JP 61244219A JP 24421986 A JP24421986 A JP 24421986A JP H0831484 B2 JPH0831484 B2 JP H0831484B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- active layer
- field effect
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタの製造方法に係り，特
に，高周波動作に適するショットキーバリアゲート型電
界効果トランジスタの製造方法に関する。
に，高周波動作に適するショットキーバリアゲート型電
界効果トランジスタの製造方法に関する。
従来，高速低消費電力の論理素子や高周波素子用のシ
ョットキーバリアゲート型電界効果トランジスタの製造
方法としては，特開昭60−38884に記載のようにセルフ
アラインメント（自己整合）方式が採用されていた。こ
の方式による電界効果トランジスタの製造方法を第２図
を用いて説明する。まず，半絶縁性基板１上にエピタキ
シャル成長等によってｎ型導電性の能動層３を形成し，
ついでこの能動層３上にゲート電極５としての耐熱性金
属，例えばTi−Ｗ等，を形成し〔第２図（ａ）〕，この
ゲート電極５をマスクとしてドナーイオンのイオン注入
を行い，さらにアニールを行って高不純物濃度のソース
領域６およびドレイン領域７を形成する〔第２図
（ｂ）〕。次に，第２図（ｃ）に示すように，ソース領
域６およびドレイン領域７にそれぞれオーミック接触す
るソース電極８およびドレイン電極９を形成する。
ョットキーバリアゲート型電界効果トランジスタの製造
方法としては，特開昭60−38884に記載のようにセルフ
アラインメント（自己整合）方式が採用されていた。こ
の方式による電界効果トランジスタの製造方法を第２図
を用いて説明する。まず，半絶縁性基板１上にエピタキ
シャル成長等によってｎ型導電性の能動層３を形成し，
ついでこの能動層３上にゲート電極５としての耐熱性金
属，例えばTi−Ｗ等，を形成し〔第２図（ａ）〕，この
ゲート電極５をマスクとしてドナーイオンのイオン注入
を行い，さらにアニールを行って高不純物濃度のソース
領域６およびドレイン領域７を形成する〔第２図
（ｂ）〕。次に，第２図（ｃ）に示すように，ソース領
域６およびドレイン領域７にそれぞれオーミック接触す
るソース電極８およびドレイン電極９を形成する。
上記従来方法では，能動層３の不純物濃度を高くする
と，ゲート耐圧が下がるために，能動層３の不純物濃度
を高くできない。このため，相互コンダクタンスgmを大
きくできず，高性能な電界効果トランジスタを得ること
ができないという問題があった。
と，ゲート耐圧が下がるために，能動層３の不純物濃度
を高くできない。このため，相互コンダクタンスgmを大
きくできず，高性能な電界効果トランジスタを得ること
ができないという問題があった。
本発明の目的は，従来技術での上記した問題点を解決
し，相互コンダクタンスgmが大きく，かつ，良好なゲー
ト耐圧を有する電界効果トランジスタの製造方法を提供
することにある。
し，相互コンダクタンスgmが大きく，かつ，良好なゲー
ト耐圧を有する電界効果トランジスタの製造方法を提供
することにある。
上記目的は、高比抵抗半導体基板の主面に高不純物濃
度の能動層を形成する工程と、上記能動層上に低不純物
濃度の表面層を形成する工程と、上記表面層上にゲート
電極を形成する工程よりなる電界効果トランジスタの製
造方法において、半絶縁性GaAs基板上に高抵抗バッファ
層と、能動層となるｎ型GaAs層と、表面層となるn-型Ga
As層とを順次エピタキシャル形成し、該エピタキシャル
層上にゲート電極となる金属を被着したのち、ソース領
域およびドレイン領域を、Au−Ge合金、Ni、Au−Ge合金
を積層して熱処理を施すことにより形成し、さらに上記
領域にそれぞれオーミック接触するソース電極およびド
レイン電極を、Alで形成することにより、達成される。
度の能動層を形成する工程と、上記能動層上に低不純物
濃度の表面層を形成する工程と、上記表面層上にゲート
電極を形成する工程よりなる電界効果トランジスタの製
造方法において、半絶縁性GaAs基板上に高抵抗バッファ
層と、能動層となるｎ型GaAs層と、表面層となるn-型Ga
As層とを順次エピタキシャル形成し、該エピタキシャル
層上にゲート電極となる金属を被着したのち、ソース領
域およびドレイン領域を、Au−Ge合金、Ni、Au−Ge合金
を積層して熱処理を施すことにより形成し、さらに上記
領域にそれぞれオーミック接触するソース電極およびド
レイン電極を、Alで形成することにより、達成される。
高不純物濃度能動層の採用により相互コンダクタンス
gmを改善でき，また，低不純物濃度表面層上にゲート電
極を形成することにより，ゲート耐圧を向上できる。
gmを改善でき，また，低不純物濃度表面層上にゲート電
極を形成することにより，ゲート耐圧を向上できる。
以下，第１図により本発明の一実施例を製造工程順に
説明する。
説明する。
まず，半絶縁性GaAs基板１の上に高抵抗バッファ層２
と，能動層３となるｎ型のGaAs層と，表面層４となる同
じくn-型のGaAs層とを順次エピタキシャル形成する。能
動層３および表面層４のキャリア濃度は，それぞれ８×
1017cm-3,1×1016cm-3とした。次に，上記のエピタキシ
ャル層上にゲート電極５となる金属，例えばTi,W,Al
等，を被着した〔第１図（ａ）〕。
と，能動層３となるｎ型のGaAs層と，表面層４となる同
じくn-型のGaAs層とを順次エピタキシャル形成する。能
動層３および表面層４のキャリア濃度は，それぞれ８×
1017cm-3,1×1016cm-3とした。次に，上記のエピタキシ
ャル層上にゲート電極５となる金属，例えばTi,W,Al
等，を被着した〔第１図（ａ）〕。
その後，ソース領域６およびドレイン領域７を，通常
の合金法と熱処理によって形成し、さらにこれらのソー
ス領域６およびドレイン領域７にそれぞれオーミック接
触するソース電極８およびドレイン電極９をAlで形成し
て，電界効果トランジスタを作成した〔第１図
（ｂ）〕。
の合金法と熱処理によって形成し、さらにこれらのソー
ス領域６およびドレイン領域７にそれぞれオーミック接
触するソース電極８およびドレイン電極９をAlで形成し
て，電界効果トランジスタを作成した〔第１図
（ｂ）〕。
なお，ソース領域６およびドレイン領域７の形成は，
例えばAu−Ge合金（2000Å）−Ni（100Å）−Au−Ge合
金（3000Å）を所定部分に積層し,H2中,400℃，約５分
加熱することによって形成される。これにより，能動層
３との良好なオーミックコンタクトが形成され，ソース
抵抗を充分に低く抑えることができる。
例えばAu−Ge合金（2000Å）−Ni（100Å）−Au−Ge合
金（3000Å）を所定部分に積層し,H2中,400℃，約５分
加熱することによって形成される。これにより，能動層
３との良好なオーミックコンタクトが形成され，ソース
抵抗を充分に低く抑えることができる。
このようにして作成した電界効果トランジスタは，従
来作成していた能動層のキャリア濃度が３×1017cm-3の
トランジスタに比べて，相互コンダクタンスで約1.5
倍，ゲート耐圧で２倍の改善効果が得られた。
来作成していた能動層のキャリア濃度が３×1017cm-3の
トランジスタに比べて，相互コンダクタンスで約1.5
倍，ゲート耐圧で２倍の改善効果が得られた。
なお，本実施例では，ソース領域６およびドレイン領
域７を形成するのに直接合金法を採用したが，これはま
た，まず，ソース領域６およびドレイン領域７にドナー
不純物となる例えばSiをイオン注入し，アニールにより
イオンを活性化させて高濃度不純物濃度領域を形成し，
その後，前述の合金法を採用することも可能である。
域７を形成するのに直接合金法を採用したが，これはま
た，まず，ソース領域６およびドレイン領域７にドナー
不純物となる例えばSiをイオン注入し，アニールにより
イオンを活性化させて高濃度不純物濃度領域を形成し，
その後，前述の合金法を採用することも可能である。
本発明によれば，高不純物濃度の能動層としたことに
より相互コンダクタンスを，従来法による場合に比べて
約1.5倍と，大きくすることができ，しかも，ゲート電
極を低不純物濃度の表面層上に形成したことにより，ゲ
ート耐圧を約２倍と大きくすることができ，高周波使用
に適する高性能の電界効果トランジスタを提供すること
ができる。
より相互コンダクタンスを，従来法による場合に比べて
約1.5倍と，大きくすることができ，しかも，ゲート電
極を低不純物濃度の表面層上に形成したことにより，ゲ
ート耐圧を約２倍と大きくすることができ，高周波使用
に適する高性能の電界効果トランジスタを提供すること
ができる。
第１図（ａ），（ｂ）は本発明方法の一実施例を工程順
に説明する断面図，第２図（ａ）〜（ｃ）は従来のショ
ットキー障壁形電界効果トランジスタの製法例を工程順
に示す断面図である。 符号の説明 １……半絶縁性基板、２……高抵抗バッファ層 ３……能動層、４……表面層 ５……ゲート電極、６……ソース領域 ７……ドレイン領域、８……ソース電極 ９……ドレイン電極
に説明する断面図，第２図（ａ）〜（ｃ）は従来のショ
ットキー障壁形電界効果トランジスタの製法例を工程順
に示す断面図である。 符号の説明 １……半絶縁性基板、２……高抵抗バッファ層 ３……能動層、４……表面層 ５……ゲート電極、６……ソース領域 ７……ドレイン領域、８……ソース電極 ９……ドレイン電極
Claims (1)
- 【請求項１】高比抵抗半導体基板の主面に高不純物濃度
の能動層を形成する工程と、上記能動層上に低不純物濃
度の表面層を形成する工程と、上記表面層上にゲート電
極を形成する工程よりなる電界効果トランジスタの製造
方法において、半絶縁性GaAs基板上に高抵抗バッファ層
と、能動層となるｎ型GaAs層と、表面層となるn-型GaAs
層とを順次エピタキシャル形成し、該エピタキシャル層
上にゲート電極となる金属を被着したのち、ソース領域
およびドレイン領域を、Au−Ge合金、Ni、Au−Ge合金を
積層して熱処理を施すことにより形成し、さらに上記領
域にそれぞれオーミック接触するソース電極およびドレ
イン電極を、Alで形成したことを特徴とする電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244219A JPH0831484B2 (ja) | 1986-10-16 | 1986-10-16 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244219A JPH0831484B2 (ja) | 1986-10-16 | 1986-10-16 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399579A JPS6399579A (ja) | 1988-04-30 |
| JPH0831484B2 true JPH0831484B2 (ja) | 1996-03-27 |
Family
ID=17115516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244219A Expired - Lifetime JPH0831484B2 (ja) | 1986-10-16 | 1986-10-16 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831484B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679333B2 (ja) * | 1990-02-26 | 1997-11-19 | 日本電気株式会社 | ショットキー障壁接合ゲート型電界効果トランジスタ |
| JP2549206B2 (ja) * | 1990-12-27 | 1996-10-30 | 住友電気工業株式会社 | 電界効果トランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57671B2 (ja) * | 1974-03-02 | 1982-01-07 | ||
| JPS551122A (en) * | 1978-06-16 | 1980-01-07 | Mitsubishi Electric Corp | Field-effect transistor |
| JPS61161771A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | シヨツトキ−ゲ−ト電界効果トランジスタ |
-
1986
- 1986-10-16 JP JP61244219A patent/JPH0831484B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6399579A (ja) | 1988-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0371776B2 (ja) | ||
| JP3601649B2 (ja) | 電界効果トランジスタ | |
| JPH0831484B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10154714A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61164271A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0523497B2 (ja) | ||
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP3018885B2 (ja) | 半導体装置の製造方法 | |
| JPS6360570A (ja) | 半導体装置 | |
| JPS59222966A (ja) | 半導体装置 | |
| JP2996267B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6365677A (ja) | 電界効果トランジスタ | |
| JP2819673B2 (ja) | 電界効果トランジスタ | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS60177672A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JPH06302618A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS58162070A (ja) | 電界効果トランジスタ | |
| JPS6074684A (ja) | 電界効果トランジスタの製法 |