JPH0831977A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831977A JPH0831977A JP16503394A JP16503394A JPH0831977A JP H0831977 A JPH0831977 A JP H0831977A JP 16503394 A JP16503394 A JP 16503394A JP 16503394 A JP16503394 A JP 16503394A JP H0831977 A JPH0831977 A JP H0831977A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flux
- bga package
- semiconductor device
- paste flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Application thereof; Other processes of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、半導体パッケージの製造に関し、そ
の目的は、ＢＧＡパッケージを製造するための好適な製
造法を提供することにある。 【構成】基板１のランド２にペーストフラックスを分割
して、塗布部３と無塗布部からなる塗布形状で塗布し
て、はんだボール７を仮固定する。 【効果】ＢＧＡパッケージにおけるはんだボールのラン
ドへの接合において、少量の高粘度フラックスではんだ
ボールを安定に仮固定できるので、はんだ電極形成工程
でのはんだ付欠陥の抑止と洗浄が容易となり、生産効率
の向上，安定生産が可能となり低価格で高信頼のレジン
封止型ＢＧＡパッケージを製造できる効果がある。
の目的は、ＢＧＡパッケージを製造するための好適な製
造法を提供することにある。 【構成】基板１のランド２にペーストフラックスを分割
して、塗布部３と無塗布部からなる塗布形状で塗布し
て、はんだボール７を仮固定する。 【効果】ＢＧＡパッケージにおけるはんだボールのラン
ドへの接合において、少量の高粘度フラックスではんだ
ボールを安定に仮固定できるので、はんだ電極形成工程
でのはんだ付欠陥の抑止と洗浄が容易となり、生産効率
の向上，安定生産が可能となり低価格で高信頼のレジン
封止型ＢＧＡパッケージを製造できる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体をプラスチック
パッケージの製造において、特にＢＧＡパッケージの製
造方法に関する。
パッケージの製造において、特にＢＧＡパッケージの製
造方法に関する。
【０００２】
【従来の技術】半導体パッケージの構造は、高密度化を
図るため小型・薄形化する方向に進んでいる。また、１
チップ当りの情報処理量を増大する傾向にあり、１パッ
ケージ当りの入出力用のピン数が増加する傾向にある。
しかし、パッケージのサイズを余り大きくすることがで
きないために、ピンが増加することにより、各リードピ
ン間隔が非常に狭くなる傾向にある。このため、回路基
板上に実装する上で高度な実装技術が求められているの
が現状である。この実装性を容易にすべく、近年におい
てパッケージの外部接続形態が従来の構造とは違うＰＧ
Ａ（ピン グリッド アレイ）やＢＧＡ（ボール グリッ
ド アレイ)といった外部接続構造をもつパッケージが見
られるようになってきた。
図るため小型・薄形化する方向に進んでいる。また、１
チップ当りの情報処理量を増大する傾向にあり、１パッ
ケージ当りの入出力用のピン数が増加する傾向にある。
しかし、パッケージのサイズを余り大きくすることがで
きないために、ピンが増加することにより、各リードピ
ン間隔が非常に狭くなる傾向にある。このため、回路基
板上に実装する上で高度な実装技術が求められているの
が現状である。この実装性を容易にすべく、近年におい
てパッケージの外部接続形態が従来の構造とは違うＰＧ
Ａ（ピン グリッド アレイ）やＢＧＡ（ボール グリッ
ド アレイ)といった外部接続構造をもつパッケージが見
られるようになってきた。
【０００３】このＢＧＡパッケージを米国申請特許US00
5216278のフェースアップタイプの例として、図５〜図
９を用いてＢＧＡパッケージ構造の概略を説明する。
5216278のフェースアップタイプの例として、図５〜図
９を用いてＢＧＡパッケージ構造の概略を説明する。
【０００４】図５に、ＢＧＡパッケージの断面図を示
す。ＩＣチップ１０と基板１１は、接着剤１２にて固定
されている。この基板材質としては、有機物であり例え
ばＢＴレジンを用いている。ＩＣチップ１０と基板１１
の配線パッド部１３とはワイヤボンディング１４にて電
気的に接続されている。
す。ＩＣチップ１０と基板１１は、接着剤１２にて固定
されている。この基板材質としては、有機物であり例え
ばＢＴレジンを用いている。ＩＣチップ１０と基板１１
の配線パッド部１３とはワイヤボンディング１４にて電
気的に接続されている。
【０００５】図６に図５を上方より見たときの平面図を
示す。ワイヤボンディング１４で接続された基板１１上
のパッド１３からは外部電極と連絡するための電気配線
１５が走りそれぞれの先に基板裏面との導通を得るため
のスルホール１６がある。
示す。ワイヤボンディング１４で接続された基板１１上
のパッド１３からは外部電極と連絡するための電気配線
１５が走りそれぞれの先に基板裏面との導通を得るため
のスルホール１６がある。
【０００６】図７に図５を下方より見たときの平面図を
示す。スルホール１６にて基板１１の裏面へと導通した
ものはそれぞれの外部電極を構成するランド１７へと配
線されている。このランド１７へはんだボール１８を接
合してはんだ電極を形成して電気配線を完了する。
示す。スルホール１６にて基板１１の裏面へと導通した
ものはそれぞれの外部電極を構成するランド１７へと配
線されている。このランド１７へはんだボール１８を接
合してはんだ電極を形成して電気配線を完了する。
【０００７】この半導体パッケージにおけるはんだボー
ルのランドへの接合によるはんだ電極形成工程を図８
に、また、はんだボールのランド上での仮固定状態を図
９に示す。
ルのランドへの接合によるはんだ電極形成工程を図８
に、また、はんだボールのランド上での仮固定状態を図
９に示す。
【０００８】ランド１７上に高粘性フラックス材料１９
（例えばペーストフラックス，はんだペースト等がある
が、ペーストフラックスの例で説明）印刷することによ
り塗布し、その上にはんだボール１８を搭載して仮固定
する。その後にリフローはんだ付工程で加熱することに
よってはんだボールを溶融させてランドに接合してはん
だ電極を形成している。
（例えばペーストフラックス，はんだペースト等がある
が、ペーストフラックスの例で説明）印刷することによ
り塗布し、その上にはんだボール１８を搭載して仮固定
する。その後にリフローはんだ付工程で加熱することに
よってはんだボールを溶融させてランドに接合してはん
だ電極を形成している。
【０００９】はんだ電極形成工程におけるペーストフラ
ックスの塗布工程においてペーストフラックスがランド
径とほぼ同径でランド全面に図９のように塗布している
ため塗布量が多く、かつ、はんだボールを仮固定する場
合に安定性も悪い。さらに、リフロー工程ではペースト
フラックスが熱によって次第に溶融して軟化し、ランド
面から基板面への流れ出しが生ずる。この時、ペースト
フラックス上のはんだボールも一緒に流れ出して、隣接
パッドのはんだボールと接触ないしは接近した状態では
んだ溶融するためブリッジが発生する。このように、は
んだ電極形成工程において、隣接パッドのはんだボール
とブリッジするはんだ付欠陥が発生するという問題があ
る。また、ペーストフラックスをパッド全面に塗布する
ことから塗布量も多くなりリフロー後のフラックス洗浄
が困難である点もある。
ックスの塗布工程においてペーストフラックスがランド
径とほぼ同径でランド全面に図９のように塗布している
ため塗布量が多く、かつ、はんだボールを仮固定する場
合に安定性も悪い。さらに、リフロー工程ではペースト
フラックスが熱によって次第に溶融して軟化し、ランド
面から基板面への流れ出しが生ずる。この時、ペースト
フラックス上のはんだボールも一緒に流れ出して、隣接
パッドのはんだボールと接触ないしは接近した状態では
んだ溶融するためブリッジが発生する。このように、は
んだ電極形成工程において、隣接パッドのはんだボール
とブリッジするはんだ付欠陥が発生するという問題があ
る。また、ペーストフラックスをパッド全面に塗布する
ことから塗布量も多くなりリフロー後のフラックス洗浄
が困難である点もある。
【００１０】
【発明が解決しようとする課題】上記従来技術は、基板
へのはんだ電極形成工程でペーストフラックスをランド
全面に塗布しているので塗布量が多くなるため、リフロ
ーはんだ付工程では隣接ランド間のはんだボールがブリ
ッジするはんだ付欠陥が発生する問題があった。
へのはんだ電極形成工程でペーストフラックスをランド
全面に塗布しているので塗布量が多くなるため、リフロ
ーはんだ付工程では隣接ランド間のはんだボールがブリ
ッジするはんだ付欠陥が発生する問題があった。
【００１１】また、洗浄工程でも洗浄が困難となる問題
が生じた。
が生じた。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＢＧＡパッケージのはんだ電極形成法を
検討し、ランド中央部に高粘性フラックス材料の無塗布
部を設けた塗布形状にすることにより、はんだ電極形成
工程でのはんだ付欠陥の抑止と洗浄が容易となり、生産
効率及び信頼性の向上ができる。
成するために、ＢＧＡパッケージのはんだ電極形成法を
検討し、ランド中央部に高粘性フラックス材料の無塗布
部を設けた塗布形状にすることにより、はんだ電極形成
工程でのはんだ付欠陥の抑止と洗浄が容易となり、生産
効率及び信頼性の向上ができる。
【００１３】
【作用】上記手段を用いれば、はんだ電極形成工程での
はんだ付欠陥発生の抑止と洗浄性が向上し、生産性の効
率向上ができる。
はんだ付欠陥発生の抑止と洗浄性が向上し、生産性の効
率向上ができる。
【００１４】
【実施例】本発明の実施例を図１〜図４を用いて説明す
る。図１は、本発明の一実施例を示すＢＧＡパッケージ
ランド上のペーストフラックス塗布形状を表す斜視図で
ある。図１は、ＢＧＡパッケージの基板１のランド２に
ペーストフラックスを３個に分割した小径のペーストフ
ラックス塗布部３を塗布し、ランド２の中央部には、ペ
ーストフラックス無塗布部４を形成する。これにより、
従来と同一の塗布厚みであるにもかかわらず塗布量を大
幅に減少させることができる。
る。図１は、本発明の一実施例を示すＢＧＡパッケージ
ランド上のペーストフラックス塗布形状を表す斜視図で
ある。図１は、ＢＧＡパッケージの基板１のランド２に
ペーストフラックスを３個に分割した小径のペーストフ
ラックス塗布部３を塗布し、ランド２の中央部には、ペ
ーストフラックス無塗布部４を形成する。これにより、
従来と同一の塗布厚みであるにもかかわらず塗布量を大
幅に減少させることができる。
【００１５】図２は、本発明の実施例のペーストフラッ
クス塗布部に用いたメタルマスクの平面図である。前記
のペーストフラックス塗布部３は図２のメタルマスクで
塗布される。メタルマスク４は３個の小径の開口部５か
ら構成され、ランド中央部に相当する位置に開口部はな
い。
クス塗布部に用いたメタルマスクの平面図である。前記
のペーストフラックス塗布部３は図２のメタルマスクで
塗布される。メタルマスク４は３個の小径の開口部５か
ら構成され、ランド中央部に相当する位置に開口部はな
い。
【００１６】図３は、図１と異なるペーストフラックス
塗布形状の斜視図である。ペーストフラックスを２個に
分割してランド２にペーストフラックス塗布部３を形成
した例である。
塗布形状の斜視図である。ペーストフラックスを２個に
分割してランド２にペーストフラックス塗布部３を形成
した例である。
【００１７】図４はペーストフラックス塗布部における
はんだボールの仮固定状態を表す斜視図である。はんだ
ボール６をランド２の中央部すなわちペーストフラック
ス無塗布部４に接載するとボールの底面が直接ランドに
着地する。さらに、ボールの底面より少し高い位置では
３個のペーストフラックス塗布部３で支えられるためボ
ールの移動もなく、仮固定できる。続いてこの基板をリ
フロー炉に通し、加熱を行った。この加熱工程前半で
は、ペーストフラックスが、溶融して、まずはんだボー
ル底面のフラックス無塗布部４に集まり、はんだボール
をランドより押し流す力は、働かず、かつ塗布量が少な
いので工程後半においてもランドからのフラックス流れ
出しが抑えられる。
はんだボールの仮固定状態を表す斜視図である。はんだ
ボール６をランド２の中央部すなわちペーストフラック
ス無塗布部４に接載するとボールの底面が直接ランドに
着地する。さらに、ボールの底面より少し高い位置では
３個のペーストフラックス塗布部３で支えられるためボ
ールの移動もなく、仮固定できる。続いてこの基板をリ
フロー炉に通し、加熱を行った。この加熱工程前半で
は、ペーストフラックスが、溶融して、まずはんだボー
ル底面のフラックス無塗布部４に集まり、はんだボール
をランドより押し流す力は、働かず、かつ塗布量が少な
いので工程後半においてもランドからのフラックス流れ
出しが抑えられる。
【００１８】このため、はんだボールがランドから移動
することもないため、はんだ溶融時に発生する隣接ラン
ドのはんだボールとの接触することもなくなり、ブリッ
ジを抑止できる。また、はんだボール溶融後のフラック
ス洗浄工程においても、フラックス塗布量が従来より大
幅に少ないために洗浄が容易である。
することもないため、はんだ溶融時に発生する隣接ラン
ドのはんだボールとの接触することもなくなり、ブリッ
ジを抑止できる。また、はんだボール溶融後のフラック
ス洗浄工程においても、フラックス塗布量が従来より大
幅に少ないために洗浄が容易である。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
少量のペーストフラックスではんだボールを仮固定して
はんだ電極を形成できるため、電極形成の工程でのはん
だ付欠陥を抑止でき、かつフラックス洗浄が容易とな
り、ＢＧＡパッケージの生産効率向上，安定生産が可能
となり、低価格が図ることができる。
少量のペーストフラックスではんだボールを仮固定して
はんだ電極を形成できるため、電極形成の工程でのはん
だ付欠陥を抑止でき、かつフラックス洗浄が容易とな
り、ＢＧＡパッケージの生産効率向上，安定生産が可能
となり、低価格が図ることができる。
【図１】本発明の一実施例を示すＢＧＡパッケージラン
ド上のペーストフラックス塗布形状の斜視図である。
ド上のペーストフラックス塗布形状の斜視図である。
【図２】図１のペーストフラックス塗布に用いたメタル
マスクの平面図である。
マスクの平面図である。
【図３】図１と異なるペーストフラックス塗布形状の斜
視図である。
視図である。
【図４】ペーストフラックス塗布部におけるはんだボー
ルの仮固定状態を表す斜視図である。
ルの仮固定状態を表す斜視図である。
【図５】従来のＢＧＡパッケージの断面図である。
【図６】図５を上側から見た平面図である。
【図７】図５を下側から見た平面図である。
【図８】はんだ電極形成工程を示す図である。
【図９】従来のはんだボールの仮固定状態を表す斜視図
である。
である。
１…基板、２…ランド、３…ペーストフラックス塗布
部、４…ペーストフラックス無塗布部、７…はんだボー
ル。
部、４…ペーストフラックス無塗布部、７…はんだボー
ル。
Claims (2)
- 【請求項１】ＩＣチップとそれを搭載・接続する積層回
路基板（以降、基板と略す）あるいは、絶縁基材上に配
線パターン形成した配線フィルム（以降、配線フィルム
と略す）と、それらの電気回路部品を外部と接続する電
極を設け、その電極部に金属性バンプを形成してなる半
導体装置において、前記電極部に塗布する高粘性フラッ
クスについて該電極部の中央部に無塗布部を設けた塗布
形状とした高粘性フラックスを塗布し、前記金属性バン
プを該基板あるいは配線フィルムの電極部に搭載して仮
固定することを特徴とする半導体装置の製造方法。 - 【請求項２】上記高粘性フラックスの塗布形状を２個以
上に分割して構成し、金属性バンプを仮固定することを
特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16503394A JPH0831977A (ja) | 1994-07-18 | 1994-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16503394A JPH0831977A (ja) | 1994-07-18 | 1994-07-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831977A true JPH0831977A (ja) | 1996-02-02 |
Family
ID=15804564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16503394A Pending JPH0831977A (ja) | 1994-07-18 | 1994-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838854A3 (en) * | 1996-10-28 | 1998-12-02 | NGK Spark Plug Co. Ltd. | Wired board with improved bonding pads |
| US6018462A (en) * | 1997-06-30 | 2000-01-25 | Nec Corporation | Multi-tip module |
-
1994
- 1994-07-18 JP JP16503394A patent/JPH0831977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838854A3 (en) * | 1996-10-28 | 1998-12-02 | NGK Spark Plug Co. Ltd. | Wired board with improved bonding pads |
| US6018462A (en) * | 1997-06-30 | 2000-01-25 | Nec Corporation | Multi-tip module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5645592B2 (ja) | 半導体装置の製造方法 | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| CN101378630B (zh) | 印刷电路板和电子设备的生产方法 | |
| TW200525666A (en) | Bump-on-lead flip chip interconnection | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JP2980495B2 (ja) | 半導体装置の製造方法 | |
| CN101834167A (zh) | 半导体装置、基板及半导体装置的制造方法 | |
| JPH0831977A (ja) | 半導体装置の製造方法 | |
| CN101164162A (zh) | 半导体装置、基板及半导体装置的制造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2000100875A (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH09293961A (ja) | 電子部品の実装方法 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JPS5927537A (ja) | 半導体装置 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JP2002076599A (ja) | 電子機器 | |
| JP2001237534A (ja) | 電子部品実装方法及び電子部品実装用基板 | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JPS62166548A (ja) | 半田バンプ形成方法 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JPH057866B2 (ja) | ||
| JP2001244405A (ja) | 半導体装置およびその接合構造 |