JPH0833852B2 - 状態情報履歴回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は状態情報履歴回路に関し、特に情報処理装置
の状態を示す状態情報を逐次記憶する記憶回路を有する
状態情報履歴回路に関する。

従来技術 従来この種の状態情報履歴回路において、記憶回路に
記憶される状態情報の履歴の数は記憶回路のワード数に
一致していた。そして、最初のエラーの発生に応答して
記憶動作を停止するという制御を行っていた。

しかしながら、その場合においてはその後のエラー処
理動作を行っている間の状態情報の履歴が記憶されない
ため、エラー処理動作中に異常または障害が発生すると
その原因等の調査に必要な情報が得られないという欠点
があった。そのため、エラーの解析に支障をきたし、過
大な時間を要するという欠点があった。

発明の目的 本発明の目的は、エラー処理中に異常または障害が発
生した場合でもその解析に必要な状態情報を得ることが
できる状態情報履歴回路を提供することである。

発明の構成 本発明の状態情報履歴回路は、情報処理装置の状態を
示す状態情報を逐次記憶する記憶手段と、前記情報処理
装置のエラー発生に応答して前記記憶手段内のエラー発
生直前の状態情報が記憶されている一定の領域について
アドレス情報を保持する保持手段と、前記記憶手段に記
憶するためのアドレスと前記保持手段に保持されている
アドレス情報とを比較する手段と、この比較手段の結果
に応じてエラー発生直前の状態情報が記憶されている前
記一定の領域について書込みを抑止する手段とを含む。

実施例 以下、図面を用いて本発明の実施例を説明する。

第１図は本発明による状態情報履歴回路の一実施例の
場合を示す系統図である。図において本発明の一実施例
による状態情報履歴回路は、記憶回路１と、アドレス回
路２と、インクリメント回路３と、加算回路４と、分割
アドレス保持回路５と、比較回路６と、選択回路７と、
制御回路８とを含んで構成されている。

記憶回路１は情報処理装置内の各ユニットから送られ
てくる状態情報101を指定されたアドレスに記憶するも
のであり、指定されたアドレスから状態情報102を送出
するものである。

アドレス回路２は記憶回路１に対してアドレスを指定
するものであり、アドレス信号201を送出する。

インクリメント回路３はアドレス回路２から送出され
たアドレス信号201を＋１するものであり、その結果で
あるインクリメント信号301を送出する。

加算回路４はインクリメント回路３から送出されるイ
ンクリメント信号301に対し、さらに記憶回路１のワー
ド数の半分のワード数を加算するものであり、加算アド
レス信号401を送出する。

分割アドレス保持回路５は加算回路４から送出される
加算アドレス信号401を制御回路８からの書込み指示信
号805に応じて保持するものである。

比較回路６はインクリメント信号301と分割アドレス
保持回路５から送出される分割アドレス信号501とを比
較するものであり、比較結果が一致を示せば一致信号60
1を送出する。

選択回路７はインクリメント信号301と加算アドレス
信号401と読出アドレス信号801とのうちのいずれかを選
択し、選択アドレス信号701としてアドレス回路２へ送
出するものである。

制御回路８は各回路の動作を制御するものである。

かかる構成からなる状態情報履歴回路の動作を書込み
動作及び読出し動作の２つに分けて詳細に説明する。

（１）書込み動作 情報処理装置にエラーが発生していない通常動作状態
における記憶回路１への状態情報101の書込み動作は、
まず制御信号901から書込み指示が制御回路８へ与えら
れ、制御回路８はライトパルス信号802を記憶回路１へ
送出する。それとともに、制御回路８は選択信号803に
より選択回路７においてインクリメント信号301が選択
される様にし、インクリメント信号301が選択アドレス
信号701としてアドレス回路２へ送出される。

さらに、書込み指示信号804により選択されたインク
リメント信号301がアドレス回路２へ保持される。すな
わち、通常動作状態においては記憶回路１のアドレス信
号201がクロックサイクルごとに＋１され、記憶回路１
の各アドレスにクロックサイクルごとの状態情報101が
逐次記憶されることになる。

また、記憶回路１のすべてのアドレスに対して状態情
報101が記憶された場合には、アドレス信号201は再び先
頭アドレスにもどり書込み動作が継続される。この場
合、以前に記憶した状態情報は消えてしまうが、最も古
い順番に消えるため問題はないのである。

次に情報処理装置にエラーが発生した場合の動作は、
制御信号901によりエラーが制御回路８に報告される
と、制御回路８はアドレス信号201を内部に取込む。そ
れとともに、制御回路８は書込み指示信号805を分割ア
ドレス保持回路５に１クロックサイクルだけ出力し、イ
ンクリメント信号301に対してさらに加算回路４によっ
て記憶回路１のワード数の半分のワード数分が加算され
た加算アドレス信号401が分割アドレス保持回路５に保
持される。

この場合において、加算回路４はインクリメント信号
301に加算した結果のアドレスがオーバフロー（けた上
げ）した場合にはオーバフロー信号402を制御回路８へ
送出する。

また、制御回路８はインクリメント信号301と分割ア
ドレス信号501との比較を行う比較回路６の比較結果の
出力信号である一致信号601を有効にする。そして、エ
ラーが発生した後も制御回路８は上述の動作を継続して
行い、さらに状態情報101の記憶動作を進める。つま
り、記憶回路１にはエラーが発生した後のエラー処理動
作中の状態情報も記憶されることになる。

記憶動作が進んでいくと、インクリメント信号301と
分割アドレス信号501とが一致する時がある。この時の
記憶回路１のアドレスは、エラー処理動作中の状態情報
を記憶できる領域の分割アドレスであり、次のアドレス
からは最初にエラーが発生した時の解析に必要な状態情
報が記憶されているためこの領域に対しては書込めな
い。そのため、制御回路８は一致信号601が送られる
と、内部にそれを保持するとともに、選択信号803を変
え、加算アドレス信号401を選択回路７を介してアドレ
ス回路２へ送出する。つまり、最初にエラーが発生した
時の解析に必要な状態情報が記憶されている領域を飛ば
して、再びエラー処理動作中の状態情報が記憶されてい
る領域に対して書込みを行うのである。

以上の書込み動作について第２図を用いて説明する。
第２図は第１図の記憶回路１内に記憶された状態情報を
示す概念図である。

図に示されているように最初にエラーが発生した時点
から記憶回路１を1/2に分割し、最初のエラーが発生し
たアドレスＡ以前の1/2の領域Ｘ（つまり、アドレスＢ
からＡまで）には最初のエラー発生時の解析に必要な状
態情報が記憶され、それ以外の1/2の領域Ｙ（つまり、
アドレスＡからＢまで）にはエラー処理動作中の状態情
報が記憶されるのである。

ここで、もしエラー処理動作中にさらにエラーが発生
し、制御信号901によりエラーが報告されると、制御回
路８はライトパルス信号802の送出とアドレス回路２へ
の書込み指示信号804の送出を止める。

すると、記憶回路１への状態情報の記憶動作は停止す
る。この場合、記憶回路１には、最初のエラー発生時の
解析に必要な状態情報とエラー処理動作中のエラー発生
時の解析に必要な状態情報とが夫々記憶されていること
になる。

また、エラー処理動作が正常に終了した場合には、制
御信号901により正常終了が報告され、制御回路８はエ
ラー発生時に内部に保持していたエラーアドレス及び一
致信号をクリアし、比較回路６からの一致信号601を無
効にする。これにより、記憶動作は継続され、通常動作
状態に戻るのである。

（２）読出し動作 読出し動作については、エラーが発生した状況によ
り、記憶回路１内の状態情報の記憶状態が異なるため、
種々の場合分けが必要である。これらは４つの場合に分
けることができ、これらによりすべての場合が網羅され
る。すなわち、制御回路８内に保持された加算回路４か
らのアドレスオーバフロー信号402と比較回路６からの
一致信号601との値により４種類の読出し方法がある。

それらについて第２図及び第３図を用いて説明する。
第２図において、最初にエラーが発生したアドレスを
Ａ、アドレスＡから1/2ワード＋１だけ進んだアドレ
ス、すなわち分割アドレスをＢ、エラー処理動作中にエ
ラーが発生し、アドレス回路２が停止したときのアドレ
スをＣとする。すると、最初のエラー発生時の解析に必
要な状態情報Ｘとエラー処理動作中の状態情報Ｙとは第
３図のに示されている領域に記憶されることになる。
第３図の〜のように読出し動作は制御回路８内に保
持されているアドレスオーバフロー信号402及び一致信
号601により読出し制御することが可能となる。

ここでは一例としての場合について説明する。の
場合は、アドレスオーバフロー信号402及び一致信号601
がともに「１」であるため、記憶回路１の全領域（全ワ
ード）に状態情報が記憶されている。最初のエラー発生
時の解析に必要な状態情報が記憶されている領域Ｘは第
３図のに示されているようにアドレスＢからアドレス
Ａまでの範囲であり、古い順に記憶されている。

この場合、制御回路８はアドレスＢを分割アドレス保
持回路５から読出し、読出しアドレス信号801によって
アドレス回路２にアドレスＢをセットし、状態情報を読
出す。アドレスＢからアドレスＡまでは、記憶回路１の
1/2のワード数であるため、そのワード数分だけアドレ
ス回路２をインクリメント回路３により＋１ずつインク
リメントし、領域Ｘから状態情報をすべて読出す。

次にエラー処理動作中の状態情報が記憶されている領
域Ｙは第３図のに示されているようにアドレスＣから
アドレスＣ−１までの範囲であり、古い順に記憶されて
いる。これは、アドレス回路２が停止する時には、＋１
カウントアップして停止するため、このようなアドレス
範囲となるのである。

この場合、制御回路８は内部に保持しているアドレス
Ｃを読出しアドレス信号801によってアドレス回路２に
セットし、状態情報を読出す。アドレスＣからアドレス
Ｃ−１までは、記憶回路１の1/2のワード数であるた
め、そのワード数分だけアドレス回路２をインクリメン
ト回路３により＋１ずつインクリメントし、領域Ｙから
状態情報をすべて読出す。

以上のようにして、他の〜の場合についても制御
回路８から読出し制御ができるようになっている。

なお、本実施例においては、エラーの解析に必要な領
域を記憶回路１の1/2ワード数としているが、他のワー
ド数例えば1/3ワード数としても良いことは明白であ
る。

また、本実施例においては最初にエラーが発生した以
後の状態情報を継続して記憶しているが、外部からの選
択指令等に応じて従来の状態情報履歴回路と同一の制御
（すなわち、最初にエラーが発生した時点で記憶動作を
停止させる制御）をさせる構成にしても良いことは明白
である。

発明の効果 以上説明したように本発明は、最初にエラーが発生し
た時点で記憶回路を２分割し、その後のエラー処理動作
中の状態情報も記憶することにより、エラー処理動作中
に異常または障害が発生した場合でも解析に必要な状態
情報が得られるためエラーの解析に要する時間を短縮す
ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による状態情報履歴回路の構成
を示す系統図、第２図は第１図の記憶回路内に記憶され
た状態情報を示す概念図、第３図は記憶回路内の状態情
報の記憶状態の種類を示す表である。 主要部分の符号の説明 １……記憶回路 ４……加算回路 ５……分割アドレス保持回路 ６……比較回路 ７……選択回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報処理装置の状態を示す状態情報を逐次
   記憶する記憶手段と、 前記情報処理装置のエラー発生に応答して前記記憶手段
   内のエラー発生直前の状態情報が記憶されている一定の
   領域についてアドレス情報を保持する保持手段と、 前記記憶手段に記憶するためのアドレスと前記保持手段
   に保持されているアドレス情報とを比較する手段と、 この比較手段の結果に応じてエラー発生直前の状態情報
   が記憶されている前記一定の領域について書込みを抑止
   する手段とを含むことを特徴とする状態情報履歴回路。