JPS6319047A - プログラムトレ−ス方法 - Google Patents
プログラムトレ−ス方法Info
- Publication number
- JPS6319047A JPS6319047A JP61161876A JP16187686A JPS6319047A JP S6319047 A JPS6319047 A JP S6319047A JP 61161876 A JP61161876 A JP 61161876A JP 16187686 A JP16187686 A JP 16187686A JP S6319047 A JPS6319047 A JP S6319047A
- Authority
- JP
- Japan
- Prior art keywords
- status information
- program
- storage area
- area
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機システム内のプログラム動作履歴保存
方法に係り、特に計算機システム内部の障害解析に好適
なプログラムトレース方法に関する。
方法に係り、特に計算機システム内部の障害解析に好適
なプログラムトレース方法に関する。
従来の計算機システム内のプログラムトレース方法は、
プログラム動作のステータス情報を履歴保存エリアに順
次トレースし、満杯になったら、サイクリックにエリア
の先頭からトレースしていたため、異常発生時のステー
タス情報がぬりつぶされる可能性があった。
プログラム動作のステータス情報を履歴保存エリアに順
次トレースし、満杯になったら、サイクリックにエリア
の先頭からトレースしていたため、異常発生時のステー
タス情報がぬりつぶされる可能性があった。
尚、この種の装置として関連するものには例えば、特開
昭６０−１３６８３８．特開昭５９−１７７６５０が挙
げられる。
昭６０−１３６８３８．特開昭５９−１７７６５０が挙
げられる。
上記従来技術では、履歴保存エリアにサイクリックにス
テータス情報をトレースしていたため、最新ステータス
情報は保存されるが、古いステータス情報は正常、異常
に係わらずぬりつぶされており、異常発生における障害
解析、デパックに多大な労力を費やしていた。
テータス情報をトレースしていたため、最新ステータス
情報は保存されるが、古いステータス情報は正常、異常
に係わらずぬりつぶされており、異常発生における障害
解析、デパックに多大な労力を費やしていた。
本発明は、プログラム動作のステータス情報を履歴保存
エリアにトレースした後、異常であった場合は上記エリ
アとは別エリアに異常ステータス情報を保存することに
より、異常ステータス情報の紛失を防ぎ、異常発生にお
ける障害解析、デパック作業の容易化、高速化を目的と
する。
エリアにトレースした後、異常であった場合は上記エリ
アとは別エリアに異常ステータス情報を保存することに
より、異常ステータス情報の紛失を防ぎ、異常発生にお
ける障害解析、デパック作業の容易化、高速化を目的と
する。
上記目的は、プログラム動作のステータス情報をＲＡＭ
内の履歴保存エリアに順次トレースする手段において、
異常が発生した場合は上記履歴保ｊ誓、−ｊＯグう、。
内の履歴保存エリアに順次トレースする手段において、
異常が発生した場合は上記履歴保ｊ誓、−ｊＯグう、。
、常３ヶ、３おｃｔ−ａ＋ｗｓッ析。
デパック作業の容易化、高速化が達成される。
上記手段によれば、通常時はプログラム動作履歴がステ
ータス情報として常に、履歴保存エリアにトレースされ
ているため、最新の異常解析には有効である。また、異
常発生時は、別エリアに異常ステータス情報を保存する
ため、異常ステータス情報がぬりつぶされることなく異
常ステータス情報の保存ができ、障害解析作業に好適で
ある。
ータス情報として常に、履歴保存エリアにトレースされ
ているため、最新の異常解析には有効である。また、異
常発生時は、別エリアに異常ステータス情報を保存する
ため、異常ステータス情報がぬりつぶされることなく異
常ステータス情報の保存ができ、障害解析作業に好適で
ある。
以下、本発明の一実施例を第１図により説明する。本図
においてホストＣＰＵ・１と入出力制御装置・２は、イ
ンタフェース−１・２ｃを経由して接続されランダムア
クセスメモリ（以下、ＲＡＭと称する）・２ｄ内の情報
や制御指令の転送を行う。また、インタフェース−２・
２ｅを介して接続される端末・３とのデータ転送も行う
。ホストＣＰＵ・１にはプログラムやデータが格納され
るＮメモリ・１ｂ、および、プログラムを実行するプロ
セッサ・１ａから構成される。また、入出力制御装置・
２は、ホストＣＰＵ・１からの入出力指令を解読してマ
イクロプロセッサ（以下、ＭＰＵと称する）・２ａに割
込信号を制御し、かつ、ホストＣＰＵとのデータ転送す
るインタフェース−１・２ｃ、入出力制御装置内のプロ
グラムを格納するメモリ（以下、ＲＯＭと称する）・２
ｂと、このプログラムを実行するＭＰＵ・２ａから構成
されている。
においてホストＣＰＵ・１と入出力制御装置・２は、イ
ンタフェース−１・２ｃを経由して接続されランダムア
クセスメモリ（以下、ＲＡＭと称する）・２ｄ内の情報
や制御指令の転送を行う。また、インタフェース−２・
２ｅを介して接続される端末・３とのデータ転送も行う
。ホストＣＰＵ・１にはプログラムやデータが格納され
るＮメモリ・１ｂ、および、プログラムを実行するプロ
セッサ・１ａから構成される。また、入出力制御装置・
２は、ホストＣＰＵ・１からの入出力指令を解読してマ
イクロプロセッサ（以下、ＭＰＵと称する）・２ａに割
込信号を制御し、かつ、ホストＣＰＵとのデータ転送す
るインタフェース−１・２ｃ、入出力制御装置内のプロ
グラムを格納するメモリ（以下、ＲＯＭと称する）・２
ｂと、このプログラムを実行するＭＰＵ・２ａから構成
されている。
第２図は、ＲＯＭ・２ｂ内プログラムの動作概略図を示
している。本図において、タスクとはある処理（仕事）
をするプログラムの集まりを言う。
している。本図において、タスクとはある処理（仕事）
をするプログラムの集まりを言う。
また、タスク間の起動／終了は、必ずタスク制御プログ
ラム・２ｂ−８を介して行われる。
ラム・２ｂ−８を介して行われる。
ホストＣＰＵ内プロセッサからインタフェース−１を介
してＭＰＵに起動割込ＩＮＴＯが入り、ＭＰＵは主メモ
リから起動情報を取り込みＲＯＭ内のプログラムに起動
をかける。起動がかかったらプログラムは、タスク制御
プログラムを介して順次、起動受付タスク・２ｂ−１，
フレーム作成タスク・２ｂ−２，送信タスク・２． ｂ
−３、送信割込制御プログラム・２ｂ−４と連続的動
作を行いインタフェース−２を介して端末にフレームを
送信する。また、端末からのフレーム受信時インタフェ
ース−２を介してＭＰＵに受信割込ｌＮＴ１が入り、Ｍ
ＰＵからＲＯＭ内受信割込プログラムが起動され、受信
タスク・２ｂ−５，受信フレーム合理性チェックタスク
・２ｂ−６，報告タスク・２ｂ−７と動作を行いＭＰＵ
に受信報告しく５） ＭＰＵはインタフェース−１を介してホストＣＰＵに対
し受信報告を行う。
してＭＰＵに起動割込ＩＮＴＯが入り、ＭＰＵは主メモ
リから起動情報を取り込みＲＯＭ内のプログラムに起動
をかける。起動がかかったらプログラムは、タスク制御
プログラムを介して順次、起動受付タスク・２ｂ−１，
フレーム作成タスク・２ｂ−２，送信タスク・２． ｂ
−３、送信割込制御プログラム・２ｂ−４と連続的動
作を行いインタフェース−２を介して端末にフレームを
送信する。また、端末からのフレーム受信時インタフェ
ース−２を介してＭＰＵに受信割込ｌＮＴ１が入り、Ｍ
ＰＵからＲＯＭ内受信割込プログラムが起動され、受信
タスク・２ｂ−５，受信フレーム合理性チェックタスク
・２ｂ−６，報告タスク・２ｂ−７と動作を行いＭＰＵ
に受信報告しく５） ＭＰＵはインタフェース−１を介してホストＣＰＵに対
し受信報告を行う。
第３図は、トレース処理フローについて示している。本
トレース処理２ｂ−９（サブルーチン）は、タスク制御
プログラム、送受信割込制御プログラムより必ず起動さ
れる。したがって、プログラム動作が中断しない限りト
レース処理は中断しない。
トレース処理２ｂ−９（サブルーチン）は、タスク制御
プログラム、送受信割込制御プログラムより必ず起動さ
れる。したがって、プログラム動作が中断しない限りト
レース処理は中断しない。
第４図は、ＲＡＭ内の履歴保存エリア・２ｄ−１を示し
ている。履歴保存エリアは、通常トレースエリア・２ｄ
−２，特殊トレースエリア・２ｄ−３に分かれている。
ている。履歴保存エリアは、通常トレースエリア・２ｄ
−２，特殊トレースエリア・２ｄ−３に分かれている。
第５図は、通常トレースステータス情報・２ｄ−４を、
第６図は、特殊トレースステータス情報・２ｄ−５を示
している。
第６図は、特殊トレースステータス情報・２ｄ−５を示
している。
トレース処理は、まず、通常トレースエリアのアドレス
ポインタをセットし、このアドレスポインタの示す通常
トレースエリアにステータス情報をトレースして、アド
レスポインタを更新する。
ポインタをセットし、このアドレスポインタの示す通常
トレースエリアにステータス情報をトレースして、アド
レスポインタを更新する。
このアドレスポインタが通常トレースエリアの最後尾ア
ドレス（ＭＡＸ）かどうかの判定をし、最後尾アドレス
を示していたらアドレスポインタに通常トレースエリア
の先頭アドレスをセットする。
ドレス（ＭＡＸ）かどうかの判定をし、最後尾アドレス
を示していたらアドレスポインタに通常トレースエリア
の先頭アドレスをセットする。
さらに、ここで例えば、端末よりインタフェース−２を
介して受信したフレームに異常を検出した場合、前記の
処理で通常トレースエリアに通常トレースステータス情
報・２ｄ−４の受信終了割込処理が異常としてトレース
しであるが、この異常検出により、特殊トレースエリア
に、異常識別コード・異常情報が異常ステータス情軸と
してトレースされる。
介して受信したフレームに異常を検出した場合、前記の
処理で通常トレースエリアに通常トレースステータス情
報・２ｄ−４の受信終了割込処理が異常としてトレース
しであるが、この異常検出により、特殊トレースエリア
に、異常識別コード・異常情報が異常ステータス情軸と
してトレースされる。
つまり、上記の状態でプログラム動作が中断しなかった
ら、通常トレースエリアの異常トレース情報は、ぬりか
えられてしまうが、特殊トレースエリアの異常ステータ
ス情報は保存されているため、デパック作業に有効な障
害解析情報は残る。
ら、通常トレースエリアの異常トレース情報は、ぬりか
えられてしまうが、特殊トレースエリアの異常ステータ
ス情報は保存されているため、デパック作業に有効な障
害解析情報は残る。
本発明によれば、プログラム動作の異常発生時障害解析
に有効な異常ステータス情報が保存できるため、デパッ
ク作業の容易化、高速化に効果がある。
に有効な異常ステータス情報が保存できるため、デパッ
ク作業の容易化、高速化に効果がある。
第１図は本発明の一実施例を示す構成図、第２図は入出
力制御装置内のプログラム動作概略図、第３図はトレー
ス処理フロー説明図、第４図はＲＡＭ内履歴保存エリア
の説明図、第５図、第６図はそれぞれ通常／特殊トレー
スステータス情報の説明図を示している。 １・・・ホストＣＰＵ、１ａ・・・プロセッサ、１ｂ・
・・主メモリ、２・・・入出力制御装置、２ａ・・マイ
クロプロセッサ、２ｂ・・・ＲＯＭ、２ｃ・・・インタ
フェース−１，２ｄ −ＲＡＭ、 ２ ｅ−インタフ
ェース、２ｂ−９・・・トレース処理、２ｄ−１・・・
履歴保存エリア、２ｄ−２・・・通常トレースエリア、
２ｄ−３・・・特殊トレースエリア、２ｄ−４・・・通
常トレースステータス情報、２ｄ−５・・・特殊トレー
スステータス情報、３・・・端末。
力制御装置内のプログラム動作概略図、第３図はトレー
ス処理フロー説明図、第４図はＲＡＭ内履歴保存エリア
の説明図、第５図、第６図はそれぞれ通常／特殊トレー
スステータス情報の説明図を示している。 １・・・ホストＣＰＵ、１ａ・・・プロセッサ、１ｂ・
・・主メモリ、２・・・入出力制御装置、２ａ・・マイ
クロプロセッサ、２ｂ・・・ＲＯＭ、２ｃ・・・インタ
フェース−１，２ｄ −ＲＡＭ、 ２ ｅ−インタフ
ェース、２ｂ−９・・・トレース処理、２ｄ−１・・・
履歴保存エリア、２ｄ−２・・・通常トレースエリア、
２ｄ−３・・・特殊トレースエリア、２ｄ−４・・・通
常トレースステータス情報、２ｄ−５・・・特殊トレー
スステータス情報、３・・・端末。
Claims (1)
- １、プログラム動作履歴のステータス情報を、順次履歴
保存エリアにトレースし、該履歴保存エリアが満杯にな
つた場合再び該履歴保存エリアの先頭から該トレース処
理を行うことを繰り返すプログラム内蔵制御装置におい
て、該プログラム動作が異常であつた場合、該プログラ
ム動作異常ステータス情報を該履歴保存エリアとは、別
エリアにトレースし、該異常ステータス情報だけを保存
することにより、該異常ステータス情報を紛失すること
なく該プログラム動作履歴を保存することを特徴とする
プログラムトレース方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161876A JPS6319047A (ja) | 1986-07-11 | 1986-07-11 | プログラムトレ−ス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161876A JPS6319047A (ja) | 1986-07-11 | 1986-07-11 | プログラムトレ−ス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319047A true JPS6319047A (ja) | 1988-01-26 |
Family
ID=15743656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161876A Pending JPS6319047A (ja) | 1986-07-11 | 1986-07-11 | プログラムトレ−ス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321531A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 状態情報履歴回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203150A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | History recording system of logical device |
| JPS5922149A (ja) * | 1982-07-29 | 1984-02-04 | Fujitsu Ltd | 履歴記憶装置の交替制御方式 |
-
1986
- 1986-07-11 JP JP61161876A patent/JPS6319047A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203150A (en) * | 1981-06-10 | 1982-12-13 | Fujitsu Ltd | History recording system of logical device |
| JPS5922149A (ja) * | 1982-07-29 | 1984-02-04 | Fujitsu Ltd | 履歴記憶装置の交替制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321531A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 状態情報履歴回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638432A (en) | Apparatus for controlling the transfer of interrupt signals in data processors | |
| US6374335B1 (en) | Data loading process | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JPS6319047A (ja) | プログラムトレ−ス方法 | |
| US5617558A (en) | Method of executing a series of computer code operations that must be completed without interruption by a page fault during execution | |
| JPS63654A (ja) | プロセッサ間の通信制御方法 | |
| JPS5826057B2 (ja) | 複合コンピュ−タシステム | |
| JP2842748B2 (ja) | 情報処理装置の監視制御方式 | |
| JPH0319574B2 (ja) | ||
| JPS63118964A (ja) | 情報処理装置 | |
| JPS598038A (ja) | デ−タ入出力処理装置 | |
| JP3087329B2 (ja) | 物品識別装置 | |
| JPS63132362A (ja) | コマンド動作制御方式 | |
| JPS61121140A (ja) | コンピユ−タの暴走検出方式 | |
| JPS61290537A (ja) | マイクロプログラム制御装置のエラ−検知方法 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH04182842A (ja) | タイマ監視方式 | |
| JPS61183768A (ja) | 非応答確認インタフエ−スの制御方法 | |
| KR20010016981A (ko) | 망관리시스템의 소켓을 통한 다중명령과 이벤트 처리방법 | |
| JPH05108588A (ja) | マルチプロセツサシステム | |
| JPH0830465A (ja) | メッセージ駆動型のマルチタスクシステム | |
| JPS62290953A (ja) | デ−タ受信処理方式 | |
| JPH0564933U (ja) | 電子計算機 | |
| JPH0546288A (ja) | 電源バツクアツプ停止制御方式 | |
| JPS62291236A (ja) | コンピユ−タシステムの周辺機器制御装置 |