JPH0834421B2 - タイマ−回路 - Google Patents
タイマ−回路Info
- Publication number
- JPH0834421B2 JPH0834421B2 JP1352587A JP1352587A JPH0834421B2 JP H0834421 B2 JPH0834421 B2 JP H0834421B2 JP 1352587 A JP1352587 A JP 1352587A JP 1352587 A JP1352587 A JP 1352587A JP H0834421 B2 JPH0834421 B2 JP H0834421B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- detected
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル回路に用いられるタイマー回路
に関し、特に入力されるモード信号に応じて種々の時間
（被検出信号の数）を計測することができるタイマー回
路に関する。
に関し、特に入力されるモード信号に応じて種々の時間
（被検出信号の数）を計測することができるタイマー回
路に関する。
従来、この種のタイマー回路は、カウンター、デコー
ダー及びマルチ・プレクサーで構成されており、カウン
ターの出力値とモード信号の値が一致した時に、同時に
一致信号を出力するのが一般的であった。
ダー及びマルチ・プレクサーで構成されており、カウン
ターの出力値とモード信号の値が一致した時に、同時に
一致信号を出力するのが一般的であった。
第３図は、従来のタイマー回路の一例を示す接続図
で、２ビットのモード信号A,Bを入力するタイマー回路
の接続回路図である。第３図において２ビットのカウン
ター12は被検出信号Ｃの反転信号をカウントし、カウ
ンター12に接続されるデコーター13の出力は抱き合わせ
のトランスファー15〜18,20,21およびインバータ22を介
してナンドゲート23に入力される。モード信号Ｂは直接
またはインバータ14を介してトランスファー15〜18を制
御し、モード信号Ａは直接またはインバータ19を介して
トランスファー20,21を制御する。ナンドゲート23はイ
ンバータ22の出力とともに被検出信号Ｃを入力し、▲
▼フリップ・フロップ24に出力する。カウンタ12およ
び▲▼フリップ・フロップ24は、リセット信号▲
▼（ロー・アクティブ）によりリセットされる。
で、２ビットのモード信号A,Bを入力するタイマー回路
の接続回路図である。第３図において２ビットのカウン
ター12は被検出信号Ｃの反転信号をカウントし、カウ
ンター12に接続されるデコーター13の出力は抱き合わせ
のトランスファー15〜18,20,21およびインバータ22を介
してナンドゲート23に入力される。モード信号Ｂは直接
またはインバータ14を介してトランスファー15〜18を制
御し、モード信号Ａは直接またはインバータ19を介して
トランスファー20,21を制御する。ナンドゲート23はイ
ンバータ22の出力とともに被検出信号Ｃを入力し、▲
▼フリップ・フロップ24に出力する。カウンタ12およ
び▲▼フリップ・フロップ24は、リセット信号▲
▼（ロー・アクティブ）によりリセットされる。
上述した従来の第３図に示すタイマー回路は、カウン
ター・デコーダー及びマルチ・プレクサーで構成された
回路なので、モード数によって回路の構成素子数が多く
なるという欠点がある。
ター・デコーダー及びマルチ・プレクサーで構成された
回路なので、モード数によって回路の構成素子数が多く
なるという欠点がある。
上述した従来のタイマー回路がカウンター，デコーダ
ー及びマルチ・プレクサーで構成されているのに対し
て、本発明は、トグル・フリップ・フロップ回路とこの
トグル・フリップ・フロップ回路の出力信号値が２回反
転した時に、同時に出力信号値が反転し、且つ、その出
力信号値を保持する機能を有したマスク用信号発生手段
を含む回路で構成されているという独創的内容を有す
る。
ー及びマルチ・プレクサーで構成されているのに対し
て、本発明は、トグル・フリップ・フロップ回路とこの
トグル・フリップ・フロップ回路の出力信号値が２回反
転した時に、同時に出力信号値が反転し、且つ、その出
力信号値を保持する機能を有したマスク用信号発生手段
を含む回路で構成されているという独創的内容を有す
る。
本発明のタイマー回路は、リセット信号の入力で出力
がリセットされ被検出信号の非活性遷移エッジに応答し
て出力を反転するトグル・クリップ・フロップ回路
（１）と、前記リセット信号の入力で出力がリセットさ
れ前記トグル・フリップ・フロップ回路（１）の出力の
リセットから２回目の反転に応じて反転し以降はその反
転した状態に保持されるマスク用信号を出力するマスク
用信号発生手段（3,4,5）と、第１のモード信号に従い
前記マスク用信号の反転に応じて出力を反転するか反転
しないように選択するマスク手段（6,7）と、第２のモ
ード手段に従い前記トグル・フリップ・フロップ（１）
の出力の反転に応じて出力を反転するかしないように選
択する論理回路（２）と、前記マスク手段（6,7）及び
前記論理回路（２）の出力並びに前記被検出信号を入力
し前記リセット信号の入力後の前記被検出信号の数が前
記第１及び第２のモード信号に規定される数となった時
に検出信号を発生する検出回路（8,9,10）とを含んで構
成される。
がリセットされ被検出信号の非活性遷移エッジに応答し
て出力を反転するトグル・クリップ・フロップ回路
（１）と、前記リセット信号の入力で出力がリセットさ
れ前記トグル・フリップ・フロップ回路（１）の出力の
リセットから２回目の反転に応じて反転し以降はその反
転した状態に保持されるマスク用信号を出力するマスク
用信号発生手段（3,4,5）と、第１のモード信号に従い
前記マスク用信号の反転に応じて出力を反転するか反転
しないように選択するマスク手段（6,7）と、第２のモ
ード手段に従い前記トグル・フリップ・フロップ（１）
の出力の反転に応じて出力を反転するかしないように選
択する論理回路（２）と、前記マスク手段（6,7）及び
前記論理回路（２）の出力並びに前記被検出信号を入力
し前記リセット信号の入力後の前記被検出信号の数が前
記第１及び第２のモード信号に規定される数となった時
に検出信号を発生する検出回路（8,9,10）とを含んで構
成される。
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図で２ビットのモ
ード信号A,Bを入力するタイマー回路である。
ード信号A,Bを入力するタイマー回路である。
ナンドゲート２はモード信号Ｂとトグル・フリップ・
フロップ回路１の出力信号QTを入力する。▲▼フリ
ップフロップ３は出力信号QTを入力する。出力信号QTと
▲▼フリップ・フロップ３の出力を入力するナンド
ゲート４の出力が▲▼フリップ・フロップ５に入力
される。ナンドゲート７はインバータ６を介した▲
▼フリップ・フロップ５の出力とモード信号Ａを入力す
る。ナンドゲート８はナンドゲート２の出力信号G1とナ
ンドゲート７の出力信号G3を入力し、インバータ９を介
して出力信号G4を発生させる。ナンドゲート10は被検出
信号Ｃと出力信号G4を入力する。▲▼フリップフロ
ップ11は出力信号G5を入力し、出力OUTを発生する。ト
グル・フリップ・フロップ回路１および▲▼フリッ
プ・フロップ3,5,11はリセット信号▲▼によりセッ
トされる。
フロップ回路１の出力信号QTを入力する。▲▼フリ
ップフロップ３は出力信号QTを入力する。出力信号QTと
▲▼フリップ・フロップ３の出力を入力するナンド
ゲート４の出力が▲▼フリップ・フロップ５に入力
される。ナンドゲート７はインバータ６を介した▲
▼フリップ・フロップ５の出力とモード信号Ａを入力す
る。ナンドゲート８はナンドゲート２の出力信号G1とナ
ンドゲート７の出力信号G3を入力し、インバータ９を介
して出力信号G4を発生させる。ナンドゲート10は被検出
信号Ｃと出力信号G4を入力する。▲▼フリップフロ
ップ11は出力信号G5を入力し、出力OUTを発生する。ト
グル・フリップ・フロップ回路１および▲▼フリッ
プ・フロップ3,5,11はリセット信号▲▼によりセッ
トされる。
トグル・フリップ・フロップ回路は、リセット信号▲
▼（ロー・アクティブ）により、出力信号QTが“1"
にイニシャライズされ、且つ、被検出信号（以下Ｃと呼
ぶ）の立ち下がりエッジ（反転信号の立ち上がりエッ
ジ）で出力信号QTの値を反転する。▲▼フリップ・
フロップ３からナンドゲート７までの回路（マスク用信
号発生手段及びマスク手段）は、モード信号Ａが“1"の
場合に、出力OUTによる被検出信号Ｃの検出を２回目の
ものまではマスクする。モード信号Ｂが“0"の場合は出
力信号G1が常に“1"となり、出力OUTが奇数回目の被検
出信号Ｃを検出するようにする。ただし前述のモード信
号Ａによるマスクする機能が作用するため、モード信号
Ｂが“0"であってもモード信号Ａが“0"の場合は、出力
OUTが１回目の被検出信号Ｃを検出するが、モード信号
Ａが“1"の場合は、出力OUTが１回目の被検出信号を検
出せず３回目のものを検出する。モード信号Ｂが“1"の
場合は奇数番目の被検出信号Ｃの発生時に出力信号G1は
“0"となり、出力OUTが奇数番目のものは検出せず偶数
番目の被検出信号Ｃのみを検出するようにする。
▼（ロー・アクティブ）により、出力信号QTが“1"
にイニシャライズされ、且つ、被検出信号（以下Ｃと呼
ぶ）の立ち下がりエッジ（反転信号の立ち上がりエッ
ジ）で出力信号QTの値を反転する。▲▼フリップ・
フロップ３からナンドゲート７までの回路（マスク用信
号発生手段及びマスク手段）は、モード信号Ａが“1"の
場合に、出力OUTによる被検出信号Ｃの検出を２回目の
ものまではマスクする。モード信号Ｂが“0"の場合は出
力信号G1が常に“1"となり、出力OUTが奇数回目の被検
出信号Ｃを検出するようにする。ただし前述のモード信
号Ａによるマスクする機能が作用するため、モード信号
Ｂが“0"であってもモード信号Ａが“0"の場合は、出力
OUTが１回目の被検出信号Ｃを検出するが、モード信号
Ａが“1"の場合は、出力OUTが１回目の被検出信号を検
出せず３回目のものを検出する。モード信号Ｂが“1"の
場合は奇数番目の被検出信号Ｃの発生時に出力信号G1は
“0"となり、出力OUTが奇数番目のものは検出せず偶数
番目の被検出信号Ｃのみを検出するようにする。
第２図は、本実施例の動作を示すタイミング図であ
る。
る。
第２図の左端に示すモード信号Ａが“0",Bが“0"のと
き、リセット信号▲▼によるリセット直後に出力信
号G1は“1"、出力信号G3は“1"である。従って出力信号
G4は“1"になるので、被検出信号Ｃが“1"（１回目）に
なると、同時に▲▼フリップフロップ11の出力OUT
が“1"になる。
き、リセット信号▲▼によるリセット直後に出力信
号G1は“1"、出力信号G3は“1"である。従って出力信号
G4は“1"になるので、被検出信号Ｃが“1"（１回目）に
なると、同時に▲▼フリップフロップ11の出力OUT
が“1"になる。
第２図の左端から２番目に示すモード信号Ａが“0",B
が“1"のとき、リセット直後に出力信号G1は“0"であ
る。従って出力信号G4は“0"になるので、被検出信号Ｃ
の“1"の状態は検出されない。次に被検出信号Ｃが“0"
になると、その立ち下がりエッジで出力信号QTは“0"に
反転し、出力信号G1は“1"となり、出力信号G4は“1"に
なるので、被検出信号Ｃが“1"（２回目）になると、同
時に出力OUTが“1"になる。
が“1"のとき、リセット直後に出力信号G1は“0"であ
る。従って出力信号G4は“0"になるので、被検出信号Ｃ
の“1"の状態は検出されない。次に被検出信号Ｃが“0"
になると、その立ち下がりエッジで出力信号QTは“0"に
反転し、出力信号G1は“1"となり、出力信号G4は“1"に
なるので、被検出信号Ｃが“1"（２回目）になると、同
時に出力OUTが“1"になる。
第２図の左から３番目に示すモード信号Ａが“1",Bが
“0"のとき、リセット直後に出力信号G1は“1"だが、出
力信号G3は“0"である。従って出力信号G4は“0"になる
ので、１回目の被検出信号Ｃは検出されない。次に、被
検出信号Ｃが“0"になっても、まだ出力信号G3は“0"な
ので、２回目の被検出信号Ｃも検出されない。そして、
さらに被検出信号Ｃが“0"になると、その立ち下がりエ
ッヂで出力信号G3は“1"になり、出力信号G4は“1"にな
るので、被検出信号Ｃが“1"（３回目）になると、同時
に出力OUTが“1"になる。
“0"のとき、リセット直後に出力信号G1は“1"だが、出
力信号G3は“0"である。従って出力信号G4は“0"になる
ので、１回目の被検出信号Ｃは検出されない。次に、被
検出信号Ｃが“0"になっても、まだ出力信号G3は“0"な
ので、２回目の被検出信号Ｃも検出されない。そして、
さらに被検出信号Ｃが“0"になると、その立ち下がりエ
ッヂで出力信号G3は“1"になり、出力信号G4は“1"にな
るので、被検出信号Ｃが“1"（３回目）になると、同時
に出力OUTが“1"になる。
第２図の右端に示すモード信号Ａが“1"、Ｂが“1"の
とき、２回目の被検出信号Ｃまでは、モード信号Ａが
“1"、Ｂが“0"のときと同じ動作をするが、２回目の被
検出信号Ｃの立ち下がりで出力信号G3が“1"になって
も、出力信号G1は“0"なので、３回目の被検出信号Ｃは
検出されない。次に３回目の被検出信号Ｃの立ち下がり
エッジで出力信号QTに反転し、出力信号G1は“1"になる
ので、４回目の被検出信号Ｃが検出される。
とき、２回目の被検出信号Ｃまでは、モード信号Ａが
“1"、Ｂが“0"のときと同じ動作をするが、２回目の被
検出信号Ｃの立ち下がりで出力信号G3が“1"になって
も、出力信号G1は“0"なので、３回目の被検出信号Ｃは
検出されない。次に３回目の被検出信号Ｃの立ち下がり
エッジで出力信号QTに反転し、出力信号G1は“1"になる
ので、４回目の被検出信号Ｃが検出される。
以上説明したように本発明のタイマー回路は、被検出
回路が入力されるトグル・フリップ・フロップ回路と、
このトグル・フリップ・フロップ回路の出力信号値が２
回反転した時に、同時にマスク用出力信号の値が反転
し、且つ、その反転後のマスク用出力信号の値を保持す
るマスク手段を設けることにより、比較的モード数の少
ない時に、その構成素子数を大巾に削減することができ
る（〜40数％）という効果がある。
回路が入力されるトグル・フリップ・フロップ回路と、
このトグル・フリップ・フロップ回路の出力信号値が２
回反転した時に、同時にマスク用出力信号の値が反転
し、且つ、その反転後のマスク用出力信号の値を保持す
るマスク手段を設けることにより、比較的モード数の少
ない時に、その構成素子数を大巾に削減することができ
る（〜40数％）という効果がある。
第１図は、本発明の一実施例の回路図、第２図は第１図
に示す実施例の動作を示すタイミング図、第３図は、従
来のタイマー回路の回路図である。 RS……リセット信号（ロー・アクティブ）、Ｃ……被検
出信号、……被検出信号Ｃの反転信号、A,B……モー
ド信号、QT……トグル・フリップ・フロップ回路、2,4,
7,8,10,23……ナンドゲート、3,5,11,24……▲▼フ
リップ・フロップ、6,9,14,19,22……インバータ、12…
…２ビットのカウンター、13……デコーダー、15,16,1
7,18,20,21……抱き合わせのトランスファー、G1〜G5…
…出力信号、OUT……出力。
に示す実施例の動作を示すタイミング図、第３図は、従
来のタイマー回路の回路図である。 RS……リセット信号（ロー・アクティブ）、Ｃ……被検
出信号、……被検出信号Ｃの反転信号、A,B……モー
ド信号、QT……トグル・フリップ・フロップ回路、2,4,
7,8,10,23……ナンドゲート、3,5,11,24……▲▼フ
リップ・フロップ、6,9,14,19,22……インバータ、12…
…２ビットのカウンター、13……デコーダー、15,16,1
7,18,20,21……抱き合わせのトランスファー、G1〜G5…
…出力信号、OUT……出力。
Claims (1)
- 【請求項１】リセット信号の入力で出力がリセットされ
被検出信号の非活性遷移エッジに応答して出力を反転す
るトグル・クリップ・フロップ回路（１）と、前記リセ
ット信号の入力で出力がリセットされ前記トグル・フリ
ップ・フロップ回路（１）の出力のリセットから２回目
の反転に応じて反転し以降はその反転した状態に保持さ
れるマスク用信号を出力するマスク用信号発生手段（3,
4,5）と、第１のモード信号に従い前記マスク用信号の
反転に応じて出力を反転するか反転しないように選択す
るマスク手段（6,7）と、第２のモード手段に従い前記
トグル・フリップ・フロップ（１）の出力の反転に応じ
て出力を反転するかしないように選択する論理回路
（２）と、前記マスク手段（6,7）及び前記論理回路
（２）の出力並びに前記被検出信号を入力し前記リセッ
ト信号の入力後の前記被検出信号の数が前記第１及び第
２のモード信号に規定される数となった時に検出信号を
発生する検出回路（8,9,10）とを含むことを特徴とする
タイマー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1352587A JPH0834421B2 (ja) | 1987-01-22 | 1987-01-22 | タイマ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1352587A JPH0834421B2 (ja) | 1987-01-22 | 1987-01-22 | タイマ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181525A JPS63181525A (ja) | 1988-07-26 |
| JPH0834421B2 true JPH0834421B2 (ja) | 1996-03-29 |
Family
ID=11835569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1352587A Expired - Lifetime JPH0834421B2 (ja) | 1987-01-22 | 1987-01-22 | タイマ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834421B2 (ja) |
-
1987
- 1987-01-22 JP JP1352587A patent/JPH0834421B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63181525A (ja) | 1988-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2619448B2 (ja) | ディジタル式位相比較回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPH0358261A (ja) | アービタ回路 | |
| JP2666429B2 (ja) | 微分回路 | |
| JPS59211317A (ja) | フリツプフロツプ | |
| JP2591210B2 (ja) | 信号検出回路 | |
| JPS638133Y2 (ja) | ||
| JPH0752832B2 (ja) | 入力回路 | |
| JPH0332115Y2 (ja) | ||
| JP2666529B2 (ja) | 雑音除去回路 | |
| JPH0766434B2 (ja) | 半導体装置 | |
| JP2614931B2 (ja) | 割込制御回路 | |
| SU370730A1 (ru) | Всесоюзная i | |
| JPS5910584Y2 (ja) | 被写界輝度検出装置 | |
| JPS63181525A (ja) | タイマ−回路 | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JPS6376047A (ja) | マイクロプロセツサのモ−ド切替回路 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JPH0767070B2 (ja) | セレクト回路 | |
| JPS60249417A (ja) | ゲ−ト信号遅延回路 | |
| JPS59207724A (ja) | 入力回路 | |
| JPH0198320A (ja) | カウンタ回路 | |
| JPH0333962A (ja) | シリアルインターフェイス回路 | |
| JPH02113715A (ja) | Ｄ形フリップフロップ回路 |