JPS63181525A - タイマ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野」 本発明は、ディジタル回路に用いられるタイマー回路に
関し、特に入力されるモード信号に応じて種々の時間（
被検出信号の数）を計測することができるタイマー回路
に関する。

〔従来の技術〕

従来、この種のタイマー回路は、カウンター、デコーダ
ー及びマルチ・プレクサーで構成されており、カウンタ
ーの出力値とモード信号の値が一致し定時に、同時に一
致信号を出力するのが一般的であっｔｏ 第３図は、従来のタイマー回路の一例を示す接続図で、
２ビツトのモード信号Ａ、Ｂ’ｉ入力するタイマー回路
の接続回路図である。第３図において２ビツトのカウン
ター１２は被検出信号Ｃの反転信号Ｃをカウントし、カ
ウンター１２に接続されるデコーダ−１３の出力は抱き
合わせのトランスファー１５〜１８，２０．２１および
インバータ２２を介してナントゲート２３に入力される
。

モード信号Ｂは直接ま之はインバータ１４會介してトラ
ンスファー１５〜１８を制御し、モード信号Ａは直接ま
ｔはインバータ１９’に介してトランスフチー２０，２
１ｔ−制御する。ナントゲート２３はインバータ２２の
出力とともに被検出信号Ｃ′ｆｔ：入力し、　１−ＬＳ
クリップ・フロップ２４に出力する。

カクンタｌ　２Ｄ！び几Ｓ７リツプ・フロップ２４は、
リセット信号孔Ｓ（ロー・アクティブ）によりリセット
される。

〔発明が解決しようとする問題点〕

上述した従来の第３図に示すタイマー回路は、カランタ
ー。デコーダー及びマルチ・プレクサーで構成され九回
路なので、モード数によって回路の構成素子数が多くな
るという欠点がある。

上述した従来のタイマー回路がカワンター、デコーダー
及ヒマルチ・プレクサーで構成されているのに対して、
本発明は、トグル、フリップ・フロッグ回路とこのトグ
ル・フリップ・７０ツブ回路の出力信号値が偶数回反転
した時に、同時に入力侶号値が反転し、且つ、その出力
信号値を保持する機能含有し九マスク手段を含む回路で
構成されているという独創的内容を有する。

〔問題点ｔＳ決する九めの手段〕

本発明のタイマー回路は、被検出信号を入力するトグル
・フリップ・フロップ回路と、このトグル・フリップ・
フロップ回路の出力信号の１直が偶数回反転するごとに
ｌまたは２以上の前記マスク用出力信号のいずれかを反
転させかつ反転後の直号とともに入力するモード信号に
対応する数だけ前記被検出・ｔ６゛号が発生した時に検
出信号ＵＳ出する論理回路とを含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例の回路図で２ビツトのモー
ド信号Ａ、Ｂ全入力するタイマー回路である。

ナントゲート２はモード信号Ｂとトグル・フリップ・フ
ロップ回路１の出力信号Ｑアを入力する。

几Ｓフリップフロップ３は出力信号Ｑを入力すもｒ 出力信号Ｑ、とＲＳクリップ・フロップ３の出力を入力
するナントゲート４の出力がＲ８クリップ・７０ツグ５
に入力される。ナントゲート６はインバータ６を介しｑ
ＲＳフリヅプ・フ筒ツブ５の出力とモード信号Ａ？入力
する。ナントゲート８はナントゲート２の出力信号Ｇｌ
とナントゲート７の出力１ｇ号０３１人力し、インバー
タ９を介して出力信号Ｇ４７＆：発生させるナントゲー
トｌＯは被検出信号Ｃと出力信号０４に入力する。ｌ（
、Ｓフリップフロップ１１は出力信号Ｇ５を入力し、出
力ＯＵＴを発生する。トグル・フリップ・７０ツブ回路
１およびＲＳフリップ・フロップ３　、５　、１１はリ
セット信号Ｒ８Ｋ↓シセットされる。

トグル・クリップ・フロップ回路は、リセット信号孔Ｓ
（ロー・アクティブ）により、出力信号Ｑ、が１１”に
イニシャライズされ、且つ、被検出信号（以下Ｃと呼ぶ
）の立ち下が９エツジ（反転信号Ｃの立ち上がりエツジ
）で出力信号Ｑ７の信号Ａが′″ｌ”の場合に、Ｃの検
出ｔ−２回目まではマスクする。出力信号Ｇ１は、モー
ド信号Ｂが“Ｏ″の場合に、奇数回目の被検出信号Ｃを
検出しくモード信号Ａが′Ｏ″の場合に１回目の被検出
信号、モード信号Ａが′″１″の場合に３回目の被検出
信号ｃ２検出）、モード信号Ｂが′″１”の場合に、偶
数回目の被検出信号Ｃを検出する。

第２図は、本実施例の動作全示すタイミング図である。

第２図の左端に示すモード信号ＡがＯＮ、Ｂが＠０”の
とき、リセット信号Ｒ８Ｋよるリセット直後に出力信号
Ｇ１は′１”、出力信号Ｇ３は１１″である。従って出
力信号Ｇ４は′１″になるので、被検出１ｇ号Ｃが１”
（１回目）になると、同時にＲＳフリップフロップ１１
の出力（ＪＵＴが１１”になる。

第２図の左端から２番目に示すモード信号Ａがｂ 信号Ｇ１は′Ｏ”である。従って出力信号Ｇ４はＯ”に
なるので、被検出信号Ｃのｌｎの状態は検出されない。

次に被検出信号Ｃが０′になると、その立ち下が９エツ
ジで出力信号ＱＴは″′０″に反転し、出力信号Ｇ１は
′″１′″となｐ、出力信号Ｇ４は１″になるので、被
検出信号Ｃが１１”（２回目）になると、同時に出力Ｏ
ＵＴが′″ｌ”になる。

第２図の左から３番目に示すモード信号人が＠Ｉｎ。

Ｂが１０″のとき、リセット直後に出力信号Ｇｌはｌ１
ｌＩＦｌだが、出力１言号Ｇ３は＠０″である。従って
出力信号Ｇ４は０″になるので、１回目の被検出信号Ｃ
は検出されない。次に、被検出信号Ｃが“０″になって
も、まだ出力信号Ｇ３は＠Ｏ”なので、２回目の被検出
信号Ｃも検出されない。

そして、さらに被検出信号Ｃが０”になると、その立ち
下がりエッヂで出力信号Ｇ３は１１”になジ、出力信号
Ｇ４は１ｎになるので、被検出信号Ｃが”ｌ”（３回目
）になると、同時に出力（ＪＵＴが”１″になる。

第２図の右端に示すモード信号Ａが１″、Ｂが７１＃の
とき、２回目の被検出信号Ｃまでは、モード信号Ａが′
１″、Ｂが′″Ｏ”のときと同じ動作をするが、２回目
の被検出信号Ｃの立ち下がシで出力信号Ｇ３が＠１″に
なっても、出力信号Ｇ１は１０″なので、３回目の被検
出信号Ｃは検出されない。次に３回目の被検出信号Ｃの
立ち下が９エツジで出力信号ＱＴに反転し、出力信号Ｇ
ｌは′１″になるので、４回目の被検出信号Ｃが検出さ
れる。

第４図は、本発明の他の実施例の回路図で、３ビツトの
モード信号Ａ、Ｂ、Ｄ’ｉ入力するタイマー回路である
。

ナントゲート３２はモード信号Ｂとトグル・フリップ・
フロップ回路３１の出力信号Ｑ、ｒヲ入力する。凡Ｓフ
リップフロップ３３は出力信号ＱＴを入力する。出力信
号ＱＴとＲ８７１Ｊツブ・フロップ３３の出力を入力す
るナントゲート３４の出力がｆ（、Ｓ　７リツプフロツ
プ３５に入力される。ノアゲート３６は出力信号ＱＴと
Ｒ８フリヴプ・フロップ３５の出力信号Ｇ１１ｔ−人力
し、インバータ３７を介して出力信号１２を発生する。

第４図に破線で示すマスク回路Ｍｌは几Ｓクリップ・フ
ロップ３３からインバータ３７までの回路で、マスク回
路Ｍ２．Ｍ３（内部の構成を図示時）もマスク回ｗ！Ｍ
ｌと同一の構成でマスク回路Ｍ１〜Ｍ３は直列接硯され
、それぞれ出力信号Ｇｌｌ、Ｇ１３゜Ｇ１５を発生する
。

ナントゲート３８はモード信号Ｂと出力信号Ｇｌｌ全入
力する。ナントゲート３９はナントゲート３２の出力と
ナントゲート３８の出力信号Ｇｌ　６’！ｉ入力し、イ
ンバータ４０ｅ介して出力信号１７を発生する。ナンド
ゲー）４１はモード信号Ａと出力信号Ｇｌ　３’ｔ’入
力する。ナントゲート４２は出力信号１７とナントゲー
ト４１の出力信号Ｇｌ　８ｔ−人力し、出力信号Ｇ１９
に発生する。ナントゲート４３はモード信号Ａ、Ｂｉ入
力する。ノアゲート４５はナントゲート４３の出力とイ
ンバータ４４を介しｔ信号Ｇ１５’（Ｈ入力する。ノア
ゲート４６は出力信号Ｇ１９とナントゲート４５の出力
を入力し、出力信号Ｇ２１’ｉ発生する。Ｒ，Ｓ　７リ
ヅプ・フロツク４８は被検出信号Ｃと出力信号Ｇ２１を
入力するナントゲート４７の出力信号Ｇ２２を入力し、
出力ＯＴＪ　Ｔ　全発生する。トグル・７リツプ・７０
ツブ回路３１、マスク回路Ｍ１〜Ｍ３のＲＳクリップ・
フロップ３３．３５およびＲ８７リツプ・フロップ４８
はリセット信号Ｒ８でリセットされる。

出力信号ＱＴの初期値は′ｌ′で、第４図の回路の構成
は、第１図に示すモード信号が２ビヴト（Ａ、Ｂ）の時
のタイマー回路に、被検出信号Ｃの検出を４回目までマ
スクする回路と、Ｃの検出音６ロ目までマスクする回路
を加え九構成になっている。

本実施例についても、第１図に示すタイマー回路の動作
と本質的が違いはないので、ここでは、モード信号Ａが
′１″、Ｂが１１″、Ｄが”１”の場合について、その
動作を説明する（’）Ｊ咽秘１．）。

モード信号Ａが′″ｌ”、Ｂが１１”のとき、出力信号
Ｇ１５は６回目の被検出信号ＣがＩθ″になるまで′″
１′″のままだから、出力・言号Ｇ２０は６回目の被検
出信号Ｃが１０”になるまでｌ”である。従って、６回
目の被検出信号Ｃまで、被検出信号Ｃが検出されること
はない。次に、６回目の被検出信号Ｃが０”になると、
その立ち下が９で出力信号Ｇ１５は′０”にな９、その
結果出力信号Ｇ２０は０″となる。−万、出力信号Ｇｌ
ｌ及び出方信号Ｇ１３は、２回目及び４回目の被検出信
号Ｃの立ち下がりですでに”ｏ″となっているが、モー
ド信号りがｌ”（この時、出力信号ＱＴが′″ｌ″）な
ので、この時、被検出信号Ｃが“ｌ′（７回目〕になっ
ても、被検出信号Ｃの演出）ま行なわれない。

次に、７回目の被検出イイ号Ｃが立ち下がると、出力信
号ＱＴが０″になって、出力信号Ｇ１９は”Ｏ″になる
。従って、出力１ぽ号０２１は、その時、１１”になる
から、この時被検出信号Ｃが′ｌ”（８回目）になると
出力ＵＬＩＴが′１″になり、この８回目の被検出信号
Ｃが演出される。

次の第１表にモード信号Ａ、Ｈ，Ｃの値と、その時に何
回目の被検出信号Ｃを検出するかの関係を示す。

第　　１　　表 〔発明の効果〕 以上説明したように本発明のタイマー回路は、被検出回
路が入力されるトグル・フリップ・フロップ回路と、こ
のトグル・フリップ・フロップ回路の出力信号値が偶数
回反転した時に、同時にマスク用出力信号の値が反転し
、且つ、その反転後のマスク用出力信号の直を保持する
マスク手段を設けることにより、比較的モード数の少な
い時（〜１０）に、その構成素子数全大巾に削減するこ
とができる（〜４０数％）という効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路図、第２図は第１図
に示す実施例の動作を示すタイミング図、第３図は、従
来のタイマー回路の回路図、第４図および第５図はそれ
ぞれ本発明の他の実施例の回路図およびタイミング図で
ある。 Ｒ，８・・・・・・リセット信号（ロー・アクティブ）
、Ｃ・・・・・・被検出信号、Ｃ・・・・・・被検出信
号のＣの反転信号、Ａ、Ｂ、Ｌ）・・・・・・モード信
号、Ｑ、Ｔ・・・・・・トグル・フリップ・フロップ回
路１の出方信号％ＩＪ３１・・・・・・トグル・フリッ
プ・フロップ回路、２゜４．７，８，１０，２３，３２
，３４，３８，３９゜４１〜４７・・・・・・す／ドゲ
ート、３，５，１１，２４゜３３．３５，４８・・・・
・・ＲＩＳフリップ・フロップ、ｔｉ、９，１４，１９
，２２，３７，４０，４ト・・・・・インバータ、１２
・・・・・・２ビツトのカランター、１３・・・・・・
デコーダー、１５，１６，１７，１８゜２０．２１・・
・・・・抱き合わせのトランスファー、０１〜Ｇ５．Ｇ
ｌｌ〜Ｇ２２・・・・・・出力信号％（ＪＵＴ・・・・
・・出力（被検出信号Ｃの検出信号）。 ｊ＋４

Claims (1)

【特許請求の範囲】
1. 被検出信号を入力するトグル・フリップ・フロップ回路
   と、このトグル・フリップ・フロップ回路の出力信号の
   値が偶数回反転するごとに１または２以上の前記マスク
   用出力信号のいずれかを反転させかつ反転後の値を保持
   させるマスク手段と、前記トグル・フリップ・フロップ
   回路の出力および前記マスク用出力信号とともに入力す
   るモード信号に対応する数だけ前記被検出信号が発生し
   た時に検出信号を送出する論理回路とを含むことを特徴
   とするタイマー回路。