JPH088262B2

JPH088262B2 - 半導体装置

Info

Publication number: JPH088262B2
Application number: JP2089736A
Authority: JP
Inventors: 繁男溝上; 重和広部; 孝志八木
Original assignee: 関西日本電気株式会社
Priority date: 1990-04-03
Filing date: 1990-04-03
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPH03288441A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置に関し、詳しくは、一導電型（た
とえばＰ型）サブストレート上に他導型（Ｎ型）エピタ
キシャル層を成長させた半導体基板に三重拡散構造のコ
レクタを一導電型とする縦型トランジスタ（PNPトラン
ジスタ）を組込んだリニアICなどの半導体装置に関す
る。

〔従来の技術〕

リニアICなどの半導体装置に組込まれたトランジスタ
には、ベース幅の制御が容易で周波数特性も良好な三重
拡散構造のものがある。

この三重拡散構造の縦型PNPトランジスタを組込んだ
半導体装置の従来例を第５図及び第６図に示し説明す
る。

同図において、（１）は半導体基板で、Ｐ型のサブス
トレート（２）上にN^-型のエピタキシャル層（３）を成
長させたものである。（４）は上記半導体基板（１）の
サブストレート（２）とエピタキシャル層（３）間に形
成したN⁺型の埋込層、（５）は上記エピタキシャル層
（３）の埋込層（４）上に形成したP⁺型の埋込層、
（６）はエピタキシャル層（３）の埋込層（５）上に不
純物拡散して形成されたＰ型のコレクタ領域、（７）は
上記コレクタ領域（６）内に不純物拡散して形成された
Ｎ型のベース領域、（８）は上記ベース領域（７）内に
不純物拡散して形成されたＰ型のエミッタ領域である。
（９）は上記コレクタ領域（６）、ベース領域（７）及
びエミッタ領域（８）からなる縦型PNPトランジスタ（1
0）の外周に形成されたＰ型のアイソレーション領域、
（11）は上記アイソレーション領域（９）の内側でトラ
ンジスタ（10）を囲繞する部位に形成されたN⁺型の寄生
ストッパ領域で、この高濃度層を介在させることにより
コレクタ領域（６）、エピタキシャル層（３）及びアイ
ソレーション領域（９）からなるPNP構造の寄生トラン
ジスタが形成されることを抑制している。（12）は半導
体基板（１）の表面に形成された酸化絶縁膜、（13）
（14）は酸化絶縁膜（12）のベース領域（７）及びエミ
ッタ領域（８）と対応する部位を窓明けし、その開口部
にAl蒸着などにより被着形成したベース電極及びエミッ
タ電極、（15）は酸化絶縁膜（12）のコレクタ領域
（６）及び寄生ストッパ領域（11）と対応する部位を窓
明けし、両開口部に跨がってAl蒸着などにより被着形成
したバイアス電極である。

上記バイアス電極（15）について具体的に説明する。
寄生ストッパ領域（11）はＰ型サブストレート（２）す
なわちＰ型のアイソレーション領域（９）の電位に対し
て高電位のコレクタ領域（６）とバイアス接続されて、
コレクタ領域（６）と同電位の高電位に引き上げられ
る。寄生ストッパ領域（11）は高電位の方が好ましく、
エミッタ領域（８）の方がより効果がある。しかしなが
ら、寄生トランジスタ効果が問題となるのは、縦型PNP
トランジスタ（10）がONとなっている時であるので、エ
ミッタ領域（８）とコレクタ領域（６）との電位は近似
しており、コレクタ領域（６）と接続してもさほど効果
に差はない。この寄生ストッパ領域（11）とコレクタ領
域（６）との電気的な接続は、第５図に示すように半導
体基板（１）表面の酸化絶縁膜（12）（第５図では図示
省略）のコレクタ領域（６）と対応する一部に接合部
（ａ）（図示斜線部分）を形成し、一方、寄生ストッパ
領域（11）と対応する上記接合部（ａ）の近傍部位にバ
イアス電極（15）との接合部（ｂ）（図中斜線部分）を
形成し、この両接合部（ａ）（ｂ）に跨がってAl蒸着な
どによりバイアス電極（15）を被着することにより行わ
れる。

〔発明が解決しようとする課題〕

ところで、前述した半導体装置では、寄生トランジス
タの形成を可及的に抑制するために高濃度の寄生ストッ
パ領域（11）をトランジスタ（10）の外周でアイソレー
ション領域（９）の内側に設けている。しかしながら、
コレクタ領域（６）の接合部（ａ）を介して電気的に接
続される寄生ストッパ領域（11）の接合部（ｂ）が上記
接合部（ａ）の近傍位置にあってその接合部面積が小さ
く寄生ストッパ領域（11）の一部分だけにもうけられて
いたため、次のような問題点があった。即ち、第５図に
示すように、寄生ストッパ領域（11）のバイアス電極
（15）との接合部（ｂ）から最も離隔した最遠部（ｐ）
では、寄生ストッパ領域（11）自体の抵抗分により上記
接合部（ａ）と電位差が生じて寄生トランジスタが形成
され易く、サブストレート（２）に漏れ電流が流れ易く
なり、寄生トランジスタの制御効果に改善の余地が有る
という問題があった。

この点に関し、さらに詳細に説明する。最遠部（Ｐ）
の近くでのこの構造を等価回路で表せば、ベース電極
（13）とエミッタ電極（14）とコレクタ電極（15）とを
有する本来のPNPトランジスタ（10）と、そのベース領
域（７）をエミッタに、コレクタ領域（５及び６）をベ
ースに、埋込層（４）及びエピタキシャル層（３）及び
寄生ストッパ領域（11）をコレクタとするNPNトランジ
スタ（Q1）と、コレクタ領域（５及び６）をエミッタ
に、埋込層４及びエピタキシャル層３及び寄生ストッパ
領域（11）をベースに、サブストレート（２）及びアイ
ソレーション領域（９）をコレクタとするPNPトランジ
スタQ2とを第７図のように構成したものである。

ここで抵抗ｒはバイアス電極（15）の寄生ストッパ領
域（11）との接合部（ｂ）から最遠部（Ｐ）あたりまで
の抵抗をあらわす。

ここでトランジスタ（10）が飽和した場合、すなわち
エミッタ電極（14）が高電位（たとえば電源電圧）でベ
ース電極（13）が低電位となると、コレクタ電極（15）
は高電位となり、トランジスタ（Q1）がONし、トランジ
スタQ2のベース電位を低くし、Q2に電流を流す。

したがって、その電流はトランジスタ（10）のコレク
タからサブストレート（２）へのリーク電流となる。こ
のリーク電流を少なくするために寄生のトランジスタ
（Q2）のhFEを小さくすべく高濃度なＮ型の埋込層
（４）及び寄生ストッパ領域（11）をトランジスタ（1
0）をとりかこむように設けるとともに、コレクタ領域
（６）と寄生ストッパ領域（11）（トランジスタ（Q2）
のエミッタとベース）をバイアス電極（15）でショート
する。しかしながら、バイアス電極（15）と寄生ストッ
パ領域（11）との接合部（ｂ）から遠い部分においては
抵抗ｒが生じトランジスタQ2を完全に抑制することがで
きない。

そこで、本発明は上記問題点に鑑みて提案されたもの
で、その目的とするところは簡便な手段により寄生トラ
ンジスタの形成を可及的に抑制し得る半導体装置を提供
することにある。

〔課題を解決するための手段〕

本発明における上記目的を達成するための技術的手段
は、一導電型サブストレート上に他導電型エピタキシャ
ル層を成長させた半導体基板の一部を一導電型アイソレ
ーション領域によって囲繞して形成した島内に一導電型
コレクタ領域、他導電型ベース領域及び一導電型エミッ
タ領域を拡散形成した三重拡散構造のトランジスタの外
周で上記アイソレーション領域の内側で上記トランジス
タを囲繞する部位に高濃度な他導電型でなり寄生トラン
ジスタの形成を抑制する寄生ストッパ領域を上記トラン
ジスタの底部の他導電型埋込層に接続して設けたもので
あって、上記コレクタ或はエミッタ領域と上記寄生スト
ッパ領域とを同電位に接続したバイアス電極の上記寄生
ストッパ領域との接合部を上記寄生ストッパ領域に沿っ
て延在させたことを特徴とする半導体装置である。

〔作用〕

本発明に係る半導体装置では、エミッタ領域或はコレ
クタ領域と寄生ストッパ領域とを同電位に接続するバイ
アス電極と、寄生ストッパ領域との接合部を、寄生スト
ッパ領域に沿って延在させたことにより、寄生ストッパ
領域の、高電位電極との接合部から最も離隔した最遠部
を含む各部で、上記高電位電極との接合部との間での寄
生ストッパ領域の抵抗分により生ずる電位差を小さくす
ることができて漏れ電流が流れにくくなり、寄生トラン
ジスタの形成阻止が容易に実現できる。

〔実施例〕

本発明に係る半導体装置の実施例を第１図乃至第４図
を参照しながら説明する。

第１図及び第２図に示す一実施例の半導体装置におい
て、（21）は半導体基板で、Ｐ型のサブストレート（2
2）上にN^-型のエピタキシャル層（23）を成長させたも
のである。（24）は上記半導体基板（21）のサブストレ
ート（22）とエピタキシャル層（23）間に形成したN⁺型
の埋込層、（25）は上記エピタキシャル層（23）の埋込
層（24）上に形成したP⁺型の埋込層で、例えば１×10¹⁷
atoms/cm³の不純物濃度を有する。（26）はエピタキシ
ャル層（23）の埋込層（25）上に不純物拡散して形成さ
れたＰ型のコレクタ領域で、例えば１×10¹⁵〜１×10¹⁶
atoms/cm³の不純物濃度を有する。（27）は上記コレク
タ領域（26）内に不純物拡散して形成されたＮ型のベー
ス領域で、例えば１×10¹⁷atoms/cm³の不純物濃度を有
する。（28）は上記ベース領域（27）内に不純物拡散し
て形成されたＰ型のエミッタ領域で、例えば１×10²⁰at
oms/cm³の不純物濃度を有する。（29）は上記コレクタ
領域（26）、ベース領域（27）及びエミッタ領域（28）
からなる縦型PNPトランジスタ（30）の外周に形成され
たＰ型アイソレーション領域、（31）は上記アイソレー
ション領域（29）の内側でトランジスタ（30）を囲繞す
る部位に形成されたN⁺型の寄生ストッパ領域で、例えば
１×10¹⁶〜１×10¹⁷atoms/cm³の不純物濃度を有する高
濃度層を介在させることによりコレクタ領域（26）、エ
ピタキシャル層（23）及びアイソレーション領域（29）
からなるPNP構造の寄生トランジスタが形成されること
を抑制している。（32）は半導体基板（21）の表面に形
成された酸化絶縁膜、（33）、（34）は酸化絶縁膜（3
2）のベース領域（27）及びエミッタ領域（28）と対応
する部位を窓明けし、その接合部にAl蒸着などにより被
着形成したベース電極及びエミッタ電極、（35）は酸化
絶縁膜（32）のコレクタ領域（26）及び寄生ストッパ領
域（31）と対応する部位を窓明けし、両接合部に跨がっ
てAl蒸着などにより被着形成したバイアス電極である。

本発明の特徴は上記寄生ストッパ領域（31）のバイアス
電極（35）の引出し構造にある。即ち、コレクタ領域
（26）とバイアス接続されてそのコレクタ領域（26）と
同電位の高電位に引上げられて寄生ストッパ領域（31）
の、上記コレクタ領域（26）との電気的な接続は、第１
図に示すように半導体基板（21）表面の酸化絶縁膜（3
2）（第１図では図示省略）のコレクタ領域（26）と対
応する一部に形成した接合部（ａ）（図中斜線部分）に
対して、上記酸化絶縁膜（32）の寄生ストッパ領域（3
1）と対応する全周部位に亘ってバイアス電極（35）と
の接合部（ｃ）（図中斜線部分）を形成し、この両接合
部（ａ）（ｃ）を塞ぐと共に両接合部（ａ）（ｃ）に跨
がるAl蒸着などによりバイアス電極（35）を被着するこ
とにより行われる。

このように、全周に亘る接合部（ｃ）との形成によ
り、寄生ストッパ領域（31）とバイアス電極（35）との
接合部面積が増大することから、接合部（ａ）から最も
離隔した最遠部（ｐ）を含む各部では寄生ストッパ領域
（31）自体の抵抗分が可及的に小さくなり、上記接合部
（ａ）との電位差を減少させることができて寄生トラン
ジスタが形成され難くなり、サブストレート（22）に漏
れ電流も流れ難くなる。本出願人による実験結果によれ
ば、バイアス電極（35）との接合部（ｃ）を寄生ストッ
パ領域（31）の全周に亘って形成した場合、接合部
（ａ）から最遠部（ｐ）までの抵抗値が、従来品で378
Ωあったのに対し、本発明品では25Ω程度まで減少し、
その結果、サブストレート（22）への漏れ電流が、従来
品では15mAあったのに対し、本発明品では0.1mAまで小
さくなった。

上述した実施例のように高電位電極がコレクタ電極で
あり、寄生ストッパ領域（31）を上記コレクタ領域（2
6）とバイアス接続して同電位に設定する場合には、第
３図及び第４図に示す変形例のような構造にすることも
可能である。即ち、同図に示すように寄生ストッパ領域
（31′）をトランジスタ（30）のコレクタ領域（26）に
接合させるように形成し、酸化絶縁膜（32）（第２図参
照）を介在させることなくバイアス電極（35′）を全周
に亘って被着させることができ、寄生ストッパ領域（3
1′）の外形寸法を小さくでき、接合部（ａ）から最遠
部（ｐ）までの距離、換言すれば抵抗値がより一層小さ
くなって、サブストレート（22）への漏れ電流が大幅に
減少すると共に、アイソレーション領域（29）で囲まれ
た面積の縮小化ができ半導体装置の集積度も上げられ
る。

尚、上記実施例では、寄生ストッパ領域とバイアス電
極との接合部を寄生ストッパ領域の全周に亘って形成し
たが、本発明はこれに限定されることなく、必ずしも全
周でなくても部分的に延在するようにしてもよい。

また、本発明はＰ型サブストレートを用いるICのPNP
型トランジスタにもＮ型サブストレートを用いるICのNP
N型トランジスタについても適用可能であるのは勿論で
ある。また、寄生ストッパ領域は、図示するようにコレ
クタ領域に接続することに限定されず、Ｐ型のアイソレ
ーション領域内に設けたＮ型の寄生ストッパ領域の場合
は、最も高電位の領域に接続すると寄生トランジスタの
制御効果が大きい。

Ｎ型のアイソレーション領域内に設けたＰ型の寄生ス
トッパ領域であれば、最も低電位領域に接続すればよ
い。

〔発明の効果〕

本発明に係る半導体装置によれば、三重拡散形成した
トランジスタのコレクタ或はエミッタ領域とバイアス電
極により同電位に接続した寄生ストッパ領域のバイアス
電極との接合部を寄生ストッパ領域に沿って延在させた
ので、寄生トランジスタの形成を可及的に抑制して漏れ
電流を大幅に減少させることができ、信頼性の高い良品
質の半導体装置を提供できる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の一実施例を示す平面
図、第２図は第１図のＡ−Ａ線に沿う拡大断面図、第３
図は本発明の変形例を示す平面図、第４図は第３図のＢ
−Ｂ線に沿う拡大断面図である。第５図は半導体装置の従来例を示す平面図、第６図は第
５図のＣ−Ｃ線に沿う拡大断面図である。第７図は第５図、第６図に示す半導体装置の等価回路で
ある。（21）……半導体基板、（22）……サブストレート、
（23）……エビタキシャル層、（24）……埋込層、（2
6）……コレクタ領域、（27）……ベース電極、（28）
……エミッタ領域、（29）……アイソレーション領域、
（30）……トランジスタ、（31）（31′）……寄生スト
ッパ領域、（35）（35′）……バイアス電極、（ｃ）…
…バイアス電極との接合部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭51−139282（ＪＰ，Ａ) 特開昭61−51842（ＪＰ，Ａ) 特開平２−36558（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】一導電型サブストレート上に他導電型エピ
タキシャル層を成長させた半導体基板の一部を一導電型
アイソレーション領域によって囲繞して形成した島内に
一導電型コレクタ領域、他導電型ベース領域及び一導電
型エミッタ領域を拡散形成した三重拡散構造のトランジ
スタの外周で上記アイソレーション領域の内側で上記ト
ランジスタを囲繞する部位に高濃度な他導電型でなり寄
生トランジスタの形成を抑制する寄生ストッパ領域を上
記トランジスタの底部の他導電型埋込層に接続して設け
たものであって、上記コレクタ或はエミッタ領域と上記
寄生ストッパ領域とを同電位に接続したバイアス電極の
上記寄生ストッパ領域との接合部を上記寄生ストッパ領
域に沿って延在させたことを特徴とする半導体装置。