JPH088517B2 - エコーキヤンセラ回路 - Google Patents
エコーキヤンセラ回路Info
- Publication number
- JPH088517B2 JPH088517B2 JP63144670A JP14467088A JPH088517B2 JP H088517 B2 JPH088517 B2 JP H088517B2 JP 63144670 A JP63144670 A JP 63144670A JP 14467088 A JP14467088 A JP 14467088A JP H088517 B2 JPH088517 B2 JP H088517B2
- Authority
- JP
- Japan
- Prior art keywords
- tap coefficient
- difference
- echo
- product
- coefficient difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はペアケーブルを使用した２線全二重データ伝
送に使用するエコーキャンセラ回路に関するものであ
る。
送に使用するエコーキャンセラ回路に関するものであ
る。
従来、加入者線などによる２線全二重データ伝送にお
いて、２線−４線変換用のハイブリッド回路を介して生
じるエコー信号を消去するためにエコーキャンセラ回路
が使用されている。従来のエコーキャンセラ回路はトラ
ンスバーサルフィルタを用いて実現されており、このト
ランスバーサルフィルタのタップ係数メモリにはエコー
インパルス応答値が記憶保持されている。
いて、２線−４線変換用のハイブリッド回路を介して生
じるエコー信号を消去するためにエコーキャンセラ回路
が使用されている。従来のエコーキャンセラ回路はトラ
ンスバーサルフィルタを用いて実現されており、このト
ランスバーサルフィルタのタップ係数メモリにはエコー
インパルス応答値が記憶保持されている。
しかしながら、上記の従来のエコーキャンセラ回路は
各タップ係数メモリにエコーインパルスそのもの記憶保
持しているため、次のような課題を有している。
各タップ係数メモリにエコーインパルスそのもの記憶保
持しているため、次のような課題を有している。
つまり、通常のエコーインパルス応答波形は長く尾を
引く波形となっており、このエコーテール部分は極めて
遅い時間変化をする。すなわち、エコーのインパルス応
答のサンプル値系列をhiとすると、 hn−hn+1≪h0（ｎが大きいとき） となる。
引く波形となっており、このエコーテール部分は極めて
遅い時間変化をする。すなわち、エコーのインパルス応
答のサンプル値系列をhiとすると、 hn−hn+1≪h0（ｎが大きいとき） となる。
従来のエコーキャンセラ回路はエコーの持つ上記の性
質を全く利用しておらず、hnのｎが小さいところのタッ
プ係数メモリサイズと、ｎが大きく変化が少ないところ
でのタップ係数メモリサイズとは同一となっているた
め、エコーのインパルス応答が長く尾を引く場合にはイ
ンパルス長に比例したメモリサイズの増加となり、回路
規模の増大を招くという課題を有している。
質を全く利用しておらず、hnのｎが小さいところのタッ
プ係数メモリサイズと、ｎが大きく変化が少ないところ
でのタップ係数メモリサイズとは同一となっているた
め、エコーのインパルス応答が長く尾を引く場合にはイ
ンパルス長に比例したメモリサイズの増加となり、回路
規模の増大を招くという課題を有している。
本発明はこのような課題を解決するためになされたも
ので、送信データシンボルを順次記憶するＮ段のシフト
レジスタと、残留エコー信号とステップサイズと第１段
目のシフトレジスタの入力データシンボルとの積を算出
し、この積と予め記憶しているエコーインパルス応答の
隣接するサンプル値間の差を示すタップ係数差との差を
新たなタップ係数差として記憶更新する第１のタップ係
数差メモリと、この第１のタップ係数差メモリの出力と
第１段目のシフトレジスタの入力データシンボルとの積
を算出する第１の乗算手段と、各シフトレジスタに対応
して設けられ、残留エコー信号とステップサイズと第ｎ
段目（ｎ＝１〜Ｎ）のシフトレジスタの入出力データシ
ンボル差との積を算出し、この積を予め記憶しているエ
コーインパルス応答の隣接するサンプル値間の差を示す
タップ係数差との差を新たなタップ係数差としてそれぞ
れ記憶更新する第ｎ＋１のタップ係数差メモリと、各シ
フトレジスタに対応して設けられ、第ｎおよび第ｎ＋１
のタップ係数差メモリの出力の和と第ｎ段目のシフトレ
ジスタの出力データシンボルとの積をそれぞれ算出する
第ｎ＋１の乗算手段と、すべての乗算手段からの出力の
加算合計をエコー信号から減算することによりエコー信
号を消去する減算手段とを備えるものである。
ので、送信データシンボルを順次記憶するＮ段のシフト
レジスタと、残留エコー信号とステップサイズと第１段
目のシフトレジスタの入力データシンボルとの積を算出
し、この積と予め記憶しているエコーインパルス応答の
隣接するサンプル値間の差を示すタップ係数差との差を
新たなタップ係数差として記憶更新する第１のタップ係
数差メモリと、この第１のタップ係数差メモリの出力と
第１段目のシフトレジスタの入力データシンボルとの積
を算出する第１の乗算手段と、各シフトレジスタに対応
して設けられ、残留エコー信号とステップサイズと第ｎ
段目（ｎ＝１〜Ｎ）のシフトレジスタの入出力データシ
ンボル差との積を算出し、この積を予め記憶しているエ
コーインパルス応答の隣接するサンプル値間の差を示す
タップ係数差との差を新たなタップ係数差としてそれぞ
れ記憶更新する第ｎ＋１のタップ係数差メモリと、各シ
フトレジスタに対応して設けられ、第ｎおよび第ｎ＋１
のタップ係数差メモリの出力の和と第ｎ段目のシフトレ
ジスタの出力データシンボルとの積をそれぞれ算出する
第ｎ＋１の乗算手段と、すべての乗算手段からの出力の
加算合計をエコー信号から減算することによりエコー信
号を消去する減算手段とを備えるものである。
タップ係数メモリにはサンプル値の全情報ではなく、
隣接するサンプル値との差情報のみが記憶される。
隣接するサンプル値との差情報のみが記憶される。
次に本発明について図面を参照して以下に説明する。
まず、本実施例の説明に入る前に本実施例の背景とな
る技術について簡単に説明する。
る技術について簡単に説明する。
エコーキャンセラをトランスバーサルフィルタにより
実現する場合、キャンセル信号Enは以下の式で実現でき
る。
実現する場合、キャンセル信号Enは以下の式で実現でき
る。
ただし、▲ｃi n▼;i番目のタップ係数 ak;k番目の送信データシンボル（ｋ＝ｎ−ｉ） タップ係数ciの推定方式としては各種提案されている
が、最も一般的に使用されてるMSE法を使用すると以下
のようになる。
が、最も一般的に使用されてるMSE法を使用すると以下
のようになる。
ただし、α；ステップサイズ en;残留エコー この式より次の式が導かれる。
とおくと、式は次の式のように表せられる。
この式を回路を実現したものが図であり、同図は本
発明の一実施例を表すものである。
発明の一実施例を表すものである。
同図において、1,2は２段のシフトレジスタを構成す
るデータシンボルレジスタ、３〜５はエコーインパルス
応答の隣接サンプル値の差を記憶するトランスバーサル
フィルタのタップ係数差メモリ、６〜14は入力される２
つの信号の和を取って出力する加算回路、15〜21は入力
される２つの信号の積を取って出力する乗算回路であ
る。
るデータシンボルレジスタ、３〜５はエコーインパルス
応答の隣接サンプル値の差を記憶するトランスバーサル
フィルタのタップ係数差メモリ、６〜14は入力される２
つの信号の和を取って出力する加算回路、15〜21は入力
される２つの信号の積を取って出力する乗算回路であ
る。
タップ係数差メモリ３〜５には、隣接タップとの差が として記憶保持されており、このため、エコーの変化が
小さいエコーテール部での必要語長は少なくなるため、
メモリすべき情報量は削減される。
小さいエコーテール部での必要語長は少なくなるため、
メモリすべき情報量は削減される。
次に同図を参照しながら動作について以下に説明す
る。なお、同図においてはシフトレジスタは２段で構成
されているが、以下の説明では一般的なものを想定して
Ｎ段のシフトレジスタについて説明することとする。
る。なお、同図においてはシフトレジスタは２段で構成
されているが、以下の説明では一般的なものを想定して
Ｎ段のシフトレジスタについて説明することとする。
一般的には、送信データシンボルakは各シフトレジス
タ1,2・・・Ｎに入力され、各シフトレジスタの隣接レ
ジスタ中のデータシンボルakの差（bn-i（an-i−
an-i+1））が取られる。そして、エコーキャンセル後の
残留エコー信号enとステップサイズαとの積が取られ
（α・en）、この乗算結果とデータシンボルakの差との
積が取られ（α・en・bn-i）、続いて、タップ係数差メ
モリ３〜５の内容 との和が取られ この和演算の結果がタップ係数差メモリに再び記憶され
てタップ係数差メモリの内容が更新される。
タ1,2・・・Ｎに入力され、各シフトレジスタの隣接レ
ジスタ中のデータシンボルakの差（bn-i（an-i−
an-i+1））が取られる。そして、エコーキャンセル後の
残留エコー信号enとステップサイズαとの積が取られ
（α・en）、この乗算結果とデータシンボルakの差との
積が取られ（α・en・bn-i）、続いて、タップ係数差メ
モリ３〜５の内容 との和が取られ この和演算の結果がタップ係数差メモリに再び記憶され
てタップ係数差メモリの内容が更新される。
次に、各入力データシンボルに沿って説明する。
残留エコー信号enとステップサイズαとの積が乗算回
路15において取られ、第１のレジスタ１の入力データシ
ンボルanとこの乗算結果との積が乗算回路16において取
られる。さらに、この乗算結果とタップ係数差メモリ３
の内容との和とが加算回路８において取られ、この和の
演算結果は第１番目のレジスタ１に対応したタップ係数
差メモリ３に再び記憶され、タップ係数差メモリ３の内
容は更新される。そして、レジスタ１の入力データシン
ボルanとタップ係数差メモリ３の内容▲Ｄ0 n▼との積が
乗算回路19において取られ、この乗算結果は第１番目の
タップ出力信号となる。
路15において取られ、第１のレジスタ１の入力データシ
ンボルanとこの乗算結果との積が乗算回路16において取
られる。さらに、この乗算結果とタップ係数差メモリ３
の内容との和とが加算回路８において取られ、この和の
演算結果は第１番目のレジスタ１に対応したタップ係数
差メモリ３に再び記憶され、タップ係数差メモリ３の内
容は更新される。そして、レジスタ１の入力データシン
ボルanとタップ係数差メモリ３の内容▲Ｄ0 n▼との積が
乗算回路19において取られ、この乗算結果は第１番目の
タップ出力信号となる。
このように、タップ係数差メモリのうち、Ｎ段のシフ
トレジスタの中の第１番目のレジスタ１の入出力の差に
対する演算結果を保持しているタップ係数差メモリ３を
第１のタップ係数差メモリとし、同様にして、第ｎ番目
のレジスタの入出力の差に対する演算結果を保持してい
るタップ係数差メモリを第ｎのタップ係数差メモリとし
たとき、第１のタップ係数差メモリの内容と第２のタッ
プ係数差メモリの内容とを加算回路13において和演算
し、同様に、この和演算結果と第３のタップ係数差メモ
リの内容とを加算回路14において和演算する。引き続き
同様に演算して第１から第ｎのタップ係数差メモリの内
容を合計したものを第ｎのタップ係数とする。そして、
第ｎ番目のシフトレジスタから出力されるデータシンボ
ルとこの第ｎのタップ係数との積が取られて第ｎ番目の
タップ出力信号となる。
トレジスタの中の第１番目のレジスタ１の入出力の差に
対する演算結果を保持しているタップ係数差メモリ３を
第１のタップ係数差メモリとし、同様にして、第ｎ番目
のレジスタの入出力の差に対する演算結果を保持してい
るタップ係数差メモリを第ｎのタップ係数差メモリとし
たとき、第１のタップ係数差メモリの内容と第２のタッ
プ係数差メモリの内容とを加算回路13において和演算
し、同様に、この和演算結果と第３のタップ係数差メモ
リの内容とを加算回路14において和演算する。引き続き
同様に演算して第１から第ｎのタップ係数差メモリの内
容を合計したものを第ｎのタップ係数とする。そして、
第ｎ番目のシフトレジスタから出力されるデータシンボ
ルとこの第ｎのタップ係数との積が取られて第ｎ番目の
タップ出力信号となる。
このようにしてｎ＝１〜Ｎについて行われた演算結果
を加算回路11にて全て加算することによりエコーキャン
セル信号Enが発生され、エコー信号は加算回路12にてこ
のエコーキャンセル信号Enと加算されて消去される。
を加算回路11にて全て加算することによりエコーキャン
セル信号Enが発生され、エコー信号は加算回路12にてこ
のエコーキャンセル信号Enと加算されて消去される。
以上説明したしように本発明は、タップ係数メモリに
エコーインパルス応答の隣接サンプル値の差を記憶保持
するようにしたことにより、タップ係数メモリにはサン
プル値の全情報ではなく、隣接するサンプル値との差情
報のみが記憶される。このため、係数用レジスタの必要
語長を削減することが可能となり、メモリすべき情報量
が減少されて必要となるメモリ容量は小さくなり、従っ
て構成回路は簡略化されて機器の小型化に貢献されると
いう効果を有する。
エコーインパルス応答の隣接サンプル値の差を記憶保持
するようにしたことにより、タップ係数メモリにはサン
プル値の全情報ではなく、隣接するサンプル値との差情
報のみが記憶される。このため、係数用レジスタの必要
語長を削減することが可能となり、メモリすべき情報量
が減少されて必要となるメモリ容量は小さくなり、従っ
て構成回路は簡略化されて機器の小型化に貢献されると
いう効果を有する。
図は本発明の一実施例を表す論理回路図である。 1,2……シフトレジスタ、３〜５……タップ係数差メモ
リ、６〜14……加算回路、15〜21……乗算回路。
リ、６〜14……加算回路、15〜21……乗算回路。
Claims (1)
- 【請求項１】２線全二重データ伝送に使用され、タップ
係数としてエコーインパルス応答値を用いたトランスバ
ーサルフィルタを有し、送信データシンボルおよび残留
エコー信号に基づいてトランスバーサルフィルタにより
生成した疑似的エコー信号を用いて、２線−４線変換用
のハイブリッド回路で受信信号内に生じたエコー信号を
消去するエコーキャンセラ回路において、 送信データシンボルを順次記憶するＮ段のシフトレジス
タと、 残留エコー信号とステップサイズと第１段目のシフトレ
ジスタの入力データシンボルとの積を算出し、この積と
予め記憶しているエコーインパルス応答の隣接するサン
プル値間の差を示すタップ係数差との差を新たなタップ
係数差として記憶更新する第１のタップ係数差メモリ
と、 この第１のタップ係数差メモリの出力と第１段目のシフ
トレジスタの入力データシンボルとの積を算出する第１
の乗算手段と、 前記各シフトレジスタに対応して設けられ、残留エコー
信号とステップサイズと第ｎ段目（ｎ＝１〜Ｎ）のシフ
トレジスタの入出力データシンボル差との積を算出し、
この積と予め記憶しているエコーインパルス応答の隣接
するサンプル値間の差を示すタップ係数差との差を新た
なタップ係数差としてそれぞれ記憶更新する第ｎ＋１の
タップ係数差メモリと、 前記各シフトレジスタに対応して設けられ、前記第ｎお
よび第ｎ＋１のタップ係数差メモリの出力の和と第ｎ段
目のシフトレジスタの出力データシンボルとの積をそれ
ぞれ算出する第ｎ＋１の乗算手段と、 すべての前記乗算手段からの出力の加算合計をエコー信
号から減算することによりエコー信号を消去する減算手
段とを備えることを特徴とするエコーキャンセラ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144670A JPH088517B2 (ja) | 1988-06-14 | 1988-06-14 | エコーキヤンセラ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144670A JPH088517B2 (ja) | 1988-06-14 | 1988-06-14 | エコーキヤンセラ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01314034A JPH01314034A (ja) | 1989-12-19 |
| JPH088517B2 true JPH088517B2 (ja) | 1996-01-29 |
Family
ID=15367504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144670A Expired - Lifetime JPH088517B2 (ja) | 1988-06-14 | 1988-06-14 | エコーキヤンセラ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088517B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62116025A (ja) * | 1985-11-15 | 1987-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 音響エコー消去装置 |
-
1988
- 1988-06-14 JP JP63144670A patent/JPH088517B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01314034A (ja) | 1989-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59211313A (ja) | 自動等化器 | |
| JPH0748681B2 (ja) | エコー消去器の係数制御方法 | |
| EP0407962B1 (en) | Adaptive echo canceller | |
| US4694451A (en) | Adaptive digital filter | |
| US6088445A (en) | Adaptive filter system having mixed fixed point or floating point and block scale floating point operators | |
| JP4445041B2 (ja) | 適応デュアルフィルタによるエコーキャンセレーション | |
| US4121296A (en) | Digital signal processing arrangement | |
| JPH088517B2 (ja) | エコーキヤンセラ回路 | |
| US4024358A (en) | Adaptive echo canceller using differential pulse code modulation encoding | |
| JPH01258502A (ja) | デジタル計算装置 | |
| JP2576767B2 (ja) | エコー消去方法およびエコーキャンセラ | |
| KR100248266B1 (ko) | 유한충격응답적응디지탈필터의 탭계수갱신장치 | |
| JPS6252492B2 (ja) | ||
| JPS6347007B2 (ja) | ||
| JPH0555958A (ja) | エコー消去器 | |
| JPS5827418A (ja) | デジタルフイルタ | |
| JPS61189735A (ja) | エコ−キヤンセラ | |
| JPH03171835A (ja) | ディジタル加入者線伝送装置 | |
| JPH06152476A (ja) | 近端漏話キャンセラ | |
| RU2233553C2 (ru) | Устройство для разделения сигналов передачи в дуплексных системах связи | |
| JPH0640618B2 (ja) | エコ−キヤンセラ | |
| JPS6256686B2 (ja) | ||
| JPH0638588B2 (ja) | 反響消去装置 | |
| JPS59122139A (ja) | エコ−制御方式 | |
| JPS5955618A (ja) | トランスバ−サルフイルタ |