JPH09186558A - 発振装置 - Google Patents
発振装置Info
- Publication number
- JPH09186558A JPH09186558A JP8322838A JP32283896A JPH09186558A JP H09186558 A JPH09186558 A JP H09186558A JP 8322838 A JP8322838 A JP 8322838A JP 32283896 A JP32283896 A JP 32283896A JP H09186558 A JPH09186558 A JP H09186558A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- clock signal
- output
- oscillation
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 56
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 244000145845 chattering Species 0.000 abstract description 24
- 230000007257 malfunction Effects 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 スイッチの押下動作によってクロック信号の
発振／停止を行う発振装置において、ノイズ、スイッチ
を操作した場合のチャタリングによる誤動作を防止す
る。 【解決手段】 スイッチ１を１回押すとＣＲ発振回路が
クロック信号２２の発振を開始する。このクロック信号
２２を分周回路で分周するが、クロック信号２４の半周
期をチャタリングが生じている時間、ノイズの時間より
も長くする。そして、クロック信号２４の半周期毎に信
号線２１のレベルを検出し、この検出信号と、スイッチ
１が押される前の状態とによってＣＲ発振回路の発振を
継続するか停止させるかを制御する。
発振／停止を行う発振装置において、ノイズ、スイッチ
を操作した場合のチャタリングによる誤動作を防止す
る。 【解決手段】 スイッチ１を１回押すとＣＲ発振回路が
クロック信号２２の発振を開始する。このクロック信号
２２を分周回路で分周するが、クロック信号２４の半周
期をチャタリングが生じている時間、ノイズの時間より
も長くする。そして、クロック信号２４の半周期毎に信
号線２１のレベルを検出し、この検出信号と、スイッチ
１が押される前の状態とによってＣＲ発振回路の発振を
継続するか停止させるかを制御する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチ手段からのス
イッチパルスに応じてパルスの発振開始と発振停止を行
う発振装置に関するものである。
イッチパルスに応じてパルスの発振開始と発振停止を行
う発振装置に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】プッシ
ュスイッチからのスイッチパルスに応じてパルスの発振
開始と発振停止を行う発振装置は、従来、電子体温計等
の電子機器の動作クロックの供給源として用いられてい
るが、従来のこの種の発振装置においては外来ノイズに
よって誤動作することがあった。
ュスイッチからのスイッチパルスに応じてパルスの発振
開始と発振停止を行う発振装置は、従来、電子体温計等
の電子機器の動作クロックの供給源として用いられてい
るが、従来のこの種の発振装置においては外来ノイズに
よって誤動作することがあった。
【０００３】本発明は、上記の課題を解決するものであ
って、プッシュスイッチを押したとき、及び離したとき
のチャタリングによる誤動作を防止すると共に、外来ノ
イズによる誤動作をも防止することによって、プッシュ
スイッチの押下動作の繰り返しにより誤動作なく発振の
開始と停止を繰り返すことができる発振装置を提供する
ことを目的とするものである。
って、プッシュスイッチを押したとき、及び離したとき
のチャタリングによる誤動作を防止すると共に、外来ノ
イズによる誤動作をも防止することによって、プッシュ
スイッチの押下動作の繰り返しにより誤動作なく発振の
開始と停止を繰り返すことができる発振装置を提供する
ことを目的とするものである。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の発振装置は、スイッチパルスを発生させ
るスイッチ手段と、前記スイッチ手段のスイッチパルス
に基づいてパルスの発振開始と発振停止を行う発振手段
とを備える発振装置であって、前記発振手段から発振さ
れたパルスを計数して所定の周期を有する検出パルスを
出力する検出パルス出力手段と、前記検出パルス出力手
段からの検出パルスに基づいてスイッチパルスが検出パ
ルスの時間持続したか否かを判定する判定手段と、前記
発振手段がパルスを発振している状態を第１の状態、前
記発振手段がパルスの発振を停止している状態を第２の
状態として、第１の状態にある場合に前記判定手段によ
って次のスイッチパルスが所定の時間持続されたことが
判定されたときには前記発振手段の発振を停止して第２
の状態を保持し、第２の状態にある場合に前記判定手段
によって次のスイッチパルスが所定の時間持続されたこ
とが判定されたときには前記発振手段に発振を開始させ
て第１の状態を保持する状態保持手段とを備えることを
特徴とする。
めに、本発明の発振装置は、スイッチパルスを発生させ
るスイッチ手段と、前記スイッチ手段のスイッチパルス
に基づいてパルスの発振開始と発振停止を行う発振手段
とを備える発振装置であって、前記発振手段から発振さ
れたパルスを計数して所定の周期を有する検出パルスを
出力する検出パルス出力手段と、前記検出パルス出力手
段からの検出パルスに基づいてスイッチパルスが検出パ
ルスの時間持続したか否かを判定する判定手段と、前記
発振手段がパルスを発振している状態を第１の状態、前
記発振手段がパルスの発振を停止している状態を第２の
状態として、第１の状態にある場合に前記判定手段によ
って次のスイッチパルスが所定の時間持続されたことが
判定されたときには前記発振手段の発振を停止して第２
の状態を保持し、第２の状態にある場合に前記判定手段
によって次のスイッチパルスが所定の時間持続されたこ
とが判定されたときには前記発振手段に発振を開始させ
て第１の状態を保持する状態保持手段とを備えることを
特徴とする。
【０００５】
【発明の実施の形態】以下、図面を参照しつつ発明の実
施の形態について説明する。なお、以下においてはＤ型
フリップフロップ（以下、単にＦＦと記す）の二つの出
力のうち、図においてＱの上にバーを付した出力につい
ては便宜的にＱバー出力と記載することにする。
施の形態について説明する。なお、以下においてはＤ型
フリップフロップ（以下、単にＦＦと記す）の二つの出
力のうち、図においてＱの上にバーを付した出力につい
ては便宜的にＱバー出力と記載することにする。
【０００６】図１は本発明に係る発振装置の一実施形態
を示す図である。この発振装置では、電源電圧Ｖssに接
続された抵抗２と電源電圧Ｖddに接続されたプッシュス
イッチ１（以下、単にスイッチ１と記す）の接続点をＦ
Ｆ３及びＦＦ４の各Ｄ入力端子と、ＦＦ１０のＲ（リセ
ット）入力端子へ与える。ＦＦ３のＣＬ（クロック）入
力端子にはＦＦ２０のＱ出力２４が与えられ、ＦＦ４の
ＣＬ入力端子にはＦＦ２０のＱ出力２４をインバーター
５により反転した信号が与えられる。
を示す図である。この発振装置では、電源電圧Ｖssに接
続された抵抗２と電源電圧Ｖddに接続されたプッシュス
イッチ１（以下、単にスイッチ１と記す）の接続点をＦ
Ｆ３及びＦＦ４の各Ｄ入力端子と、ＦＦ１０のＲ（リセ
ット）入力端子へ与える。ＦＦ３のＣＬ（クロック）入
力端子にはＦＦ２０のＱ出力２４が与えられ、ＦＦ４の
ＣＬ入力端子にはＦＦ２０のＱ出力２４をインバーター
５により反転した信号が与えられる。
【０００７】ＦＦ３のＱバー出力２５及びＦＦ４のＱバ
ー出力２６はノア回路６へ与えられ、この出力２７がＦ
Ｆ７のＲ入力端子へ与えられる。ＦＦ７のＤ入力端子に
は電源電圧Ｖddが導入され、そのＣＬ入力端子にはＦＦ
１９のＱ出力２３が与えられている。ＦＦ７のＱバー出
力２８はＦＦ８のＣＬ入力端子およびノア回路９に与え
られる。ＦＦ８のＱバー出力はＦＦ８のＤ入力端子に帰
還されている。即ち、このＦＦ８は１／２分周回路を構
成している。ＦＦ８のＱ出力２９はノア回路９に与えら
れ、このノア回路９の出力３０はＦＦ１０のＤ入力端子
へ与えられる。
ー出力２６はノア回路６へ与えられ、この出力２７がＦ
Ｆ７のＲ入力端子へ与えられる。ＦＦ７のＤ入力端子に
は電源電圧Ｖddが導入され、そのＣＬ入力端子にはＦＦ
１９のＱ出力２３が与えられている。ＦＦ７のＱバー出
力２８はＦＦ８のＣＬ入力端子およびノア回路９に与え
られる。ＦＦ８のＱバー出力はＦＦ８のＤ入力端子に帰
還されている。即ち、このＦＦ８は１／２分周回路を構
成している。ＦＦ８のＱ出力２９はノア回路９に与えら
れ、このノア回路９の出力３０はＦＦ１０のＤ入力端子
へ与えられる。
【０００８】ＦＦ１０のＣＬ入力端子にはクロック信号
２２が与えられ、このＦＦ１０のＱ出力３１は分周回路
を構成している各ＦＦ１７〜２０の各Ｒ入力へ与えられ
る。一方、ＦＦ１０のＱバー出力３２はナンド回路１１
へ与えられる。
２２が与えられ、このＦＦ１０のＱ出力３１は分周回路
を構成している各ＦＦ１７〜２０の各Ｒ入力へ与えられ
る。一方、ＦＦ１０のＱバー出力３２はナンド回路１１
へ与えられる。
【０００９】このナンド回路１１、インバーター１２、
１３、１４、抵抗１５及びコンデンサー１６はＣＲ発振
回路を構成しており、このＣＲ発振回路のインバーター
１４から出力されたクロック信号２２がＦＦ１７〜２０
で構成される分周回路に供給され、分周される。即ち、
ＦＦ１７のＣＬ入力端子にはクロック信号２２が入力さ
れ、ＦＦ１７のＱバー出力はＦＦ１７のＤ入力端子に帰
還され、そのＱ出力はＦＦ１８のＣＬ入力端子に与えら
れる。同様に、ＦＦ１８のＱバー出力はＦＦ１８のＤ入
力端子に帰還され、そのＱ出力は次段のＦＦのＣＬ入力
端子に与えられる。
１３、１４、抵抗１５及びコンデンサー１６はＣＲ発振
回路を構成しており、このＣＲ発振回路のインバーター
１４から出力されたクロック信号２２がＦＦ１７〜２０
で構成される分周回路に供給され、分周される。即ち、
ＦＦ１７のＣＬ入力端子にはクロック信号２２が入力さ
れ、ＦＦ１７のＱバー出力はＦＦ１７のＤ入力端子に帰
還され、そのＱ出力はＦＦ１８のＣＬ入力端子に与えら
れる。同様に、ＦＦ１８のＱバー出力はＦＦ１８のＤ入
力端子に帰還され、そのＱ出力は次段のＦＦのＣＬ入力
端子に与えられる。
【００１０】同様の接続が繰り返され、ＦＦ１９のＣＬ
入力端子には前段のＦＦのＱ出力が入力され、そのＱバ
ー出力はＦＦ１９のＤ入力端子に帰還され、そのＱ出力
２３は次段のＦＦ２０のＣＬ入力端子と、ＦＦ７のＣＬ
入力端子に与えられる。ＦＦ２０のＱバー出力はＦＦ２
０のＤ入力端子に帰還され、そのＱ出力２４は、ＦＦ３
のＣＬ入力端子及びインバーター５を介してＦＦ４のＣ
Ｌ入力端子に与えられる。
入力端子には前段のＦＦのＱ出力が入力され、そのＱバ
ー出力はＦＦ１９のＤ入力端子に帰還され、そのＱ出力
２３は次段のＦＦ２０のＣＬ入力端子と、ＦＦ７のＣＬ
入力端子に与えられる。ＦＦ２０のＱバー出力はＦＦ２
０のＤ入力端子に帰還され、そのＱ出力２４は、ＦＦ３
のＣＬ入力端子及びインバーター５を介してＦＦ４のＣ
Ｌ入力端子に与えられる。
【００１１】なお、図１ではＣＲ発振回路は、ＦＦ１０
のＱバー出力３２がハイレベルのときにクロック信号２
２を発振するものとする。また、図１には図示していな
いが、ＣＲ発振回路の出力であるクロック信号２２は、
当該発振装置が搭載される電子体温計等の電子機器の動
作クロックとして供給されるものであることは当然であ
る。
のＱバー出力３２がハイレベルのときにクロック信号２
２を発振するものとする。また、図１には図示していな
いが、ＣＲ発振回路の出力であるクロック信号２２は、
当該発振装置が搭載される電子体温計等の電子機器の動
作クロックとして供給されるものであることは当然であ
る。
【００１２】以上の構成において、スイッチ１は本発明
におけるスイッチ手段を形成するものであり、ナンド回
路１１、インバーター１２、１３、１４、抵抗１５及び
コンデンサー１６からなるＣＲ発振回路は本発明におけ
る発振手段を形成するものであり、ＦＦ１７〜ＦＦ２０
からなる分周回路は本発明における検出パルス出力手段
を形成するものであり、ＦＦ３、ＦＦ４、インバーター
５及びノア回路６は本発明における判定手段を形成する
ものであり、ＦＦ７、ＦＦ８、ノア回路９、ＦＦ１０は
本発明における状態保持手段を形成するものである。こ
れらの意味は後述する動作の説明からより明らかになる
であろう。
におけるスイッチ手段を形成するものであり、ナンド回
路１１、インバーター１２、１３、１４、抵抗１５及び
コンデンサー１６からなるＣＲ発振回路は本発明におけ
る発振手段を形成するものであり、ＦＦ１７〜ＦＦ２０
からなる分周回路は本発明における検出パルス出力手段
を形成するものであり、ＦＦ３、ＦＦ４、インバーター
５及びノア回路６は本発明における判定手段を形成する
ものであり、ＦＦ７、ＦＦ８、ノア回路９、ＦＦ１０は
本発明における状態保持手段を形成するものである。こ
れらの意味は後述する動作の説明からより明らかになる
であろう。
【００１３】図１に示す発振装置の動作を図２に示すタ
イミングチャートを参照して説明する。
イミングチャートを参照して説明する。
【００１４】いま、ＣＲ発振回路がクロック信号２２を
発振していないとし、この状態においてスイッチ１を押
したとすると、信号線２１のレベルはスイッチパルスに
よってハイレベルとなるので、この立ち上がりのタイミ
ングでＦＦ１０がリセットされ、ＦＦ１０のＱバー出力
３２がハイレベルとなってＣＲ発振回路はクロック信号
２２の発振を開始する。即ち、このスイッチ操作によっ
てナンド回路１１がアクティブ状態となり、ナンド回路
１１、インバーター１２、１３、１４、抵抗１５、コン
デンサー１６で構成されるＣＲ発振回路が発振状態とな
るのである。
発振していないとし、この状態においてスイッチ１を押
したとすると、信号線２１のレベルはスイッチパルスに
よってハイレベルとなるので、この立ち上がりのタイミ
ングでＦＦ１０がリセットされ、ＦＦ１０のＱバー出力
３２がハイレベルとなってＣＲ発振回路はクロック信号
２２の発振を開始する。即ち、このスイッチ操作によっ
てナンド回路１１がアクティブ状態となり、ナンド回路
１１、インバーター１２、１３、１４、抵抗１５、コン
デンサー１６で構成されるＣＲ発振回路が発振状態とな
るのである。
【００１５】そして、このとき同時にＦＦ１０のＱ出力
３１はローレベルとなり、分周回路を構成するＦＦ１７
〜２０のリセットが解除されるので、ＦＦ１７〜２０か
らなる分周回路はクロック信号２２の分周を開始する。
３１はローレベルとなり、分周回路を構成するＦＦ１７
〜２０のリセットが解除されるので、ＦＦ１７〜２０か
らなる分周回路はクロック信号２２の分周を開始する。
【００１６】ＦＦ３はＦＦ２０のＱ出力であるクロック
信号２４をクロック入力とし、クロック信号２４の立ち
下がりエッジでＤ入力端子のレベルを読み込むようにな
されている。従って、スイッチ１が押されている状態で
は、信号線２１はハイレベルであり、従ってＦＦ３のＤ
入力端子はハイレベルとなるので、クロック信号２４の
立ち下がりエッジでハイレベルが読み込まれ、ＦＦ３の
Ｑバー出力２５はローレベルとなる。つまり、このＦＦ
３は、クロック信号２４の立ち下がりエッジのときに信
号線２１のレベルを検出しているということができる。
信号２４をクロック入力とし、クロック信号２４の立ち
下がりエッジでＤ入力端子のレベルを読み込むようにな
されている。従って、スイッチ１が押されている状態で
は、信号線２１はハイレベルであり、従ってＦＦ３のＤ
入力端子はハイレベルとなるので、クロック信号２４の
立ち下がりエッジでハイレベルが読み込まれ、ＦＦ３の
Ｑバー出力２５はローレベルとなる。つまり、このＦＦ
３は、クロック信号２４の立ち下がりエッジのときに信
号線２１のレベルを検出しているということができる。
【００１７】ＦＦ４は、ＦＦ２０のＱ出力であるクロッ
ク信号２４をインバーター５で反転したものをクロック
入力とし、そのクロック入力の立ち下がりエッジでＤ入
力端子のレベルを読み込むようになされている。従っ
て、スイッチ１が押されている状態では、ＦＦ４のＤ入
力端子はハイレベルなので、クロック入力の立ち下がり
エッジでハイレベルが読み込まれ、ＦＦ４のＱバー出力
２６はローレベルとなる。つまり、このＦＦ４は、クロ
ック入力の立ち下がりエッジのときに信号線２１のレベ
ルを検出しているということができる。
ク信号２４をインバーター５で反転したものをクロック
入力とし、そのクロック入力の立ち下がりエッジでＤ入
力端子のレベルを読み込むようになされている。従っ
て、スイッチ１が押されている状態では、ＦＦ４のＤ入
力端子はハイレベルなので、クロック入力の立ち下がり
エッジでハイレベルが読み込まれ、ＦＦ４のＱバー出力
２６はローレベルとなる。つまり、このＦＦ４は、クロ
ック入力の立ち下がりエッジのときに信号線２１のレベ
ルを検出しているということができる。
【００１８】ところで、ＦＦ４のクロック入力はクロッ
ク信号２４を反転したものであるので、ＦＦ４ではクロ
ック信号２４の立ち上がりエッジのときの信号線２１の
レベルを検出しているということができる。一方、ＦＦ
３はクロック信号２４の立ち下がりエッジのときの信号
線２１のレベルを検出しているのであるから、ＦＦ３と
ＦＦ４ではクロック信号２４の半周期毎に信号線２１の
レベルが検出されるということができる。
ク信号２４を反転したものであるので、ＦＦ４ではクロ
ック信号２４の立ち上がりエッジのときの信号線２１の
レベルを検出しているということができる。一方、ＦＦ
３はクロック信号２４の立ち下がりエッジのときの信号
線２１のレベルを検出しているのであるから、ＦＦ３と
ＦＦ４ではクロック信号２４の半周期毎に信号線２１の
レベルが検出されるということができる。
【００１９】ノア回路６は、ＦＦ３のＱバー出力２５と
ＦＦ４のＱバー出力２６とのノア（ＮＯＲ）を取るもの
である。従って、信号線２１のレベルがクロック信号２
４の１周期よりも長い時間ハイレベルまたはローレベル
に保持されている場合には、ノア回路６の出力２７は同
じレベルに保持されることになる。
ＦＦ４のＱバー出力２６とのノア（ＮＯＲ）を取るもの
である。従って、信号線２１のレベルがクロック信号２
４の１周期よりも長い時間ハイレベルまたはローレベル
に保持されている場合には、ノア回路６の出力２７は同
じレベルに保持されることになる。
【００２０】このことから、クロック信号２４の１周期
を適当に選ぶことによって、スイッチ１を押したとき、
あるいは離したときのチャタリングを防止できることが
分かる。つまり、クロック信号２４の半周期をスイッチ
１のチャタリングが生じている時間より長くすれば、ス
イッチ１を押したとき、あるいは離したときにチャタリ
ングが生じたとしても、そのチャタリングによってノア
回路６の出力２７が何度も変化することを回避すること
ができ、チャタリングによる誤動作を防止できるのであ
る。
を適当に選ぶことによって、スイッチ１を押したとき、
あるいは離したときのチャタリングを防止できることが
分かる。つまり、クロック信号２４の半周期をスイッチ
１のチャタリングが生じている時間より長くすれば、ス
イッチ１を押したとき、あるいは離したときにチャタリ
ングが生じたとしても、そのチャタリングによってノア
回路６の出力２７が何度も変化することを回避すること
ができ、チャタリングによる誤動作を防止できるのであ
る。
【００２１】このことは図１に示す回路構成の動作を詳
細に検討すれば明らかである。例えば、クロック信号２
４の半周期をスイッチ１のチャタリングが生じている時
間より長くすれば、図２に示すクロック信号２４の最初
の立ち上がりの時点ではチャタリングは既に収まってい
るから、このクロック信号２４の最初の立ち上がりエッ
ジにおいてＦＦ４はチャタリングによる影響を受けるこ
となくＤ入力端子のハイレベルを読み込むことができる
のである。
細に検討すれば明らかである。例えば、クロック信号２
４の半周期をスイッチ１のチャタリングが生じている時
間より長くすれば、図２に示すクロック信号２４の最初
の立ち上がりの時点ではチャタリングは既に収まってい
るから、このクロック信号２４の最初の立ち上がりエッ
ジにおいてＦＦ４はチャタリングによる影響を受けるこ
となくＤ入力端子のハイレベルを読み込むことができる
のである。
【００２２】さて、スイッチ１が押されている状態では
ノア回路６の出力２７はハイレベルとなるので、ＦＦ７
はリセットされ、そのＱバー出力２８はローレベルから
ハイレベルとなる。このＦＦ７のＱバー出力２８はＦＦ
８のＣＬ入力端子に供給されるが、ＦＦ８はクロック入
力の立ち下がりエッジで状態を反転するようになされて
いるので、このときにはＦＦ８の状態は変化せず、その
Ｑ出力２９は前のレベルを保持する。この場合にはロー
レベルを保持する。
ノア回路６の出力２７はハイレベルとなるので、ＦＦ７
はリセットされ、そのＱバー出力２８はローレベルから
ハイレベルとなる。このＦＦ７のＱバー出力２８はＦＦ
８のＣＬ入力端子に供給されるが、ＦＦ８はクロック入
力の立ち下がりエッジで状態を反転するようになされて
いるので、このときにはＦＦ８の状態は変化せず、その
Ｑ出力２９は前のレベルを保持する。この場合にはロー
レベルを保持する。
【００２３】以上のように、ＦＦ７のＱバー出力２８は
ハイレベルであり、ＦＦ８のＱ出力２９はローレベルで
あるので、このときにはノア回路９の出力３０はローレ
ベルとなる。
ハイレベルであり、ＦＦ８のＱ出力２９はローレベルで
あるので、このときにはノア回路９の出力３０はローレ
ベルとなる。
【００２４】ＦＦ１０は、クロック信号２２の立ち下が
りエッジでＤ入力端子のレベルを読み込むようになされ
ているので、このときにはクロック信号２２の立ち下が
りエッジでＤ入力端子のローレベルを読み込むことにな
り、そのＱバー出力３２はハイレベルとなるので、ＣＲ
発振回路はクロック信号２２の発振を継続することにな
る。
りエッジでＤ入力端子のレベルを読み込むようになされ
ているので、このときにはクロック信号２２の立ち下が
りエッジでＤ入力端子のローレベルを読み込むことにな
り、そのＱバー出力３２はハイレベルとなるので、ＣＲ
発振回路はクロック信号２２の発振を継続することにな
る。
【００２５】以上のようにして、スイッチ１が押されて
いる間はＣＲ発振回路はクロック信号２２の発振を継続
する。
いる間はＣＲ発振回路はクロック信号２２の発振を継続
する。
【００２６】次に、ＣＲ発振回路が発振を停止している
ときにスイッチ１を押し、ある時間押し続けた後にスイ
ッチ１を離した場合の動作について説明する。
ときにスイッチ１を押し、ある時間押し続けた後にスイ
ッチ１を離した場合の動作について説明する。
【００２７】スイッチ１を離すと信号線２１のレベルは
ＶSS、即ちローレベルになるが、スイッチ１を離した直
後のクロック信号２４の最初の立ち上がりエッジまたは
立ち下がりエッジによって、ＦＦ３のＱバー出力２５、
ＦＦ４のＱバー出力２６の一方は必ずハイレベルとな
り、ノア回路６の出力２７はローレベルとなる。そし
て、それ以降スイッチ１が離され続けている間はＦＦ３
のＱバー出力２５、ＦＦ４のＱバー出力２６は共にハイ
レベルとなるので、ノア回路６の出力２７はローレベル
を保持することになる。
ＶSS、即ちローレベルになるが、スイッチ１を離した直
後のクロック信号２４の最初の立ち上がりエッジまたは
立ち下がりエッジによって、ＦＦ３のＱバー出力２５、
ＦＦ４のＱバー出力２６の一方は必ずハイレベルとな
り、ノア回路６の出力２７はローレベルとなる。そし
て、それ以降スイッチ１が離され続けている間はＦＦ３
のＱバー出力２５、ＦＦ４のＱバー出力２６は共にハイ
レベルとなるので、ノア回路６の出力２７はローレベル
を保持することになる。
【００２８】スイッチ１を離したときにチャタリングが
生じた場合にも同様である。その例を図３に示す。ここ
ではＦＦ３を例にとって説明する。
生じた場合にも同様である。その例を図３に示す。ここ
ではＦＦ３を例にとって説明する。
【００２９】いま、クロック信号２４が図３の（ａ）の
ようであったとする。また、クロック信号２４の半周期
がスイッチ１のチャタリングが生じている時間より長く
設定されているものとする。そして、図３（ｂ）のよう
にｔ1 のときに押し続けていたスイッチ１を離したと
し、そのときに破線で示す期間チャタリングが発生して
いてｔ3 のときにチャタリングが収まったとする。
ようであったとする。また、クロック信号２４の半周期
がスイッチ１のチャタリングが生じている時間より長く
設定されているものとする。そして、図３（ｂ）のよう
にｔ1 のときに押し続けていたスイッチ１を離したと
し、そのときに破線で示す期間チャタリングが発生して
いてｔ3 のときにチャタリングが収まったとする。
【００３０】この場合、ＦＦ３はｔ2 のときに信号線２
１のレベルを読み込むのであるが、このときＦＦ３が認
識する信号線２１のレベルはハイレベルかローレベルの
何れかである。ハイレベルになるか、ローレベルになる
かはチャタリングの発生の態様によって変わるが、何れ
にしてもハイレベルかローレベルになる。
１のレベルを読み込むのであるが、このときＦＦ３が認
識する信号線２１のレベルはハイレベルかローレベルの
何れかである。ハイレベルになるか、ローレベルになる
かはチャタリングの発生の態様によって変わるが、何れ
にしてもハイレベルかローレベルになる。
【００３１】そして、ｔ2 の時点でＦＦ３が信号線２１
のレベルをローレベルと認識すれば、ＦＦ３のＱバー出
力２５は図３（ｃ）に示すようにハイレベルとなるが、
ｔ2の時点でハイレベルと認識すれば、ＦＦ３のＱバー
出力２５は図３（ｄ）のようにクロック信号２４の次の
立ち下がり（ｔ5 ）でハイレベルとなる。このようにＦ
Ｆ３のＱバー出力２５がローレベルからハイレベルにな
るタイミングはチャタリングの発生の仕方によって変わ
るものの、何れにしても誤動作無くハイレベルになるの
である。これがクロック信号２４の半周期をスイッチ１
のチャタリングが発生している時間より長くすることの
効用であり、このことは図１に示す回路構成の動作を詳
細に検討すれば明らかである。
のレベルをローレベルと認識すれば、ＦＦ３のＱバー出
力２５は図３（ｃ）に示すようにハイレベルとなるが、
ｔ2の時点でハイレベルと認識すれば、ＦＦ３のＱバー
出力２５は図３（ｄ）のようにクロック信号２４の次の
立ち下がり（ｔ5 ）でハイレベルとなる。このようにＦ
Ｆ３のＱバー出力２５がローレベルからハイレベルにな
るタイミングはチャタリングの発生の仕方によって変わ
るものの、何れにしても誤動作無くハイレベルになるの
である。これがクロック信号２４の半周期をスイッチ１
のチャタリングが発生している時間より長くすることの
効用であり、このことは図１に示す回路構成の動作を詳
細に検討すれば明らかである。
【００３２】このように、クロック信号２４の半周期が
スイッチ１のチャタリングが生じている時間より長く設
定されている場合には、ＦＦ３はスイッチ１を操作した
ときにチャタリングが発生したとしても、それによって
誤動作することはないのである。このことはＦＦ４につ
いても同様である。
スイッチ１のチャタリングが生じている時間より長く設
定されている場合には、ＦＦ３はスイッチ１を操作した
ときにチャタリングが発生したとしても、それによって
誤動作することはないのである。このことはＦＦ４につ
いても同様である。
【００３３】さて、ノア回路６の出力２７がローレベル
となると、ＦＦ７のリセットが解除される。ＦＦ７はク
ロック入力であるクロック信号２３の立ち下がりエッジ
でＤ入力端子のレベルＶDD、即ちハイレベルを読み込む
ようになされているので、リセットが解除されると、Ｆ
Ｆ７のＱバー出力２８はローレベルとなる。即ち、スイ
ッチ１が離されるとＦＦ７のＱバー出力２８はハイレベ
ルからローレベルに変化するのである。
となると、ＦＦ７のリセットが解除される。ＦＦ７はク
ロック入力であるクロック信号２３の立ち下がりエッジ
でＤ入力端子のレベルＶDD、即ちハイレベルを読み込む
ようになされているので、リセットが解除されると、Ｆ
Ｆ７のＱバー出力２８はローレベルとなる。即ち、スイ
ッチ１が離されるとＦＦ７のＱバー出力２８はハイレベ
ルからローレベルに変化するのである。
【００３４】このことによって、ＦＦ８の状態が反転し
て、そのＱバー出力２９はハイレベルとなり、ノア回路
９の出力３０はローレベルを保持する。従って、ＦＦ１
０はクロック信号２２の立ち下がりエッジでこのローレ
ベルを読み込むので、そのＱバー出力３２はハイレベル
となりＣＲ発振回路はクロック信号２２の発振を継続す
る。また、このときＦＦ１０のＱ出力３１はローレベル
となるので、分周回路はクロック信号２２の分周を継続
することになる。
て、そのＱバー出力２９はハイレベルとなり、ノア回路
９の出力３０はローレベルを保持する。従って、ＦＦ１
０はクロック信号２２の立ち下がりエッジでこのローレ
ベルを読み込むので、そのＱバー出力３２はハイレベル
となりＣＲ発振回路はクロック信号２２の発振を継続す
る。また、このときＦＦ１０のＱ出力３１はローレベル
となるので、分周回路はクロック信号２２の分周を継続
することになる。
【００３５】以上のように、ＣＲ発振回路が発振を停止
しているときにスイッチ１を押し、ある時間押し続けた
後にスイッチ１を離した場合にはクロック信号２２の発
振が継続されるのである。
しているときにスイッチ１を押し、ある時間押し続けた
後にスイッチ１を離した場合にはクロック信号２２の発
振が継続されるのである。
【００３６】次に、ＣＲ発振回路がクロック信号２２の
発振を継続しているときにスイッチ１を押した場合の動
作について説明する。
発振を継続しているときにスイッチ１を押した場合の動
作について説明する。
【００３７】このときには信号線２１はハイレベルにな
るので、ＦＦ１０はリセットされ、そのＱバー出力３２
はハイレベルを保持する。従って、スイッチ１が押され
ているときにはＣＲ発振回路はクロック信号２２の発振
を継続する。
るので、ＦＦ１０はリセットされ、そのＱバー出力３２
はハイレベルを保持する。従って、スイッチ１が押され
ているときにはＣＲ発振回路はクロック信号２２の発振
を継続する。
【００３８】一方、ＦＦ３、ＦＦ４のＤ入力端子はハイ
レベルとなり、それらのＱバー出力２５、２６は共にロ
ーレベルとなるのでノア回路６の出力２７はハイレベル
となって、ＦＦ７はリセットされ、そのＱバー出力２８
はハイレベルとなる。従って、ノア回路９の出力３０は
ローレベルとなる。そして、ＦＦ１０はクロック信号２
２の立ち下がりエッジでノア回路９の出力３０のローレ
ベルを読み込むので、そのＱバー出力３２はハイレベ
ル、Ｑ出力はローレベルとなる。以上の動作によって、
スイッチ１が押されている状態ではＣＲ発振回路はクロ
ック信号２２の発振を継続し、分周回路はクロック信号
２２の分周動作を継続する。
レベルとなり、それらのＱバー出力２５、２６は共にロ
ーレベルとなるのでノア回路６の出力２７はハイレベル
となって、ＦＦ７はリセットされ、そのＱバー出力２８
はハイレベルとなる。従って、ノア回路９の出力３０は
ローレベルとなる。そして、ＦＦ１０はクロック信号２
２の立ち下がりエッジでノア回路９の出力３０のローレ
ベルを読み込むので、そのＱバー出力３２はハイレベ
ル、Ｑ出力はローレベルとなる。以上の動作によって、
スイッチ１が押されている状態ではＣＲ発振回路はクロ
ック信号２２の発振を継続し、分周回路はクロック信号
２２の分周動作を継続する。
【００３９】次に、上記した状態からスイッチ１を離し
た場合の動作について説明する。
た場合の動作について説明する。
【００４０】このときには信号線２１はローレベルとな
るので、ＦＦ１０はリセットが解除され、ＦＦ３、ＦＦ
４のＤ入力端子は共にローレベルとなる。従って、ＦＦ
３，ＦＦ４のＱバー出力２５、２６は共にハイレベルと
なるので、ノア回路６の出力２７はローレベルとなり、
ＦＦ７のリセットが解除される。
るので、ＦＦ１０はリセットが解除され、ＦＦ３、ＦＦ
４のＤ入力端子は共にローレベルとなる。従って、ＦＦ
３，ＦＦ４のＱバー出力２５、２６は共にハイレベルと
なるので、ノア回路６の出力２７はローレベルとなり、
ＦＦ７のリセットが解除される。
【００４１】従って、ＦＦ７のＱバー出力２８は、リセ
ットが解除された後のクロック信号２３の最初の立ち下
がりエッジでＤ入力端子のハイレベルが読み込まれるの
で、ローレベルとなる。つまり、ＦＦ７のＱバー出力２
８はハイレベルからローレベルに変化する。
ットが解除された後のクロック信号２３の最初の立ち下
がりエッジでＤ入力端子のハイレベルが読み込まれるの
で、ローレベルとなる。つまり、ＦＦ７のＱバー出力２
８はハイレベルからローレベルに変化する。
【００４２】このことによって、ＦＦ８の状態が変化す
るので、そのＱ出力２９はハイレベルからローレベルに
なり、ノア回路９の出力３０はハイレベルになる。
るので、そのＱ出力２９はハイレベルからローレベルに
なり、ノア回路９の出力３０はハイレベルになる。
【００４３】ノア回路９の出力３０がハイレベルになる
と、ＦＦ１０はクロック信号２２の立ち下がりエッジで
このハイレベルを読み込むので、そのＱ出力３１はハイ
レベル、Ｑバー出力３２はローレベルとなり、この結
果、ＣＲ発振回路はクロック信号２２の発振を停止し、
分周回路はリセットされてクロック信号２２の分周動作
を停止する。
と、ＦＦ１０はクロック信号２２の立ち下がりエッジで
このハイレベルを読み込むので、そのＱ出力３１はハイ
レベル、Ｑバー出力３２はローレベルとなり、この結
果、ＣＲ発振回路はクロック信号２２の発振を停止し、
分周回路はリセットされてクロック信号２２の分周動作
を停止する。
【００４４】次に、スイッチ１を離しているがＣＲ発振
回路がクロック信号２２の発振を継続しているときにノ
イズが混入して信号線２１のレベルがハイレベルになっ
た場合の動作について説明する。
回路がクロック信号２２の発振を継続しているときにノ
イズが混入して信号線２１のレベルがハイレベルになっ
た場合の動作について説明する。
【００４５】この外来ノイズがクロック信号２４のレベ
ルがハイレベルまたはローレベルに保持されている期間
内に混入したのであれば、当該外来ノイズはＦＦ３、Ｆ
Ｆ４によっては検出されないので、誤動作が生じること
はない。
ルがハイレベルまたはローレベルに保持されている期間
内に混入したのであれば、当該外来ノイズはＦＦ３、Ｆ
Ｆ４によっては検出されないので、誤動作が生じること
はない。
【００４６】外来ノイズによって信号線２１がハイレベ
ルになっているときにクロック信号２４が立ち下がった
場合、このときにはＦＦ３のＱバー出力２５はローレベ
ルとなるが、このときＦＦ４のＱバー出力２６は上述し
たようにハイレベルであるので、ノア回路６の出力２７
は依然としてローレベルを保持することになる。従っ
て、ＦＦ７のＱバー出力２８はローレベルを保持し、Ｆ
Ｆ８のＱ出力２９はハイレベルを保持するのでノア回路
９の出力３０はローレベルを保持し、ＦＦ１０はクロッ
ク信号２２の立ち下がりエッジでそのローレベルを読み
込むのでＦＦ１０のＱバー出力３２はハイレベルを保持
し、ＣＲ発振回路はクロック信号２２の発振を継続する
ことになる。このことは外来ノイズによって信号線２１
がハイレベルになっているときにクロック信号２４が立
ち上がった場合においても同様である。
ルになっているときにクロック信号２４が立ち下がった
場合、このときにはＦＦ３のＱバー出力２５はローレベ
ルとなるが、このときＦＦ４のＱバー出力２６は上述し
たようにハイレベルであるので、ノア回路６の出力２７
は依然としてローレベルを保持することになる。従っ
て、ＦＦ７のＱバー出力２８はローレベルを保持し、Ｆ
Ｆ８のＱ出力２９はハイレベルを保持するのでノア回路
９の出力３０はローレベルを保持し、ＦＦ１０はクロッ
ク信号２２の立ち下がりエッジでそのローレベルを読み
込むのでＦＦ１０のＱバー出力３２はハイレベルを保持
し、ＣＲ発振回路はクロック信号２２の発振を継続する
ことになる。このことは外来ノイズによって信号線２１
がハイレベルになっているときにクロック信号２４が立
ち上がった場合においても同様である。
【００４７】つまり、外来ノイズが混入しても、その外
来ノイズがクロック信号２４の半周期よりも短ければ、
当該外来ノイズによって誤動作することはないのであ
る。
来ノイズがクロック信号２４の半周期よりも短ければ、
当該外来ノイズによって誤動作することはないのであ
る。
【００４８】以上のように、この発振装置は、クロック
信号２４の半周期を外来ノイズ及びチャタリングが生じ
ている時間よりも長くすることによって、スイッチ１を
押したとき、離したときに生じるチャタリングによる誤
動作、外来ノイズによる誤動作を防止することができ、
スイッチ１の押下動作の繰り返しに応じてサイクリック
にクロック信号２２の発振の開始と停止を繰り返すこと
ができるのである。
信号２４の半周期を外来ノイズ及びチャタリングが生じ
ている時間よりも長くすることによって、スイッチ１を
押したとき、離したときに生じるチャタリングによる誤
動作、外来ノイズによる誤動作を防止することができ、
スイッチ１の押下動作の繰り返しに応じてサイクリック
にクロック信号２２の発振の開始と停止を繰り返すこと
ができるのである。
【００４９】
【発明の効果】以上に説明したように、本発明の発振装
置は、スイッチパルスを発生させるスイッチ手段と、ス
イッチ手段のスイッチパルスに基づいてパルスの発振開
始と発振停止を行う発振手段とを備える発振装置であっ
て、発振手段から発振されたパルスを計数して所定の周
期を有する検出パルスを出力する検出パルス出力手段
と、検出パルス出力手段からの検出パルスに基づいてス
イッチパルスが検出パルスの時間持続したか否かを判定
する判定手段と、発振手段がパルスを発振している状態
を第１の状態、発振手段がパルスの発振を停止している
状態を第２の状態として、第１の状態にある場合に判定
手段によって次のスイッチパルスが所定の時間持続され
たことが判定されたときには発振手段の発振を停止して
第２の状態を保持し、第２の状態にある場合に判定手段
によって次のスイッチパルスが所定の時間持続されたこ
とが判定されたときには発振手段に発振を開始させて第
１の状態を保持する状態保持手段とを備えるので、発振
装置が発振を行っている第１の状態において、外来ノイ
ズあるいはチャタリングによって発振手段が発振を停止
してしまうという誤動作を防止することができ、発振装
置の信頼性を向上させることができる。
置は、スイッチパルスを発生させるスイッチ手段と、ス
イッチ手段のスイッチパルスに基づいてパルスの発振開
始と発振停止を行う発振手段とを備える発振装置であっ
て、発振手段から発振されたパルスを計数して所定の周
期を有する検出パルスを出力する検出パルス出力手段
と、検出パルス出力手段からの検出パルスに基づいてス
イッチパルスが検出パルスの時間持続したか否かを判定
する判定手段と、発振手段がパルスを発振している状態
を第１の状態、発振手段がパルスの発振を停止している
状態を第２の状態として、第１の状態にある場合に判定
手段によって次のスイッチパルスが所定の時間持続され
たことが判定されたときには発振手段の発振を停止して
第２の状態を保持し、第２の状態にある場合に判定手段
によって次のスイッチパルスが所定の時間持続されたこ
とが判定されたときには発振手段に発振を開始させて第
１の状態を保持する状態保持手段とを備えるので、発振
装置が発振を行っている第１の状態において、外来ノイ
ズあるいはチャタリングによって発振手段が発振を停止
してしまうという誤動作を防止することができ、発振装
置の信頼性を向上させることができる。
【００５０】更に、発振装置が発振を停止している第２
の状態では、判定手段によってスイッチパルスが検出パ
ルスの時間持続した場合以外には発振装置は発振を開始
しないので、低消費電力を実現できる。
の状態では、判定手段によってスイッチパルスが検出パ
ルスの時間持続した場合以外には発振装置は発振を開始
しないので、低消費電力を実現できる。
【図１】 本発明に係る発振装置の一実施形態を示す回
路図である。
路図である。
【図２】 図１に示す発振装置の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図３】 図１に示す発振装置において、スイッチ１を
離したときにチャタリングが生じた場合の動作を説明す
るためのタイミングチャートである。
離したときにチャタリングが生じた場合の動作を説明す
るためのタイミングチャートである。
１…プッシュスイッチ ２…抵抗 ３、４…Ｄ型フリップフロップ ５…インバーター ６…ノア回路、 ７、８…Ｄ型フリップフロップ ９…ノア回路 １０…Ｄ型フリップフロップ １１…ナンド回路 １２、１３、１４…インバーター １５…抵抗 １６…コンデンサ １７、１８、１９、２０…Ｄ型フリップフロップ
Claims (1)
- 【請求項１】スイッチパルスを発生させるスイッチ手段
と、 前記スイッチ手段のスイッチパルスに基づいてパルスの
発振開始と発振停止を行う発振手段とを備える発振装置
であって、 前記発振手段から発振されたパルスを計数して所定の周
期を有する検出パルスを出力する検出パルス出力手段
と、 前記検出パルス出力手段からの検出パルスに基づいてス
イッチパルスが検出パルスの時間持続したか否かを判定
する判定手段と、 前記発振手段がパルスを発振している状態を第１の状
態、前記発振手段がパルスの発振を停止している状態を
第２の状態として、第１の状態にある場合に前記判定手
段によって次のスイッチパルスが所定の時間持続された
ことが判定されたときには前記発振手段の発振を停止し
て第２の状態を保持し、第２の状態にある場合に前記判
定手段によって次のスイッチパルスが所定の時間持続さ
れたことが判定されたときには前記発振手段に発振を開
始させて第１の状態を保持する状態保持手段とを備える
ことを特徴とする発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322838A JP2833603B2 (ja) | 1996-12-03 | 1996-12-03 | 発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322838A JP2833603B2 (ja) | 1996-12-03 | 1996-12-03 | 発振装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18353884A Division JPS6161526A (ja) | 1984-08-31 | 1984-08-31 | 発振制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186558A true JPH09186558A (ja) | 1997-07-15 |
| JP2833603B2 JP2833603B2 (ja) | 1998-12-09 |
Family
ID=18148177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8322838A Expired - Lifetime JP2833603B2 (ja) | 1996-12-03 | 1996-12-03 | 発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833603B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467181A (en) * | 1977-11-07 | 1979-05-30 | Fuji Xerox Co Ltd | Method of preventing false operation of controller |
| JPS55124931U (ja) * | 1979-02-27 | 1980-09-04 | ||
| JPS59104633U (ja) * | 1982-12-28 | 1984-07-14 | 川崎製鉄株式会社 | 多機能電子スイツチ |
-
1996
- 1996-12-03 JP JP8322838A patent/JP2833603B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467181A (en) * | 1977-11-07 | 1979-05-30 | Fuji Xerox Co Ltd | Method of preventing false operation of controller |
| JPS55124931U (ja) * | 1979-02-27 | 1980-09-04 | ||
| JPS59104633U (ja) * | 1982-12-28 | 1984-07-14 | 川崎製鉄株式会社 | 多機能電子スイツチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833603B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JP2998650B2 (ja) | 分周器用ｄｃ選別回路 | |
| JP2833603B2 (ja) | 発振装置 | |
| JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
| JPH11312078A (ja) | 乱数発生回路を有する半導体装置 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JP4004668B2 (ja) | データ処理回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JP3011047B2 (ja) | 位相比較回路 | |
| JPH0147935B2 (ja) | ||
| JPH0450657Y2 (ja) | ||
| JPH01295529A (ja) | 切り替え式クロックを有する集積回路 | |
| JPH049336B2 (ja) | ||
| JPH11231967A (ja) | クロック出力回路 | |
| JPH10126231A (ja) | チャタリング除去回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JPH07326962A (ja) | 電子機器 | |
| JPS6222432B2 (ja) | ||
| JPH09145803A (ja) | テストモード設定回路 | |
| JP2006190260A (ja) | リアルタイムクロック装置 | |
| JPH09238056A (ja) | パルス幅制御回路 | |
| JPH11134061A (ja) | クロック制御回路 | |
| JPH10290148A (ja) | 位相比較回路 | |
| JPH11161629A (ja) | マイクロコンピュータ | |
| JPH01260376A (ja) | テストモード選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |