JPH09243724A - センサ用増幅回路 - Google Patents
センサ用増幅回路Info
- Publication number
- JPH09243724A JPH09243724A JP8084794A JP8479496A JPH09243724A JP H09243724 A JPH09243724 A JP H09243724A JP 8084794 A JP8084794 A JP 8084794A JP 8479496 A JP8479496 A JP 8479496A JP H09243724 A JPH09243724 A JP H09243724A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sensor
- circuit
- transistor
- sensor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 回路構成が簡単であり、動作も正確なセンサ
用増幅回路を提供すること。 【解決手段】 ブリッジ状に４個の抵抗が形成されたセ
ンサ素子１０と、このセンサ素子１０の電位が各々入力
した一対の絶対値増幅回路を構成するオペアンプ１２，
１３を有する。各オペアンプ１２，１３の出力がベース
に接続されたトランジスタ２０，２２を有し、このトラ
ンジスタ２０，２２のエミッタが、抵抗を介してオペア
ンプ１２，１３の入力端子接続され、このトランジスタ
２０，２２のコレクタの出力を比較器２４，２６に各々
入力させる。
用増幅回路を提供すること。 【解決手段】 ブリッジ状に４個の抵抗が形成されたセ
ンサ素子１０と、このセンサ素子１０の電位が各々入力
した一対の絶対値増幅回路を構成するオペアンプ１２，
１３を有する。各オペアンプ１２，１３の出力がベース
に接続されたトランジスタ２０，２２を有し、このトラ
ンジスタ２０，２２のエミッタが、抵抗を介してオペア
ンプ１２，１３の入力端子接続され、このトランジスタ
２０，２２のコレクタの出力を比較器２４，２６に各々
入力させる。
Description
【０００１】
【発明の属する技術分野】この発明は、センサの出力を
増幅し所定の基準値と比較してその比較信号を得るため
の増幅回路に関する。
増幅し所定の基準値と比較してその比較信号を得るため
の増幅回路に関する。
【０００２】
【従来の技術】従来、図５に示すように、例えば磁気セ
ンサ素子１の回路は、ブリッジ状に組まれた抵抗Ｒ１，
Ｒ２，Ｒ３，Ｒ４からなる磁気センサ素子１と、磁気セ
ンサ素子１の抵抗Ｒ１，Ｒ３間に接続された抵抗ＲＳ１
とこれに接続されたオペアンプ２及び、帰還抵抗として
設けられた抵抗ＲＦ１とコンデンサＣを有し、同様に、
抵抗Ｒ２，Ｒ４間に接続された抵抗ＲＳ２とオペアンプ
３及び、帰還抵抗として接続された可変抵抗ＲＦ２とコ
ンデンサＣとを有している。オペアンプ２，３の反転入
力端子には各々抵抗ＲＳ１，ＲＳ２が接続され、非反転
入力端子には、抵抗を介して各々所定の電圧ＶＲ１，Ｖ
Ｒ２が入力している。そして、オペアンプ２の出力は、
−Ｖ2ｓｉｎθとして出力され、オペアンプ３の出力
は、−Ｖ2ｃｏｓθとして出力される。
ンサ素子１の回路は、ブリッジ状に組まれた抵抗Ｒ１，
Ｒ２，Ｒ３，Ｒ４からなる磁気センサ素子１と、磁気セ
ンサ素子１の抵抗Ｒ１，Ｒ３間に接続された抵抗ＲＳ１
とこれに接続されたオペアンプ２及び、帰還抵抗として
設けられた抵抗ＲＦ１とコンデンサＣを有し、同様に、
抵抗Ｒ２，Ｒ４間に接続された抵抗ＲＳ２とオペアンプ
３及び、帰還抵抗として接続された可変抵抗ＲＦ２とコ
ンデンサＣとを有している。オペアンプ２，３の反転入
力端子には各々抵抗ＲＳ１，ＲＳ２が接続され、非反転
入力端子には、抵抗を介して各々所定の電圧ＶＲ１，Ｖ
Ｒ２が入力している。そして、オペアンプ２の出力は、
−Ｖ2ｓｉｎθとして出力され、オペアンプ３の出力
は、−Ｖ2ｃｏｓθとして出力される。
【０００３】また、オペアンプ２の出力は、抵抗ＲＳを
介してバッファアンプ４の反転入力端子に接続され、オ
ペアンプ４からＶ2ｓｉｎθとして出力される。オペア
ンプ４の非反転入力端子には、所定のＶＲ３の電圧が、
ＲＳ／２の抵抗を介して入力している。
介してバッファアンプ４の反転入力端子に接続され、オ
ペアンプ４からＶ2ｓｉｎθとして出力される。オペア
ンプ４の非反転入力端子には、所定のＶＲ３の電圧が、
ＲＳ／２の抵抗を介して入力している。
【０００４】−Ｖ2ｓｉｎθ、−Ｖ2ｃｏｓθ、Ｖ2ｓｉ
ｎθの各出力は、図６の各入力端子に入力する。ここで
図５と図６の出力と入力の符号が逆転しているが、１８
０°位相がずれたものとして見る。出力−Ｖ2ｓｉｎ
θ、−Ｖ2ｃｏｓθ、Ｖ2ｓｉｎθは、図７（Ａ），
（Ｂ）に示すような正弦波形を有し、互いに９０°及び
１８０°位相がずれて変化する。そして、図６に示す細
分器５により、磁気センサ１の出力を９０°間で１０等
分して９°間隔で１、０を繰り返す信号を出力し、磁気
センサ素子１の出力が矩形波の位置信号として出力され
るように形成されている。
ｎθの各出力は、図６の各入力端子に入力する。ここで
図５と図６の出力と入力の符号が逆転しているが、１８
０°位相がずれたものとして見る。出力−Ｖ2ｓｉｎ
θ、−Ｖ2ｃｏｓθ、Ｖ2ｓｉｎθは、図７（Ａ），
（Ｂ）に示すような正弦波形を有し、互いに９０°及び
１８０°位相がずれて変化する。そして、図６に示す細
分器５により、磁気センサ１の出力を９０°間で１０等
分して９°間隔で１、０を繰り返す信号を出力し、磁気
センサ素子１の出力が矩形波の位置信号として出力され
るように形成されている。
【０００５】この細分器５の構成は、図６、図７
（Ａ），（Ｂ）に示すように、上記出力が０°〜９０°
では−Ｖ2ｓｉｎθ、Ｖ2ｃｏｓθ間の電位が９°間隔
で、ａからｊの順に、イクスクルーシブオアゲートＡ〜
Ｊに入力し、各々９°間隔で信号０（Ｌ）、１（Ｈ）が
出力される。また９０°〜１８０°ではＶ2ｓｉｎθ、
Ｖ2ｃｏｓθ間の電位が、９°間隔で図示するようにｋ
からｔの順に、イクスクルーシブオアゲートＫ〜Ｔに入
力し、各々９°間隔で信号０（Ｌ）、１（Ｈ）が出力さ
れる。
（Ａ），（Ｂ）に示すように、上記出力が０°〜９０°
では−Ｖ2ｓｉｎθ、Ｖ2ｃｏｓθ間の電位が９°間隔
で、ａからｊの順に、イクスクルーシブオアゲートＡ〜
Ｊに入力し、各々９°間隔で信号０（Ｌ）、１（Ｈ）が
出力される。また９０°〜１８０°ではＶ2ｓｉｎθ、
Ｖ2ｃｏｓθ間の電位が、９°間隔で図示するようにｋ
からｔの順に、イクスクルーシブオアゲートＫ〜Ｔに入
力し、各々９°間隔で信号０（Ｌ）、１（Ｈ）が出力さ
れる。
【０００６】
【発明が解決しようとする課題】上記従来の技術の前者
の場合、図６に示すように、細分器５の各比較器の出力
が入力するイクスクルーシブオアゲートの数が、１８０
°分で２０個も必要となり、回路が大きく複雑なものと
なるという問題があった。しかも 細分器５の比較器及
び各ゲート回路は９０°毎に作動し、稼働率としては１
／２であり効率の良いものではない。
の場合、図６に示すように、細分器５の各比較器の出力
が入力するイクスクルーシブオアゲートの数が、１８０
°分で２０個も必要となり、回路が大きく複雑なものと
なるという問題があった。しかも 細分器５の比較器及
び各ゲート回路は９０°毎に作動し、稼働率としては１
／２であり効率の良いものではない。
【０００７】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、回路構成が簡単であり、動作も正
確なセンサ用増幅回路を提供することを目的とする。
みて成されたもので、回路構成が簡単であり、動作も正
確なセンサ用増幅回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明は、ブリッジ状
に４個の抵抗が形成されたセンサ素子と、このセンサ素
子間の電位が各々入力した複数の絶対値増幅回路の出力
を、センサ出力を処理する回路である判別用の比較器に
入力させるセンサ用増幅回路である。上記絶対値増幅回
路は、上記センサ素子の出力を増幅するオペアンプと、
このオペアンプの出力がベースに入力したトランジスタ
と、このトランジスタのエミッタが上記オペアンプの入
力端子に接続され、このトランジスタのコレクタ出力を
比較器に入力させるものである。
に４個の抵抗が形成されたセンサ素子と、このセンサ素
子間の電位が各々入力した複数の絶対値増幅回路の出力
を、センサ出力を処理する回路である判別用の比較器に
入力させるセンサ用増幅回路である。上記絶対値増幅回
路は、上記センサ素子の出力を増幅するオペアンプと、
このオペアンプの出力がベースに入力したトランジスタ
と、このトランジスタのエミッタが上記オペアンプの入
力端子に接続され、このトランジスタのコレクタ出力を
比較器に入力させるものである。
【０００９】さらにまた、上記絶対値増幅回路は、上記
センサ素子のブリッジ間の一対の出力を増幅する一対の
オペアンプを備え、一方のオペアンプの出力がベースに
接続されたＰＮＰトランジスタを有し、このＰＮＰトラ
ンジスタのエミッタが電源側に接続され、他方のオペア
ンプの出力がベースに接続されたＮＰＮトランジスタを
有し、このＮＰＮトランジスタのエミッタが接地側に接
続され、上記各トランジスタのエミッタがインピーダン
ス回路を介して上記オペアンプの入力端子に接続され、
上記各トランジスタのコレクタ出力を各々上記比較器に
入力させるものである。
センサ素子のブリッジ間の一対の出力を増幅する一対の
オペアンプを備え、一方のオペアンプの出力がベースに
接続されたＰＮＰトランジスタを有し、このＰＮＰトラ
ンジスタのエミッタが電源側に接続され、他方のオペア
ンプの出力がベースに接続されたＮＰＮトランジスタを
有し、このＮＰＮトランジスタのエミッタが接地側に接
続され、上記各トランジスタのエミッタがインピーダン
ス回路を介して上記オペアンプの入力端子に接続され、
上記各トランジスタのコレクタ出力を各々上記比較器に
入力させるものである。
【００１０】また、上記ブリッジ状に接続された抵抗は
磁気抵抗効果を有するもので、上記センサ素子はエンコ
ーダ等に用いられる磁気センサであり、上記比較器は上
記センサ素子出力を細分して各細分化した出力値を各々
判別する複数の比較器である。
磁気抵抗効果を有するもので、上記センサ素子はエンコ
ーダ等に用いられる磁気センサであり、上記比較器は上
記センサ素子出力を細分して各細分化した出力値を各々
判別する複数の比較器である。
【００１１】この発明のセンサ用増幅回路は、センサ素
子の正弦波出力を絶対値で増幅し、その増幅した正弦波
状の出力を細分化して各細分化した出力値を各々比較器
で判断してセンサ信号を得るものである。
子の正弦波出力を絶対値で増幅し、その増幅した正弦波
状の出力を細分化して各細分化した出力値を各々比較器
で判断してセンサ信号を得るものである。
【００１２】
【発明の実施の形態】以下この発明の実施の形態につい
て図面に基づいて説明する。図１〜図３はこの発明の第
一実施形態のセンサ用増幅回路を示すもので、この実施
形態は磁気センサ素子１０に接続する増幅回路について
のもので、ブリッジ状に組まれた抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４からなる磁気センサ素子１０と、磁気センサ素
子１０の抵抗Ｒ１，Ｒ３間に接続された抵抗ＲＳ１と、
これに接続されたオペアンプ１２を有している。さら
に、このオペアンプ１２に、負帰還抵抗として抵抗ＲＦ
１とコンデンサＣを有している。同様に、抵抗Ｒ２，Ｒ
４間に抵抗ＲＳ２が接続され、オペアンプ１３と負帰還
抵抗としての可変抵抗ＲＦ２とコンデンサＣとを有して
いる。オペアンプ１２，１３の反転入力端子には、各々
抵抗ＲＳ１，ＲＳ２が接続され、非反転入力端子には、
抵抗を介して各々所定の電圧ＶＲ１，ＶＲ２が入力して
いる。
て図面に基づいて説明する。図１〜図３はこの発明の第
一実施形態のセンサ用増幅回路を示すもので、この実施
形態は磁気センサ素子１０に接続する増幅回路について
のもので、ブリッジ状に組まれた抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４からなる磁気センサ素子１０と、磁気センサ素
子１０の抵抗Ｒ１，Ｒ３間に接続された抵抗ＲＳ１と、
これに接続されたオペアンプ１２を有している。さら
に、このオペアンプ１２に、負帰還抵抗として抵抗ＲＦ
１とコンデンサＣを有している。同様に、抵抗Ｒ２，Ｒ
４間に抵抗ＲＳ２が接続され、オペアンプ１３と負帰還
抵抗としての可変抵抗ＲＦ２とコンデンサＣとを有して
いる。オペアンプ１２，１３の反転入力端子には、各々
抵抗ＲＳ１，ＲＳ２が接続され、非反転入力端子には、
抵抗を介して各々所定の電圧ＶＲ１，ＶＲ２が入力して
いる。
【００１３】そして、オペアンプ１２の出力は、ＰＮＰ
トランジスタ２０のベースに接続され、ＰＮＰトランジ
スタ２０のエミッタ側は抵抗Ｒを介して電源に接続され
ているとともに、そのエミッタに上記負帰還抵抗ＲＦ１
が接続されている。同様に、オペアンプ１３の出力は、
ＮＰＮトランジスタ２２のベースに接続され、ＮＰＮト
ランジスタ２２のエミッタ側は、抵抗Ｒを介して接地さ
れているとともに、そのエミッタに上記負帰還抵抗ＲＦ
２が接続されている。
トランジスタ２０のベースに接続され、ＰＮＰトランジ
スタ２０のエミッタ側は抵抗Ｒを介して電源に接続され
ているとともに、そのエミッタに上記負帰還抵抗ＲＦ１
が接続されている。同様に、オペアンプ１３の出力は、
ＮＰＮトランジスタ２２のベースに接続され、ＮＰＮト
ランジスタ２２のエミッタ側は、抵抗Ｒを介して接地さ
れているとともに、そのエミッタに上記負帰還抵抗ＲＦ
２が接続されている。
【００１４】またＰＮＰトランジスタ２０のエミッタと
電源Ｖｃｃ側の抵抗Ｒ間の出力は、−Ｖ2ｓｉｎθ＋Ｖ
ｍ（Ｖｍ＝Ｖｃｃ／２）として出力され、ＮＰＮトラン
ジスタ２２のエミッタと接地側の抵抗Ｒ間の出力は、−
Ｖ2ｃｏｓθ＋Ｖｍとして出力される。
電源Ｖｃｃ側の抵抗Ｒ間の出力は、−Ｖ2ｓｉｎθ＋Ｖ
ｍ（Ｖｍ＝Ｖｃｃ／２）として出力され、ＮＰＮトラン
ジスタ２２のエミッタと接地側の抵抗Ｒ間の出力は、−
Ｖ2ｃｏｓθ＋Ｖｍとして出力される。
【００１５】ＰＮＰトランジスタ２０のコレクタはバッ
ファアンプ２４に接続され電流増幅されて出力される。
同様にＮＰＮトランジスタ２２のコレクタもバッファア
ンプ２６に接続され電流増幅されて出力される。ＰＮＰ
トランジスタ２０のコレクタ側の出力及びＮＰＮトラン
ジスタ２２のコレクタ側の出力は、オペアンプ１２，１
３の入力信号が、オペアンプ１２，１３とトランジスタ
２０，２２のエミッタベース間のダイオード特性によ
り、絶対値として増幅され、各々電圧値がＶｍ−Ｖ2｜
ｓｉｎθ｜、Ｖｍ＋Ｖ2｜ｃｏｓθ｜として出力され
る。そして、バッファアンプ２４，２６を経て電圧値は
同様に、Ｖｍ−Ｖ2｜ｓｉｎθ｜、及びＶｍ＋Ｖ2｜ｃｏ
ｓθ｜の信号が出力される。
ファアンプ２４に接続され電流増幅されて出力される。
同様にＮＰＮトランジスタ２２のコレクタもバッファア
ンプ２６に接続され電流増幅されて出力される。ＰＮＰ
トランジスタ２０のコレクタ側の出力及びＮＰＮトラン
ジスタ２２のコレクタ側の出力は、オペアンプ１２，１
３の入力信号が、オペアンプ１２，１３とトランジスタ
２０，２２のエミッタベース間のダイオード特性によ
り、絶対値として増幅され、各々電圧値がＶｍ−Ｖ2｜
ｓｉｎθ｜、Ｖｍ＋Ｖ2｜ｃｏｓθ｜として出力され
る。そして、バッファアンプ２４，２６を経て電圧値は
同様に、Ｖｍ−Ｖ2｜ｓｉｎθ｜、及びＶｍ＋Ｖ2｜ｃｏ
ｓθ｜の信号が出力される。
【００１６】Ｖｍ−Ｖ2｜ｓｉｎθ｜、Ｖｍ＋Ｖ2｜ｃｏ
ｓθ｜、Ｖｍ−Ｖ2ｓｉｎθの各信号は、図２の各入力
端子に入力する。出力Ｖｍ−Ｖ2｜ｓｉｎθ｜、Ｖｍ＋
Ｖ2｜ｃｏｓθ｜は、図３に示すように、各々Ｖｍを基
準に負側及び正側のみの正弦波形を有し、互いに９０°
位相がずれて変化する。そして、図２に示す細分器１５
により、磁気センサ１０の出力を９０°間で１０等分し
て９°間隔で磁気センサ素子１０の出力が矩形波として
出るように形成されている。
ｓθ｜、Ｖｍ−Ｖ2ｓｉｎθの各信号は、図２の各入力
端子に入力する。出力Ｖｍ−Ｖ2｜ｓｉｎθ｜、Ｖｍ＋
Ｖ2｜ｃｏｓθ｜は、図３に示すように、各々Ｖｍを基
準に負側及び正側のみの正弦波形を有し、互いに９０°
位相がずれて変化する。そして、図２に示す細分器１５
により、磁気センサ１０の出力を９０°間で１０等分し
て９°間隔で磁気センサ素子１０の出力が矩形波として
出るように形成されている。
【００１７】この細分器１５の構成は、図２、図３に示
すように、上記出力が０°〜９０°では、Ｖ2｜ｃｏｓ
θ｜−Ｖ2｜ｓｉｎθ｜の電位がａ〜ｋの順に各比較器
３２に入力され、各々所定の電位が判断されて判別信号
が出力され、その出力が９°間隔で図２に示すようにａ
からｋの順に、イクスクルーシブオアゲートＡ〜Ｋに入
力し、各々９°間隔で信号信号０（Ｌ）、１（Ｈ）が出
力される。ここでａの出力の比較器３０の反転入力端子
にはＶｍ−Ｖ2ｓｉｎθの電位が入力し、ｂ〜ｉの出力
の各比較器３２の反転入力端子には、Ｖ2｜ｃｏｓθ｜
−Ｖ2｜ｓｉｎθ｜の電位のうちの、ｂ〜ｉ間で９°毎
の電位に相当するように各々段階的に設定されたＲＸ、
ＲＹ間の電位が入力している。また、ｋの出力の比較器
３４の反転入力端子には、Ｖｍ＋Ｖ2｜ｃｏｓθ｜の電
位が入力している。なお、各比較器３０，３２，３４の
非反転入力端子にはＶｍの電位が入力している。
すように、上記出力が０°〜９０°では、Ｖ2｜ｃｏｓ
θ｜−Ｖ2｜ｓｉｎθ｜の電位がａ〜ｋの順に各比較器
３２に入力され、各々所定の電位が判断されて判別信号
が出力され、その出力が９°間隔で図２に示すようにａ
からｋの順に、イクスクルーシブオアゲートＡ〜Ｋに入
力し、各々９°間隔で信号信号０（Ｌ）、１（Ｈ）が出
力される。ここでａの出力の比較器３０の反転入力端子
にはＶｍ−Ｖ2ｓｉｎθの電位が入力し、ｂ〜ｉの出力
の各比較器３２の反転入力端子には、Ｖ2｜ｃｏｓθ｜
−Ｖ2｜ｓｉｎθ｜の電位のうちの、ｂ〜ｉ間で９°毎
の電位に相当するように各々段階的に設定されたＲＸ、
ＲＹ間の電位が入力している。また、ｋの出力の比較器
３４の反転入力端子には、Ｖｍ＋Ｖ2｜ｃｏｓθ｜の電
位が入力している。なお、各比較器３０，３２，３４の
非反転入力端子にはＶｍの電位が入力している。
【００１８】また、９０°〜１８０°では、逆にｋから
ａに向かってＶ2｜ｃｏｓθ｜−Ｖ2｜ｓｉｎθ｜の電位
がｋ〜ａの順に比較器に入力され、各々上記とは逆の順
に設定された電位で判断されて判別信号が出力される。
そしてイクスクルーシブオアゲートＫ〜Ａに入力し、各
々９°間隔で信号０（Ｌ）、１（Ｈ）が出力される。
ａに向かってＶ2｜ｃｏｓθ｜−Ｖ2｜ｓｉｎθ｜の電位
がｋ〜ａの順に比較器に入力され、各々上記とは逆の順
に設定された電位で判断されて判別信号が出力される。
そしてイクスクルーシブオアゲートＫ〜Ａに入力し、各
々９°間隔で信号０（Ｌ）、１（Ｈ）が出力される。
【００１９】この実施形態のセンサ用増幅回路によれ
ば、比較器及びゲートの数を上記従来の技術の場合と比
較して半減させることができ、回路構成を簡単なものと
することができる。さらに、組立及び調整工数も削減す
ることができ、性能も変わらないものである。また、よ
り細分化数を多くして精度を２倍に上げても従来のもの
と同じ回路数で可能となるものである。
ば、比較器及びゲートの数を上記従来の技術の場合と比
較して半減させることができ、回路構成を簡単なものと
することができる。さらに、組立及び調整工数も削減す
ることができ、性能も変わらないものである。また、よ
り細分化数を多くして精度を２倍に上げても従来のもの
と同じ回路数で可能となるものである。
【００２０】次にこの発明の第二実施形態について図４
に基づいて説明する。ここで、上記第一実施形態と同様
の部材は同一符号を付して説明を省略する。この実施形
態では、上記第一実施形態での絶対値増幅回路の構成を
変えたもので、ブリッジに組まれた抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４からなる磁気センサ素子１０を有し、磁気セン
サ素子１０の抵抗Ｒ１，Ｒ３間が、このオペアンプ１２
の非反転入力端子に接続され、抵抗Ｒ２，Ｒ４間がオペ
アンプ１３の非反転入力端子に接続されている。オペア
ンプ１２の出力は、ＰＮＰトランジスタ２０のベースに
接続され、ＰＮＰトランジスタ２０のエミッタ側が、抵
抗Ｒを介して電源に接続されているとともに、そのエミ
ッタがオペアンプ１２の反転入力端子に帰還し接続され
ている。同様に、オペアンプ１３の出力は、ＮＰＮトラ
ンジスタ２２のベースに接続され、ＮＰＮトランジスタ
２２のエミッタ側は、抵抗Ｒを介して接地されていると
ともに、そのエミッタがオペアンプ１３の反転入力端子
に帰還し接続されている。そして各トランジスタ２０，
２２の出力が上記実施形態と同様に出力され処理される
ものである。この実施形態によっても上記実施形態と同
様の効果を得ることができる。
に基づいて説明する。ここで、上記第一実施形態と同様
の部材は同一符号を付して説明を省略する。この実施形
態では、上記第一実施形態での絶対値増幅回路の構成を
変えたもので、ブリッジに組まれた抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４からなる磁気センサ素子１０を有し、磁気セン
サ素子１０の抵抗Ｒ１，Ｒ３間が、このオペアンプ１２
の非反転入力端子に接続され、抵抗Ｒ２，Ｒ４間がオペ
アンプ１３の非反転入力端子に接続されている。オペア
ンプ１２の出力は、ＰＮＰトランジスタ２０のベースに
接続され、ＰＮＰトランジスタ２０のエミッタ側が、抵
抗Ｒを介して電源に接続されているとともに、そのエミ
ッタがオペアンプ１２の反転入力端子に帰還し接続され
ている。同様に、オペアンプ１３の出力は、ＮＰＮトラ
ンジスタ２２のベースに接続され、ＮＰＮトランジスタ
２２のエミッタ側は、抵抗Ｒを介して接地されていると
ともに、そのエミッタがオペアンプ１３の反転入力端子
に帰還し接続されている。そして各トランジスタ２０，
２２の出力が上記実施形態と同様に出力され処理される
ものである。この実施形態によっても上記実施形態と同
様の効果を得ることができる。
【００２１】なお、この発明の絶対値増幅回路は上記実
施形態以外に、ダイオードとオペアンプとを組み合わせ
たものや、トランジスタのみで形成したもの、そのトラ
ンジスタとオペアンプを適宜組み合わせて、オフセット
補償等の調整をしたもの等、公知の絶対値増幅回路を適
宜選択し得るものである。また、センサ素子も、磁気セ
ンサ以外のセンサ素子に利用しても良いものである。ま
た、増幅されたセンサ出力は、比較器以外に、他の処理
回路例えば、Ａ／Ｄ変換回路やフィルタ等の回路でも良
く信号の処理は任意に選択し得るものである。
施形態以外に、ダイオードとオペアンプとを組み合わせ
たものや、トランジスタのみで形成したもの、そのトラ
ンジスタとオペアンプを適宜組み合わせて、オフセット
補償等の調整をしたもの等、公知の絶対値増幅回路を適
宜選択し得るものである。また、センサ素子も、磁気セ
ンサ以外のセンサ素子に利用しても良いものである。ま
た、増幅されたセンサ出力は、比較器以外に、他の処理
回路例えば、Ａ／Ｄ変換回路やフィルタ等の回路でも良
く信号の処理は任意に選択し得るものである。
【００２２】
【発明の効果】この発明のセンサ用増幅回路は、センサ
素子の出力を絶対値で増幅し、その後の比較器による判
別を少ない構成で効率よく行なうことができるものであ
る。従って、回路の組立や調整工数も少なく、精度も良
いものにすることができる。
素子の出力を絶対値で増幅し、その後の比較器による判
別を少ない構成で効率よく行なうことができるものであ
る。従って、回路の組立や調整工数も少なく、精度も良
いものにすることができる。
【図１】この発明のセンサ用増幅回路の第一実施形態の
回路図である。
回路図である。
【図２】この発明の第一実施形態のセンサ用増幅回路に
用いる比較器とゲート回路図である。
用いる比較器とゲート回路図である。
【図３】この発明の第一実施形態のセンサ用増幅回路の
出力を示すグラフである。
出力を示すグラフである。
【図４】この発明のセンサ用増幅回路の第二実施形態の
回路図である。
回路図である。
【図５】従来のセンサ用増幅回路の回路図である。
【図６】従来のセンサ用増幅回路に用いる比較器とゲー
ト回路図である。
ト回路図である。
【図７】従来のセンサ用増幅回路の出力を示すグラフで
ある。
ある。
１，１０ センサ素子 ２，３，１２，１３ オペアンプ ２０ ＰＮＰトランジスタ ２２ ＮＰＮトランジスタ ２４，２６ バッファアンプ
Claims (4)
- 【請求項１】 ブリッジ状に抵抗が形成されたセンサ素
子と、このセンサ素子間の電位が各々入力した複数の絶
対値増幅回路とを設け、この絶対値増幅回路の出力をセ
ンサ出力を処理する回路に入力させるセンサ用増幅回
路。 - 【請求項２】 上記絶対値増幅回路は、上記センサ素子
の出力を増幅するオペアンプと、このオペアンプの出力
がベースに接続されたトランジスタとを備え、このトラ
ンジスタのエミッタがインピーダンス回路を介して上記
オペアンプの入力端子に接続され、このトランジスタの
コレクタ出力を、上記センサ出力を処理する回路である
比較器に入力させる請求項１記載のセンサ用増幅回路。 - 【請求項３】 上記絶対値増幅回路は、上記センサ素子
のブリッジ間の一対の出力を増幅する一対のオペアンプ
を備え、一方のオペアンプの出力がベースに接続された
ＰＮＰトランジスタを有し、このＰＮＰトランジスタの
エミッタが電源側に接続され、他方のオペアンプの出力
がベースに接続されたＮＰＮトランジスタを有し、この
ＮＰＮトランジスタのエミッタが接地側に接続され、上
記各トランジスタのエミッタがインピーダンス回路を介
して上記オペアンプの入力端子に接続され、上記各トラ
ンジスタのコレクタ出力を各々上記比較器に入力させる
請求項１記載のセンサ用増幅回路。 - 【請求項４】 上記ブリッジ状に接続された抵抗は磁気
抵抗効果を有するもので、上記センサ素子は磁気センサ
であり、上記比較器は上記センサ素子出力を細分して各
細分化した出力値を各々判別するものである請求項１，
２又は３記載のセンサ用増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8084794A JPH09243724A (ja) | 1996-03-12 | 1996-03-12 | センサ用増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8084794A JPH09243724A (ja) | 1996-03-12 | 1996-03-12 | センサ用増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09243724A true JPH09243724A (ja) | 1997-09-19 |
Family
ID=13840614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8084794A Pending JPH09243724A (ja) | 1996-03-12 | 1996-03-12 | センサ用増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09243724A (ja) |
-
1996
- 1996-03-12 JP JP8084794A patent/JPH09243724A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07162240A (ja) | 演算増幅器のための改良された利得向上方法 | |
| JPH07147523A (ja) | 可変利得増幅器 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US5990741A (en) | Variable gain amplifier | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| US6891437B2 (en) | Current amplifier structure | |
| US5134313A (en) | Peak hold circuit | |
| JPH10233636A (ja) | 増幅器及び半導体集積回路装置 | |
| JPH06120747A (ja) | 差動増幅器 | |
| JPH0543533Y2 (ja) | ||
| EP3995801B1 (en) | Bridge sensor biasing and readout system | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0240541Y2 (ja) | ||
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPH05226949A (ja) | 増幅回路 | |
| JPH09260956A (ja) | 掛算処理回路 | |
| JPH05299978A (ja) | コンパレータ | |
| JPS60261209A (ja) | Ｉｃ化安定抵抗回路 | |
| JPH0616574B2 (ja) | 制御電圧印加回路 | |
| JPH05299947A (ja) | 差動増幅器 | |
| JP2000114892A (ja) | 増幅回路 | |
| JPH10148545A (ja) | 磁気センサ装置 | |
| JPS59178803A (ja) | 増幅回路 | |
| JPS6217956B2 (ja) |