JPH0969742A - Ｌｃフィルタ - Google Patents
ＬｃフィルタInfo
- Publication number
- JPH0969742A JPH0969742A JP7248854A JP24885495A JPH0969742A JP H0969742 A JPH0969742 A JP H0969742A JP 7248854 A JP7248854 A JP 7248854A JP 24885495 A JP24885495 A JP 24885495A JP H0969742 A JPH0969742 A JP H0969742A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- dielectric thin
- electrodes
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】 容量部の薄厚化が可能となり、耐熱性に優れ
るＬＣフィルタを提供する。 【解決手段】 絶縁基板の表面に、直接又は下地層を介
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を形成してこれを下部電極４ａ，４ｂとし、該下部電極
上にＳｉＯ2 等の誘電体薄膜層７を形成し、さらに該誘
電体薄膜層７の表面に上部電極８ａ，８ｂを形成するこ
とにより、絶縁基板上に並列共振用コンデンサＣ0 ，Ｃ
0 を配設したことを特徴とするものであるから、ＳｉＯ
2 等の誘電体薄膜層を適用していることにより、容量部
の薄厚化が可能となると共に、Ｎｉを３０％以上含有す
るＦｅ−Ｎｉ合金メッキ層により耐熱性に優れ、これに
より、製造工程や実装工程での熱処理による薄膜コンデ
ンサの劣化が可及的に減少でき、小型で、特性の良いＬ
Ｃフィルタを提供することができる。
るＬＣフィルタを提供する。 【解決手段】 絶縁基板の表面に、直接又は下地層を介
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を形成してこれを下部電極４ａ，４ｂとし、該下部電極
上にＳｉＯ2 等の誘電体薄膜層７を形成し、さらに該誘
電体薄膜層７の表面に上部電極８ａ，８ｂを形成するこ
とにより、絶縁基板上に並列共振用コンデンサＣ0 ，Ｃ
0 を配設したことを特徴とするものであるから、ＳｉＯ
2 等の誘電体薄膜層を適用していることにより、容量部
の薄厚化が可能となると共に、Ｎｉを３０％以上含有す
るＦｅ−Ｎｉ合金メッキ層により耐熱性に優れ、これに
より、製造工程や実装工程での熱処理による薄膜コンデ
ンサの劣化が可及的に減少でき、小型で、特性の良いＬ
Ｃフィルタを提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話や自動車
電話等の各種無線通信機器に使用されるＬＣフィルタに
関するものである。
電話等の各種無線通信機器に使用されるＬＣフィルタに
関するものである。
【０００２】
【従来の技術】ＬＣフィルタとしては、アルミナ等の薄
い、複数又は単数の絶縁基板からなる基体板により共振
用コンデンサとインダクタとを並列接続した並列共振回
路を担持してなるものが一般的に用いられている。この
ＬＣフィルタは、誘電体ブロック内に複数の貫通孔状の
共振導体を形成した一体型誘電体フィルタや二枚の誘電
基板の間に箔状の共振導体を挟持した三導体型ストリッ
プラインフィルタに比して薄肉化、小型化が容易である
等の利点からカードサイズの携帯電話に好適に採用され
つつある。
い、複数又は単数の絶縁基板からなる基体板により共振
用コンデンサとインダクタとを並列接続した並列共振回
路を担持してなるものが一般的に用いられている。この
ＬＣフィルタは、誘電体ブロック内に複数の貫通孔状の
共振導体を形成した一体型誘電体フィルタや二枚の誘電
基板の間に箔状の共振導体を挟持した三導体型ストリッ
プラインフィルタに比して薄肉化、小型化が容易である
等の利点からカードサイズの携帯電話に好適に採用され
つつある。
【０００３】一方、近年は、電子機器等の小型化、高性
能化、高密度実装化に対する要望が高まっており、この
ため、ＬＣフィルタのいっそうの小型化が強く求められ
るようになっている。そしてこの要求に対応するために
は、フィルタ部品の集積化、小型化を図る必要があり、
フィルタの大部分を占める容量部の小型化が求められて
いる。この小型化を図る方法としては、スパッタリング
法やＣＶＤ法等の薄膜形成技術により容量部を薄膜化す
ることが考えられる。
能化、高密度実装化に対する要望が高まっており、この
ため、ＬＣフィルタのいっそうの小型化が強く求められ
るようになっている。そしてこの要求に対応するために
は、フィルタ部品の集積化、小型化を図る必要があり、
フィルタの大部分を占める容量部の小型化が求められて
いる。この小型化を図る方法としては、スパッタリング
法やＣＶＤ法等の薄膜形成技術により容量部を薄膜化す
ることが考えられる。
【０００４】
【発明が解決しようとする課題】前記容量部（コンデン
サ）を薄膜形成するのに、良く知られた方法としては、
特開昭５２−５３２５７号公報や特公昭６０−５５９５
７号公報等に開示されているように、絶縁基板上にＴａ
等の陽極酸化可能な金属をスパッタリング等により薄膜
形成し、その後、例えば０．１％濃度のクエン酸溶液等
を用いて陽極酸化することにより、Ｔａからなる下部電
極とＴａ2 Ｏ5 からなる誘電体層を形成する。その上に
スパッタリング等によりＴａ，Ａｌ等の金属からなる上
部電極を形成し、薄膜コンデンサとする手法が挙げられ
る。
サ）を薄膜形成するのに、良く知られた方法としては、
特開昭５２−５３２５７号公報や特公昭６０−５５９５
７号公報等に開示されているように、絶縁基板上にＴａ
等の陽極酸化可能な金属をスパッタリング等により薄膜
形成し、その後、例えば０．１％濃度のクエン酸溶液等
を用いて陽極酸化することにより、Ｔａからなる下部電
極とＴａ2 Ｏ5 からなる誘電体層を形成する。その上に
スパッタリング等によりＴａ，Ａｌ等の金属からなる上
部電極を形成し、薄膜コンデンサとする手法が挙げられ
る。
【０００５】ところで、ＬＣフィルタは、製造工程や回
路基板上への実装時に、３５０℃程度の熱処理を受ける
ため、上述のように薄膜化すると、熱処理時に下部電極
の再結晶によって、例えば、誘電体層のＴａ2 Ｏ5 と下
部電極のＴａが熱により拡散しあって導電性を示した
り、熱膨張率の差等により耐電圧性が低下するという問
題が生じる。本発明は、容量部の薄厚化が可能となり、
耐熱性に優れるＬＣフィルタの提供を目的とするもので
ある。
路基板上への実装時に、３５０℃程度の熱処理を受ける
ため、上述のように薄膜化すると、熱処理時に下部電極
の再結晶によって、例えば、誘電体層のＴａ2 Ｏ5 と下
部電極のＴａが熱により拡散しあって導電性を示した
り、熱膨張率の差等により耐電圧性が低下するという問
題が生じる。本発明は、容量部の薄厚化が可能となり、
耐熱性に優れるＬＣフィルタの提供を目的とするもので
ある。
【０００６】
【課題を解決するための手段】本発明は、複数の絶縁基
板を積層してなるか、または単数の絶縁基板からなる基
体板により共振用コンデンサとインダクタとが並列され
た並列共振回路を担持してなるＬＣフィルタにおいて、
絶縁基板の表面に、直接又は下地層を介してＮｉを３０
％以上含有するＦｅ−Ｎｉ合金メッキ層を形成してこれ
を下部電極とし、該下部電極上に誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサを配設
したことを特徴とするＬＣフィルタである。
板を積層してなるか、または単数の絶縁基板からなる基
体板により共振用コンデンサとインダクタとが並列され
た並列共振回路を担持してなるＬＣフィルタにおいて、
絶縁基板の表面に、直接又は下地層を介してＮｉを３０
％以上含有するＦｅ−Ｎｉ合金メッキ層を形成してこれ
を下部電極とし、該下部電極上に誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサを配設
したことを特徴とするＬＣフィルタである。
【０００７】ここで前記並列共振用コンデンサ上に、さ
らに薄膜コンデンサを形成し、該薄膜コンデンサを入出
力結合用コンデンサとしても良い。
らに薄膜コンデンサを形成し、該薄膜コンデンサを入出
力結合用コンデンサとしても良い。
【０００８】高温雰囲気による上述した耐電圧性の劣化
は、主には上下の電極層に起因するから、この電極層と
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を適用すると、熱処理時の再結晶や、熱膨張の差を吸収
でき、熱処理後に、耐電圧性や容量の変化が小さい薄膜
コンデンサが提供可能となる。
は、主には上下の電極層に起因するから、この電極層と
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を適用すると、熱処理時の再結晶や、熱膨張の差を吸収
でき、熱処理後に、耐電圧性や容量の変化が小さい薄膜
コンデンサが提供可能となる。
【０００９】また絶縁基板の表面に直接又は下地層を介
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を形成してこれをアース電極を兼用する下部電極とし、
かつ該電極を含む絶縁基板のほぼ全面を誘電体薄膜層で
覆って、該誘電体薄膜層上に、下部電極と対向する面に
上部電極を形成して、前記誘電体薄膜層を介して上下電
極により並列共振用コンデンサを構成し、さらに、上部
電極を含む誘電体薄膜層のほぼ全面を絶縁薄膜層で覆っ
て、その表面に、並列共振用インダクタを形成しても良
い。この構成にあっては、インダクタ形成領域に、イン
ダクタを後付することができ、このため、共振用コンデ
ンサの容量と、インダクタのインダクタンスの値によっ
て、共振周波数ｆ0 が決定されるから、コンデンサの容
量にバラツキがあったとしても、その容量にあわせて、
最適なインダクタンス値のインダクタを、インダクタ形
成領域に形成することにより、所要の共振周波数ｆ0 を
得ることが可能となる。
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を形成してこれをアース電極を兼用する下部電極とし、
かつ該電極を含む絶縁基板のほぼ全面を誘電体薄膜層で
覆って、該誘電体薄膜層上に、下部電極と対向する面に
上部電極を形成して、前記誘電体薄膜層を介して上下電
極により並列共振用コンデンサを構成し、さらに、上部
電極を含む誘電体薄膜層のほぼ全面を絶縁薄膜層で覆っ
て、その表面に、並列共振用インダクタを形成しても良
い。この構成にあっては、インダクタ形成領域に、イン
ダクタを後付することができ、このため、共振用コンデ
ンサの容量と、インダクタのインダクタンスの値によっ
て、共振周波数ｆ0 が決定されるから、コンデンサの容
量にバラツキがあったとしても、その容量にあわせて、
最適なインダクタンス値のインダクタを、インダクタ形
成領域に形成することにより、所要の共振周波数ｆ0 を
得ることが可能となる。
【００１０】前記誘電体薄膜層としては、ＳｉＯ2 を適
用することができる。この誘電体薄膜層にあっては、容
量温度係数が小さく、温度変化に対して、安定した容量
値を示す。
用することができる。この誘電体薄膜層にあっては、容
量温度係数が小さく、温度変化に対して、安定した容量
値を示す。
【００１１】
【発明の実施の形態】添付図面について本発明の一実施
例を説明する。図１は本発明に係るＬＣフィルタを示す
ものであり、寸法例が厚0.635mm ，縦2mm ，横2mm 等の
矩形状に成形されたアルミナ等の絶縁基板２ａ，２ｂ，
２ｃを積層して、これを共振用コンデンサＣ0 とインダ
クタＬとからなる並列共振回路を担持する基体板１とし
ている。
例を説明する。図１は本発明に係るＬＣフィルタを示す
ものであり、寸法例が厚0.635mm ，縦2mm ，横2mm 等の
矩形状に成形されたアルミナ等の絶縁基板２ａ，２ｂ，
２ｃを積層して、これを共振用コンデンサＣ0 とインダ
クタＬとからなる並列共振回路を担持する基体板１とし
ている。
【００１２】ここで、絶縁基板２ａの表面には図１中
で、左右に長い矩形状のアース電極３ａ，３ｂがあらか
じめ並成される。また、絶縁基板２ｂ上には、並列共振
用インダクタＬ1 ，Ｌ2 を相互に並列関係となるように
形成している。このインダクタＬ1 ，Ｌ2 は絶縁基板２
ｂ上で隣接することにより磁界結合させている。前記イ
ンダクタＬ1 ，Ｌ2 の一側端部にはスルホールｈが形成
されている。さらにまた絶縁基板２ｃの表面には、左右
に長い矩形状の並列共振用コンデンサＣ0 ，Ｃ0の下部
電極４ａ，４ｂを並べて形成し、その図中右端部にスル
ホールｈを夫々形成して、前記絶縁基板２ｂのスルホー
ルｈと一致させている。そして、積層状態で、各スルホ
ールｈを介して、アース電極３ａ，並列共振用インダク
タＬ1 ，下部電極４ａを電気的に接続し、アース電極３
ｂ，並列共振用インダクタＬ2 ，下部電極４ｂを電気的
に接続している。
で、左右に長い矩形状のアース電極３ａ，３ｂがあらか
じめ並成される。また、絶縁基板２ｂ上には、並列共振
用インダクタＬ1 ，Ｌ2 を相互に並列関係となるように
形成している。このインダクタＬ1 ，Ｌ2 は絶縁基板２
ｂ上で隣接することにより磁界結合させている。前記イ
ンダクタＬ1 ，Ｌ2 の一側端部にはスルホールｈが形成
されている。さらにまた絶縁基板２ｃの表面には、左右
に長い矩形状の並列共振用コンデンサＣ0 ，Ｃ0の下部
電極４ａ，４ｂを並べて形成し、その図中右端部にスル
ホールｈを夫々形成して、前記絶縁基板２ｂのスルホー
ルｈと一致させている。そして、積層状態で、各スルホ
ールｈを介して、アース電極３ａ，並列共振用インダク
タＬ1 ，下部電極４ａを電気的に接続し、アース電極３
ｂ，並列共振用インダクタＬ2 ，下部電極４ｂを電気的
に接続している。
【００１３】また、図中絶縁基板２ｃの左端の上部に
は、接続端部６ａ，６ｂが形成されている。この接続端
部６ａ，６ｂにも、スルホールｈが形成され、該スルホ
ールｈを介して接続端部６ａを並列共振用インダクタＬ
1 に、接続端部６ｂを並列共振用インダクタＬ2 に接続
するようにしている。
は、接続端部６ａ，６ｂが形成されている。この接続端
部６ａ，６ｂにも、スルホールｈが形成され、該スルホ
ールｈを介して接続端部６ａを並列共振用インダクタＬ
1 に、接続端部６ｂを並列共振用インダクタＬ2 に接続
するようにしている。
【００１４】各絶縁基板２ａ，２ｂ上のアース電極３
ａ，３ｂ及びインダクタＬ1 ，Ｌ2 は、スパッタリング
のほかにスクリーン印刷等の公知手段によっても形成す
ることができる。一方、前記下部電極４ａ，４ｂは、直
接又は下地層を介してＮｉを３０％以上含有するＦｅ−
Ｎｉ合金メッキ層を形成してなるものであり、並列共振
用コンデンサＣ0 ，Ｃ0 の下部電極となるとともに、ア
−ス電極を兼用する。この下部電極４ａ，４ｂの構成
は、本発明の要部に係り、後に詳細に説明する。
ａ，３ｂ及びインダクタＬ1 ，Ｌ2 は、スパッタリング
のほかにスクリーン印刷等の公知手段によっても形成す
ることができる。一方、前記下部電極４ａ，４ｂは、直
接又は下地層を介してＮｉを３０％以上含有するＦｅ−
Ｎｉ合金メッキ層を形成してなるものであり、並列共振
用コンデンサＣ0 ，Ｃ0 の下部電極となるとともに、ア
−ス電極を兼用する。この下部電極４ａ，４ｂの構成
は、本発明の要部に係り、後に詳細に説明する。
【００１５】このように形成した各絶縁基板２ａ，２
ｂ，２ｃを積層した後に、絶縁基板２ｃ上で、前記下部
電極４ａ，４ｂを含むほぼ全面に、ＳｉＯ2 からなる誘
電体薄膜層７が、ＣＶＤ法やスパッタ法により被覆され
る。そして、この誘電体薄膜層７上で、下部電極４ａと
対向する面領域上に、上部電極８ａと、アース電極１０
ａとが左右に分離して形成され、同じく、下部電極４ｂ
と対向する面領域上に上部電極８ｂと、アース電極１０
ｂとが左右に分離して形成される。さらには、上部電極
８ａ，８ｂは、図中左側に延出して、接続端部９ａ，９
ｂを形成し、該接続端部９ａ，９ｂを前記接続端部６
ａ，６ｂに接続するようにしている。また、アース電極
１０ａ，１０ｂは下部電極４ａ，４ｂと接続するように
している。この上部電極８ａ，８ｂ及びアース電極１０
ａ，１０ｂはスパッタリングで形成される。
ｂ，２ｃを積層した後に、絶縁基板２ｃ上で、前記下部
電極４ａ，４ｂを含むほぼ全面に、ＳｉＯ2 からなる誘
電体薄膜層７が、ＣＶＤ法やスパッタ法により被覆され
る。そして、この誘電体薄膜層７上で、下部電極４ａと
対向する面領域上に、上部電極８ａと、アース電極１０
ａとが左右に分離して形成され、同じく、下部電極４ｂ
と対向する面領域上に上部電極８ｂと、アース電極１０
ｂとが左右に分離して形成される。さらには、上部電極
８ａ，８ｂは、図中左側に延出して、接続端部９ａ，９
ｂを形成し、該接続端部９ａ，９ｂを前記接続端部６
ａ，６ｂに接続するようにしている。また、アース電極
１０ａ，１０ｂは下部電極４ａ，４ｂと接続するように
している。この上部電極８ａ，８ｂ及びアース電極１０
ａ，１０ｂはスパッタリングで形成される。
【００１６】この接続端部９ａ，９ｂと接続端部６ａ，
６ｂ及びアース電極１０ａ，１０ｂと下部電極４ａ，４
ｂとの接続は、誘電体薄膜層７に、上部電極８ａ，８ｂ
及びアース電極１０ａ，１０ｂを形成する前に、各スル
ホールｈに一致する箇所を部分的に除去しておき、接続
端部９ａ，９ｂ及びアース電極１０ａ，１０ｂのスパッ
タリングにより、該除去部を介して上部電極８ａ，８ｂ
及びアース電極１０ａ，１０ｂを夫々絶縁基板２ｃ上の
各下部電極４ａ，４ｂ，接続端部６ａ，６ｂと電気的に
接続するようにする。
６ｂ及びアース電極１０ａ，１０ｂと下部電極４ａ，４
ｂとの接続は、誘電体薄膜層７に、上部電極８ａ，８ｂ
及びアース電極１０ａ，１０ｂを形成する前に、各スル
ホールｈに一致する箇所を部分的に除去しておき、接続
端部９ａ，９ｂ及びアース電極１０ａ，１０ｂのスパッ
タリングにより、該除去部を介して上部電極８ａ，８ｂ
及びアース電極１０ａ，１０ｂを夫々絶縁基板２ｃ上の
各下部電極４ａ，４ｂ，接続端部６ａ，６ｂと電気的に
接続するようにする。
【００１７】これにより、前記誘電体薄膜層７を介し
て、下部電極（アース電極）４ａ，４ｂと上部電極８
ａ，８ｂが対置することにより、並列共振用コンデンサ
Ｃ0 ，Ｃ0 が形成されることとなる。
て、下部電極（アース電極）４ａ，４ｂと上部電極８
ａ，８ｂが対置することにより、並列共振用コンデンサ
Ｃ0 ，Ｃ0 が形成されることとなる。
【００１８】この上部電極８ａ，８ｂ，アース電極１０
ａ，１０ｂの形成後に、さらに、この誘電体薄膜層７上
には、上部電極８ａ，８ｂ、アース電極１０ａ，１０ｂ
を含む全面が、ＳｉＯ2 からなる誘電体薄膜層１２によ
り被覆される。そして、この誘電体薄膜層１２上の上部
電極８ａ，８ｂと対向する領域に、入出力電極１３ａ，
１３ｂがスパッタリングにより形成され、さらにアース
電極１０ａ，１０ｂに対向する領域に、アース電極１４
ａ，１４ｂが同じくスパッタリングにより形成される。
前記アース電極１４ａ，１４ｂは、上述と同様の手段で
誘電体薄膜層１２を部分的に除去することにより、アー
ス電極１０ａ，１０ｂと電気的に接続される。これによ
り、誘電体薄膜層１２を介して、入出力電極１３ａ，１
３ｂと上部電極８ａ，８ｂが対置して、入出力結合用コ
ンデンサＣ1 ，Ｃ2 が形成されることとなる。
ａ，１０ｂの形成後に、さらに、この誘電体薄膜層７上
には、上部電極８ａ，８ｂ、アース電極１０ａ，１０ｂ
を含む全面が、ＳｉＯ2 からなる誘電体薄膜層１２によ
り被覆される。そして、この誘電体薄膜層１２上の上部
電極８ａ，８ｂと対向する領域に、入出力電極１３ａ，
１３ｂがスパッタリングにより形成され、さらにアース
電極１０ａ，１０ｂに対向する領域に、アース電極１４
ａ，１４ｂが同じくスパッタリングにより形成される。
前記アース電極１４ａ，１４ｂは、上述と同様の手段で
誘電体薄膜層１２を部分的に除去することにより、アー
ス電極１０ａ，１０ｂと電気的に接続される。これによ
り、誘電体薄膜層１２を介して、入出力電極１３ａ，１
３ｂと上部電極８ａ，８ｂが対置して、入出力結合用コ
ンデンサＣ1 ，Ｃ2 が形成されることとなる。
【００１９】かかる構成にあって、前記入出力電極１３
ａ，１３ｂには、夫々外部電路が接続され、また表面に
露出されたアース電極１４ａ，１４ｂにアース接続が施
される。そして、このＬＣフィルタにより図３の等価回
路が構成されることとなる。この等価回路にあっては、
インダクタＬ1 ，Ｌ2 の磁界結合により、二組のＬＣフ
ィルタが結合されてなる。
ａ，１３ｂには、夫々外部電路が接続され、また表面に
露出されたアース電極１４ａ，１４ｂにアース接続が施
される。そして、このＬＣフィルタにより図３の等価回
路が構成されることとなる。この等価回路にあっては、
インダクタＬ1 ，Ｌ2 の磁界結合により、二組のＬＣフ
ィルタが結合されてなる。
【００２０】かかる構成にあって、下部電極４ａ，４ｂ
は、電解メッキ法により形成される。その構成を詳細に
説明する。
は、電解メッキ法により形成される。その構成を詳細に
説明する。
【００２１】ここで、図２は、下部電極４ａ，４ｂを下
地層５ａ，５ｂを介して、絶縁基板２ｃ上に形成した構
成の拡大図である。ここで、絶縁基板２ｃに直接接触す
る下地層５ａは、絶縁基板２ｃとの密着性の向上と、導
電性を付与して電解メッキを可能とするために形成され
るものであり、Ｔｉをスパッタリングによりほぼ0.2μ
ｍ厚となるように被覆形成してなるものである。この下
地層５ａ上に被着される下地層５ｂは、ほぼ 7μｍ厚の
Ｃｕからなる。この下地層５ｂは、抵抗率の低い金属を
用いることにより、コンデンサの高周波特性を向上させ
るものである。この下地層５ｂは、電解メッキ法により
形成される。この下地層５ｂは省略しても良い。
地層５ａ，５ｂを介して、絶縁基板２ｃ上に形成した構
成の拡大図である。ここで、絶縁基板２ｃに直接接触す
る下地層５ａは、絶縁基板２ｃとの密着性の向上と、導
電性を付与して電解メッキを可能とするために形成され
るものであり、Ｔｉをスパッタリングによりほぼ0.2μ
ｍ厚となるように被覆形成してなるものである。この下
地層５ａ上に被着される下地層５ｂは、ほぼ 7μｍ厚の
Ｃｕからなる。この下地層５ｂは、抵抗率の低い金属を
用いることにより、コンデンサの高周波特性を向上させ
るものである。この下地層５ｂは、電解メッキ法により
形成される。この下地層５ｂは省略しても良い。
【００２２】そして、この下地層５ｂ上に下部電極４
ａ，４ｂが形成される。この下部電極４ａ，４ｂは、上
述したように、Ｆｅ−Ｎｉ合金メッキ層とし、下地層５
ｂ上に電解メッキにより形成される。
ａ，４ｂが形成される。この下部電極４ａ，４ｂは、上
述したように、Ｆｅ−Ｎｉ合金メッキ層とし、下地層５
ｂ上に電解メッキにより形成される。
【００２３】ここで、図４は、高温ライフ試験に供する
試料の構成を示し、Ａｌ2 Ｏ3 （アルミナ）からなる基
板ａ上に、0.2 μｍ厚のＴｉ層と、７μｍ厚のＣｕ層を
介してＮｉを５０％含有するＦｅ−Ｎｉ合金からなる電
解メッキにより下部電極ｂを形成し、さらに試験に供す
る誘電体薄膜層ｃとしてＳｉＯ2 層，Ａｌ2 Ｏ3 層，Ｔ
ａ2 Ｏ5 層の三種をそれぞれ１μｍの厚で被覆し、この
上にＡｌからなる上部電極ｄを形成（本発明の基本構造
に相当）して構成される。ここで、各試料とも絶縁抵抗
はいずれも１０ＧΩ以上であった。また試料の電極面積
を１．６１ｍｍ2 ，試料個数を６７６個として、試験に
供した。
試料の構成を示し、Ａｌ2 Ｏ3 （アルミナ）からなる基
板ａ上に、0.2 μｍ厚のＴｉ層と、７μｍ厚のＣｕ層を
介してＮｉを５０％含有するＦｅ−Ｎｉ合金からなる電
解メッキにより下部電極ｂを形成し、さらに試験に供す
る誘電体薄膜層ｃとしてＳｉＯ2 層，Ａｌ2 Ｏ3 層，Ｔ
ａ2 Ｏ5 層の三種をそれぞれ１μｍの厚で被覆し、この
上にＡｌからなる上部電極ｄを形成（本発明の基本構造
に相当）して構成される。ここで、各試料とも絶縁抵抗
はいずれも１０ＧΩ以上であった。また試料の電極面積
を１．６１ｍｍ2 ，試料個数を６７６個として、試験に
供した。
【００２４】各試料につき高温ライフ試験を３５０℃の
温度雰囲気中で行なった。図５はこのときの、残存率を
示す図表である。この表から解るにように、３５０℃雰
囲気で、５０時間放置しても、いずれの試料にも、下部
電極にクラック等の破損がみられず、残存率は１００％
であった。
温度雰囲気中で行なった。図５はこのときの、残存率を
示す図表である。この表から解るにように、３５０℃雰
囲気で、５０時間放置しても、いずれの試料にも、下部
電極にクラック等の破損がみられず、残存率は１００％
であった。
【００２５】また図６は、各材料の誘電体薄膜層ｃの誘
電率と、容量温度係数を示すものである。この表から、
ＳｉＯ2 は、Ａｌ2 Ｏ3 又はＴａ2 Ｏ5 に比して、容量
温度係数が-50ppm/ ℃以下であり、温度安定性に優れて
いることが解る。
電率と、容量温度係数を示すものである。この表から、
ＳｉＯ2 は、Ａｌ2 Ｏ3 又はＴａ2 Ｏ5 に比して、容量
温度係数が-50ppm/ ℃以下であり、温度安定性に優れて
いることが解る。
【００２６】図７，８は、熱処理時間に対する静電容量
変化率を示すものであり、図７はＳｉＯ2 と、Ｔａ2 Ｏ
5 の温度特性を示す。このグラフから、図６の表のよう
にＳｉＯ2 の温度安定性が理解される。ここで測定周波
数は１ＭＨｚとした。また図８はＳｉＯ2 に対する熱処
理時間を０〜４０時間の長時間とした場合の静電容量変
化率を示すものであり、長時間においても、安定した静
電容量を示すことが解る。
変化率を示すものであり、図７はＳｉＯ2 と、Ｔａ2 Ｏ
5 の温度特性を示す。このグラフから、図６の表のよう
にＳｉＯ2 の温度安定性が理解される。ここで測定周波
数は１ＭＨｚとした。また図８はＳｉＯ2 に対する熱処
理時間を０〜４０時間の長時間とした場合の静電容量変
化率を示すものであり、長時間においても、安定した静
電容量を示すことが解る。
【００２７】このように、ＳｉＯ2 、Ａｌ2 Ｏ3 又はＴ
ａ2 Ｏ5 を用いた薄膜コンデンサにおいては、製造工程
や実装工程での熱処理においても充分安定した信頼性の
高い薄膜コンデンサを製作できることが示されると共
に、フィルタとして薄膜コンデンサを用いる場合は静電
容量の温度に対する安定性が必要であるが、この点、Ｓ
ｉＯ2 薄膜を用いることが、特に望ましいことが解る。
ａ2 Ｏ5 を用いた薄膜コンデンサにおいては、製造工程
や実装工程での熱処理においても充分安定した信頼性の
高い薄膜コンデンサを製作できることが示されると共
に、フィルタとして薄膜コンデンサを用いる場合は静電
容量の温度に対する安定性が必要であるが、この点、Ｓ
ｉＯ2 薄膜を用いることが、特に望ましいことが解る。
【００２８】ここで、図９は、特願平６−９８１２９号
で既に提出した、本発明者らによって確認された先願に
係る試験結果を示すものである。この試験に供された試
料は、図２の構成にあって、Ｔｉ−Ｃｕの下地層５ａ，
５ｂ上に直接、Ｆｅ−Ｎｉ合金メッキ層からなる下部電
極４ａ，４ｂを形成して、薄膜コンデンサを形成したも
のに相当し、下部電極４ａ，４ｂのＦｅとＮｉの混合割
合と、熱膨張係数及び温度特性との関係が解る。
で既に提出した、本発明者らによって確認された先願に
係る試験結果を示すものである。この試験に供された試
料は、図２の構成にあって、Ｔｉ−Ｃｕの下地層５ａ，
５ｂ上に直接、Ｆｅ−Ｎｉ合金メッキ層からなる下部電
極４ａ，４ｂを形成して、薄膜コンデンサを形成したも
のに相当し、下部電極４ａ，４ｂのＦｅとＮｉの混合割
合と、熱膨張係数及び温度特性との関係が解る。
【００２９】この結果から解るように、Ｆｅ−Ｎｉ合金
のＮｉ含有量が３０％以上の場合には、これを用いた薄
膜コンデンサは、３５０℃以上の耐熱性を有する。これ
はＦｅ−Ｎｉ合金の粒成長温度Ｔｒが６００℃程度であ
ること、及び熱膨張係数が低いためと考えられる。ここ
で、Ｎｉ含有量が２５％以下の場合には、合金の結晶構
造がマルテンサイト構造に変化して熱膨張係数が大きく
なるので、下部電極クラックが発生したものと思われ
る。而して、本発明にあっては、前記下部電極４ａ，４
ｂは、Ｎｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ
層に限定される。
のＮｉ含有量が３０％以上の場合には、これを用いた薄
膜コンデンサは、３５０℃以上の耐熱性を有する。これ
はＦｅ−Ｎｉ合金の粒成長温度Ｔｒが６００℃程度であ
ること、及び熱膨張係数が低いためと考えられる。ここ
で、Ｎｉ含有量が２５％以下の場合には、合金の結晶構
造がマルテンサイト構造に変化して熱膨張係数が大きく
なるので、下部電極クラックが発生したものと思われ
る。而して、本発明にあっては、前記下部電極４ａ，４
ｂは、Ｎｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ
層に限定される。
【００３０】次に図１０は、第二実施例のＬＣフィルタ
を示すものである。尚、図中、黒丸「・」は各要素の接
続点を示すものである。
を示すものである。尚、図中、黒丸「・」は各要素の接
続点を示すものである。
【００３１】ここで、このＬＣフィルタは、矩形状に成
形されたアルミナ等の薄い絶縁基板２２を、これを共振
用コンデンサＣ0 とインダクタＬとからなる並列共振回
路を担持する基体板としている。
形されたアルミナ等の薄い絶縁基板２２を、これを共振
用コンデンサＣ0 とインダクタＬとからなる並列共振回
路を担持する基体板としている。
【００３２】すなわち、絶縁基板２２の表面に図中で、
左右に、矩形状の下部電極（アース電極）２３ａ，２３
ｂが前側寄りで並成される。この下部電極２３ａ，２３
ｂには、夫々接続端部２４ａ，２４ｂが後方へ延成され
ている。この下部電極２３ａ，２３ｂは、上述したと同
様に、直接又は下地層を介してＦｅ−Ｎｉ合金メッキ層
を形成してなるものであり、共振用コンデンサＣ0 ，Ｃ
0 の下部電極となる。この構造及び作用は、上述の下部
電極４ａ，４ｂと同じであり、説明を省略する。
左右に、矩形状の下部電極（アース電極）２３ａ，２３
ｂが前側寄りで並成される。この下部電極２３ａ，２３
ｂには、夫々接続端部２４ａ，２４ｂが後方へ延成され
ている。この下部電極２３ａ，２３ｂは、上述したと同
様に、直接又は下地層を介してＦｅ−Ｎｉ合金メッキ層
を形成してなるものであり、共振用コンデンサＣ0 ，Ｃ
0 の下部電極となる。この構造及び作用は、上述の下部
電極４ａ，４ｂと同じであり、説明を省略する。
【００３３】この絶縁基板２２の表面には、下部電極２
３ａ，２３ｂを含むほぼ全面がＳｉＯ2 からなる誘電体
薄膜層２７が被覆される。そして、この誘電体薄膜層２
７上で、下部電極２３ａ，２３ｂと対向する領域上に、
上部電極２８ａ，２８ｂが夫々スパッタリングにより形
成される。上部電極２８ａ，２８ｂは、接続端部２９，
２９が後方へ延出されている。またそのほか誘電体薄膜
層２７上には、上部電極２８ａ，２８ｂの外側位置で、
中継端子３０，３０がスパッタリングにより形成されて
いる。而して、前記誘電体薄膜層２７を介して、下部電
極２３ａ，２３ｂと上部電極２８ａ，２８ｂが対置する
ことにより、並列共振用コンデンサＣ0，Ｃ0 が形成さ
れることとなる。
３ａ，２３ｂを含むほぼ全面がＳｉＯ2 からなる誘電体
薄膜層２７が被覆される。そして、この誘電体薄膜層２
７上で、下部電極２３ａ，２３ｂと対向する領域上に、
上部電極２８ａ，２８ｂが夫々スパッタリングにより形
成される。上部電極２８ａ，２８ｂは、接続端部２９，
２９が後方へ延出されている。またそのほか誘電体薄膜
層２７上には、上部電極２８ａ，２８ｂの外側位置で、
中継端子３０，３０がスパッタリングにより形成されて
いる。而して、前記誘電体薄膜層２７を介して、下部電
極２３ａ，２３ｂと上部電極２８ａ，２８ｂが対置する
ことにより、並列共振用コンデンサＣ0，Ｃ0 が形成さ
れることとなる。
【００３４】さらにこの誘電体薄膜層２７の全表面に
は、前記上部電極２８ａ，２８ｂ，中継端子３０，３０
上を覆ってＳｉＯ2 又はポリイミド樹脂からなる誘電体
薄膜層３１が被覆される。そして、この誘電体薄膜層３
１上には、後方寄りに、並列共振用インダクタＬ1 ，Ｌ
2 が形成される。この並列共振用インダクタＬ1 ，Ｌ2
はその内側で、前記誘電体薄膜層３１を貫通して接続端
部２９，２９と接続され、その外側で、誘電体薄膜層３
１，２７を貫通して、下部電極２３ａ，２３ｂの接続端
部２４ａ，２４ｂと電気的に接続する。さらに、誘電体
薄膜層３１上にあって、上部電極２８ａ，２８ｂ上の位
置で、コンデンサ電極３２ａ，３２ｃ，３２ｂが左右に
列設される。このコンデンサ電極３２ａは、誘電体薄膜
層３１を介して上部電極２８ａと対置して、入出力結合
用コンデンサＣ1 を構成し、コンデンサ電極３２ｂは、
前記誘電体薄膜層３１を介して上部電極２８ｂと対置し
て、入出力結合用コンデンサＣ1 を構成している。さら
に、コンデンサ電極３２ｃは、上部電極２８ａ，２８ｂ
上にまたがって配設され、それぞれ上部電極２８ａ，２
８ｂと対置して段間結合用コンデンサＣ3 を構成してい
る。
は、前記上部電極２８ａ，２８ｂ，中継端子３０，３０
上を覆ってＳｉＯ2 又はポリイミド樹脂からなる誘電体
薄膜層３１が被覆される。そして、この誘電体薄膜層３
１上には、後方寄りに、並列共振用インダクタＬ1 ，Ｌ
2 が形成される。この並列共振用インダクタＬ1 ，Ｌ2
はその内側で、前記誘電体薄膜層３１を貫通して接続端
部２９，２９と接続され、その外側で、誘電体薄膜層３
１，２７を貫通して、下部電極２３ａ，２３ｂの接続端
部２４ａ，２４ｂと電気的に接続する。さらに、誘電体
薄膜層３１上にあって、上部電極２８ａ，２８ｂ上の位
置で、コンデンサ電極３２ａ，３２ｃ，３２ｂが左右に
列設される。このコンデンサ電極３２ａは、誘電体薄膜
層３１を介して上部電極２８ａと対置して、入出力結合
用コンデンサＣ1 を構成し、コンデンサ電極３２ｂは、
前記誘電体薄膜層３１を介して上部電極２８ｂと対置し
て、入出力結合用コンデンサＣ1 を構成している。さら
に、コンデンサ電極３２ｃは、上部電極２８ａ，２８ｂ
上にまたがって配設され、それぞれ上部電極２８ａ，２
８ｂと対置して段間結合用コンデンサＣ3 を構成してい
る。
【００３５】そのほか誘電体薄膜層３１上の両側には、
中継端子３０，３０と対置してアース電極３４ａ，３４
ｂが同じくスパッタリングにより形成される。
中継端子３０，３０と対置してアース電極３４ａ，３４
ｂが同じくスパッタリングにより形成される。
【００３６】そして、コンデンサ電極３２ａ，３２ｂに
外部電路が接続され、アース電極３４ａ，３４ｂにアー
ス接続が施されて、図１１で示す等価回路が構成される
こととなる。
外部電路が接続され、アース電極３４ａ，３４ｂにアー
ス接続が施されて、図１１で示す等価回路が構成される
こととなる。
【００３７】かかる構成にあっては、並列共振用インダ
クタＬ1 ，Ｌ2 を最終工程で形成することが可能とな
る。そこで、この並列共振用インダクタＬ1 ，Ｌ2 の無
い半製品を形成した後に、並列共振用インダクタＬ1 ，
Ｌ2 を形状選定により、そのインダクタンス値を設定
し、インダクタ形成領域ｓに、該並列共振用インダクタ
Ｌ1 ，Ｌ2 をスパッタリングにより、後付けで形成する
ことにより、インダクタンス値を最適なものとすること
ができる。
クタＬ1 ，Ｌ2 を最終工程で形成することが可能とな
る。そこで、この並列共振用インダクタＬ1 ，Ｌ2 の無
い半製品を形成した後に、並列共振用インダクタＬ1 ，
Ｌ2 を形状選定により、そのインダクタンス値を設定
し、インダクタ形成領域ｓに、該並列共振用インダクタ
Ｌ1 ，Ｌ2 をスパッタリングにより、後付けで形成する
ことにより、インダクタンス値を最適なものとすること
ができる。
【００３８】すなわち、共振用コンデンサＣ0 の容量値
と並列共振用インダクタＬ1 ，Ｌ2のインダクタンス値
と共振周波数ｆ0 との関係は、ｆ0 ＝１／（２π（Ｌ
Ｃ）1/ 2 ）であるから、所要の共振周波数ｆ0 を得るた
めには、共振用コンデンサＣ0の容量値を容量測定器で
調べて、該容量値にあわせて、インダクタンス値を上式
より決定し、該インダクタンス値を有する並列共振用イ
ンダクタＬ1 ，Ｌ2 を決定して、これを前記インダクタ
形成領域ｓに形成すれば良い。ここで、並列共振用イン
ダクタＬ1 ，Ｌ2 は、その導体長、導体幅，形態等の形
状により、インダクタンスが異なる。従って、インダク
タンス値があらかじめ定まっている形状の異なるパター
ンから所定のパターンを選定して、並列共振用インダク
タＬ1 ，Ｌ2 とすることにより、共振用コンデンサＣ0
にバラツキがあったとしても、所要の共振周波数ｆ0 を
得ることが可能となる。
と並列共振用インダクタＬ1 ，Ｌ2のインダクタンス値
と共振周波数ｆ0 との関係は、ｆ0 ＝１／（２π（Ｌ
Ｃ）1/ 2 ）であるから、所要の共振周波数ｆ0 を得るた
めには、共振用コンデンサＣ0の容量値を容量測定器で
調べて、該容量値にあわせて、インダクタンス値を上式
より決定し、該インダクタンス値を有する並列共振用イ
ンダクタＬ1 ，Ｌ2 を決定して、これを前記インダクタ
形成領域ｓに形成すれば良い。ここで、並列共振用イン
ダクタＬ1 ，Ｌ2 は、その導体長、導体幅，形態等の形
状により、インダクタンスが異なる。従って、インダク
タンス値があらかじめ定まっている形状の異なるパター
ンから所定のパターンを選定して、並列共振用インダク
タＬ1 ，Ｌ2 とすることにより、共振用コンデンサＣ0
にバラツキがあったとしても、所要の共振周波数ｆ0 を
得ることが可能となる。
【００３９】この場合に、所定パターンの形成は、自動
スパッタリング装置等を用いて、当該パターンを指定す
るか、又は、所定インダクタンス値又は、共振用コンデ
ンサＣ0 の静電容量値を入力すると、自動的にパターン
が選定されるようにしたり、さらには、該入力値に対応
して、最適パターンを形成して、該パターンに基づき、
インダクタ形成領域ｓに自動的に形成されるようにすれ
ば良い。尚、この最適パターンを自動作成する構成にあ
っては、あらかじめ作成式によりインダクタンス値とイ
ンダクタの形状との関係が定められているのであるか
ら、無限種類のパターンが作成式を介して用意されてい
るといってもよく、これは、あらかじめ設定された複数
のパターンのうちから、最適インダクタンス値に基づい
て選択する構成の一態様であるということができる。而
して最適なインダクタンス値の並列共振用インダクタＬ
1 ，Ｌ2 が形成されて、所要共振周波数が実現されるこ
ととなる。
スパッタリング装置等を用いて、当該パターンを指定す
るか、又は、所定インダクタンス値又は、共振用コンデ
ンサＣ0 の静電容量値を入力すると、自動的にパターン
が選定されるようにしたり、さらには、該入力値に対応
して、最適パターンを形成して、該パターンに基づき、
インダクタ形成領域ｓに自動的に形成されるようにすれ
ば良い。尚、この最適パターンを自動作成する構成にあ
っては、あらかじめ作成式によりインダクタンス値とイ
ンダクタの形状との関係が定められているのであるか
ら、無限種類のパターンが作成式を介して用意されてい
るといってもよく、これは、あらかじめ設定された複数
のパターンのうちから、最適インダクタンス値に基づい
て選択する構成の一態様であるということができる。而
して最適なインダクタンス値の並列共振用インダクタＬ
1 ，Ｌ2 が形成されて、所要共振周波数が実現されるこ
ととなる。
【００４０】
【発明の効果】本発明のＬＣフィルタは、絶縁基板の表
面に、直接又は下地層を介してＮｉを３０％以上含有す
るＦｅ−Ｎｉ合金メッキ層を形成してこれを下部電極と
し、該下部電極上にＳｉＯ2 等の誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサＣ0 を
配設したことを特徴とするものであるから、ＳｉＯ2 等
の誘電体薄膜層を適用していることにより、容量部の薄
厚化が可能となると共に、Ｎｉを３０％以上含有するＦ
ｅ−Ｎｉ合金メッキ層により耐熱性に優れ、これによ
り、製造工程や実装工程での熱処理による薄膜コンデン
サの劣化が可及的に減少でき、小型で、特性の良いＬＣ
フィルタを提供することができる。
面に、直接又は下地層を介してＮｉを３０％以上含有す
るＦｅ−Ｎｉ合金メッキ層を形成してこれを下部電極と
し、該下部電極上にＳｉＯ2 等の誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサＣ0 を
配設したことを特徴とするものであるから、ＳｉＯ2 等
の誘電体薄膜層を適用していることにより、容量部の薄
厚化が可能となると共に、Ｎｉを３０％以上含有するＦ
ｅ−Ｎｉ合金メッキ層により耐熱性に優れ、これによ
り、製造工程や実装工程での熱処理による薄膜コンデン
サの劣化が可及的に減少でき、小型で、特性の良いＬＣ
フィルタを提供することができる。
【００４３】また、上述の構成にあって、最上面に並列
共振用インダクタＬ1 ，Ｌ2 を形成した構成にあって
は、該並列共振用インダクタＬ1 ，Ｌ2 の後付形成が可
能となり、その形状の選定によりインダクイタンス値を
適正に設定することにより、所要の共振周波数の設定が
容易にできる等の優れた効果がある。
共振用インダクタＬ1 ，Ｌ2 を形成した構成にあって
は、該並列共振用インダクタＬ1 ，Ｌ2 の後付形成が可
能となり、その形状の選定によりインダクイタンス値を
適正に設定することにより、所要の共振周波数の設定が
容易にできる等の優れた効果がある。
【図面の簡単な説明】
【図１】第一実施例のＬＣフィルタの斜視図である。
【図２】下部電極４ａ（４ｂ）の縦断側面図である。
【図３】第一実施例の等価回路図である。
【図４】容量部におけるＮｉとＦｅとの配合比と耐温度
特性との関係を示す図表である。
特性との関係を示す図表である。
【図４】高温ライフ試験に供した試料の縦断側面図を示
すものである。
すものである。
【図５】誘電体薄膜層として用いる各材料の高温ライフ
試験における残存率を示す図表である。
試験における残存率を示す図表である。
【図６】誘電体薄膜層として用いる各材料の誘電率と、
容量温度係数との関係を示す図表である。
容量温度係数との関係を示す図表である。
【図７】誘電体薄膜層としてＳｉＯ2 と、Ｔａ2 Ｏ5 を
用いた場合の、熱処理時間と、静電容量変化率との関係
を示すグラフである。
用いた場合の、熱処理時間と、静電容量変化率との関係
を示すグラフである。
【図８】誘電体薄膜層としてＳｉＯ2 を用いた場合の、
長時間における熱処理時間と、静電容量変化率との関係
を示すグラフである。
長時間における熱処理時間と、静電容量変化率との関係
を示すグラフである。
【図９】先願の特願丙６−９８１２９号で開示した容量
部におけるＮｉとＦｅとの配合比と耐温度特性との関係
を示す図表である。
部におけるＮｉとＦｅとの配合比と耐温度特性との関係
を示す図表である。
【図１０】第二実施例のＬＣフィルタの斜視図である。
【図１１】第二実施例の等価回路図である。
【符号の説明】 １ 基体板 ２ａ，２ｂ，２ｃ 絶縁基板 ３ａ，３ｂ アース電極 ４ａ，４ｂ 下部電極 ７ 誘電体薄膜層 ８ａ，８ｂ 上部電極 １０ａ，１０ｂ アース電極 １２ 誘電体薄膜層 １３ａ，１３ｂ 入出力電極 １４ａ，１４ｂ アース電極 ２２ 絶縁基板 ２３ａ，２３ｂ 下部電極 ２４ａ，２４ｂ 接続端部 ２７ 誘電体薄膜層 ２８ａ，２８ｂ 上部電極 ３１ 誘電体薄膜層 ３２ａ，３２ｂ，３２ｃ コンデンサ電極 ３４ａ，３４ｂ アース電極 Ｌ1 ，Ｌ2 並列共振用インダクタ Ｃ0 共振用コンデンサ Ｃ1 ，Ｃ2 ，Ｃ3 結合用コンデンサ ｓ インダクタ形成領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１１月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】第一実施例のＬＣフィルタの斜視図である。
【図２】下部電極４ａ（４ｂ）の縦断側面図である。
【図３】第一実施例の等価回路図である。
【図４】高温ライフ試験に供した試料の縦断側面図を示
すものである。
すものである。
【図５】誘電体薄膜層として用いる各材料の高温ライフ
試験における残存率を示す図表である。
試験における残存率を示す図表である。
【図６】誘電体薄膜層として用いる各材料の誘電率と、
容量温度係数との関係を示す図表である。
容量温度係数との関係を示す図表である。
【図７】誘電体薄膜層としてＳｉＯ２と、Ｔａ２Ｏ５を
用いた場合の、熱処理時間と、静電容量変化率との関係
を示すグラフである。
用いた場合の、熱処理時間と、静電容量変化率との関係
を示すグラフである。
【図８】誘電体薄膜層としてＳｉＯ２を用いた場合の、
長時間における熱処理時間と、静電容量変化率との関係
を示すグラフである。
長時間における熱処理時間と、静電容量変化率との関係
を示すグラフである。
【図９】先願の特願丙６−９８１２９号で開示した容量
部におけるＮｉとＦｅとの配合比と耐温度特性との関係
を示す図表である。
部におけるＮｉとＦｅとの配合比と耐温度特性との関係
を示す図表である。
【図１０】第二実施例のＬＣフィルタの斜視図である。
【図１１】第二実施例の等価回路図である。
【符号の説明】 １ 基体板 ２ａ，２ｂ，２ｃ 絶縁基板 ３ａ，３ｂ アース電極 ４ａ，４ｂ 下部電極 ７ 誘電体薄膜層 ８ａ，８ｂ 上部電極 １０ａ，１０ｂ アース電極 １２ 誘電体薄膜層 １３ａ，１３ｂ 入出力電極 １４ａ，１４ｂ アース電極 ２２ 絶縁基板 ２３ａ，２３ｂ 下部電極 ２４ａ，２４ｂ 接続端部 ２７ 誘電体薄膜層 ２８ａ，２８ｂ 上部電極 ３１ 誘電体薄膜層 ３２ａ，３２ｂ，３２ｃ コンデンサ電極 ３４ａ，３４ｂ アース電極 Ｌ１，Ｌ２ 並列共振用インダクタ Ｃ０ 共振用コンデンサ Ｃ１，Ｃ２，Ｃ３ 結合用コンデンサ Ｓ インダクタ形成領域 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年６月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 ＬＣフィルタ
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、携帯電話や自動車
電話等の各種無線通信機器に使用されるＬＣフィルタに
関するものである。
電話等の各種無線通信機器に使用されるＬＣフィルタに
関するものである。
【０００２】
【従来の技術】ＬＣフィルタとしては、共振用コンデン
サとインダクタとを並列接続した並列共振回路を、アル
ミナ等の薄い、複数又は単数の絶縁基板からなる基体板
により担持してなるものが一般的に用いられている。こ
のＬＣフィルタは、誘電体ブロック内に複数の貫通孔状
の共振導体を形成した一体型誘電体フィルタや二枚の誘
電基板の間に箔状の共振導体を挟持した三導体型ストリ
ップラインフィルタに比して薄肉化、小型化が容易であ
る等の利点からカードサイズの携帯電話に好適に採用さ
れつつある。
サとインダクタとを並列接続した並列共振回路を、アル
ミナ等の薄い、複数又は単数の絶縁基板からなる基体板
により担持してなるものが一般的に用いられている。こ
のＬＣフィルタは、誘電体ブロック内に複数の貫通孔状
の共振導体を形成した一体型誘電体フィルタや二枚の誘
電基板の間に箔状の共振導体を挟持した三導体型ストリ
ップラインフィルタに比して薄肉化、小型化が容易であ
る等の利点からカードサイズの携帯電話に好適に採用さ
れつつある。
【０００３】一方、近年は、電子機器等の小型化、高性
能化、高密度実装化に対する要望が高まっており、この
ため、ＬＣフィルタのいっそうの小型化が強く求められ
るようになっている。そしてこの要求に対応するために
は、フィルタ部品の集積化、小型化を図る必要があり、
フィルタの大部分を占める容量部の小型化が求められて
いる。この小型化を図る方法としては、スパッタリング
法やＣＶＤ法等の薄膜形成技術により容量部を薄膜化す
ることが考えられる。
能化、高密度実装化に対する要望が高まっており、この
ため、ＬＣフィルタのいっそうの小型化が強く求められ
るようになっている。そしてこの要求に対応するために
は、フィルタ部品の集積化、小型化を図る必要があり、
フィルタの大部分を占める容量部の小型化が求められて
いる。この小型化を図る方法としては、スパッタリング
法やＣＶＤ法等の薄膜形成技術により容量部を薄膜化す
ることが考えられる。
【０００４】
【発明が解決しようとする課題】前記容量部（コンデン
サ）を薄膜形成するのに、良く知られた方法としては、
特開昭５２−５３２５７号公報や特公昭６０−５５９７
５号公報等に開示されているように、絶縁基板上にＴａ
等の陽極酸化可能な金属をスパッタリング等により薄膜
形成し、その後、例えば０．１％濃度のクエン酸溶液等
を用いて陽極酸化することにより、Ｔａからなる下部電
極とＴａ2 Ｏ5 からなる誘電体層を形成する。その上に
スパッタリング等によりＴａ，Ａｌ等の金属からなる上
部電極を形成し、薄膜コンデンサとする手法が挙げられ
る。
サ）を薄膜形成するのに、良く知られた方法としては、
特開昭５２−５３２５７号公報や特公昭６０−５５９７
５号公報等に開示されているように、絶縁基板上にＴａ
等の陽極酸化可能な金属をスパッタリング等により薄膜
形成し、その後、例えば０．１％濃度のクエン酸溶液等
を用いて陽極酸化することにより、Ｔａからなる下部電
極とＴａ2 Ｏ5 からなる誘電体層を形成する。その上に
スパッタリング等によりＴａ，Ａｌ等の金属からなる上
部電極を形成し、薄膜コンデンサとする手法が挙げられ
る。
【０００５】ところで、ＬＣフィルタは、製造工程や回
路基板上への実装時に、３５０℃程度の熱処理を受ける
ため、上述のように薄膜化すると、熱処理時に下部電極
の再結晶によって、例えば、誘電体層のＴａ2 Ｏ5 と下
部電極のＴａが熱により拡散しあって導電性を示した
り、熱膨張率の差等により耐電圧性が低下するという問
題が生じる。本発明は、容量部の薄厚化が可能となり、
耐熱性に優れるＬＣフィルタの提供を目的とするもので
ある。
路基板上への実装時に、３５０℃程度の熱処理を受ける
ため、上述のように薄膜化すると、熱処理時に下部電極
の再結晶によって、例えば、誘電体層のＴａ2 Ｏ5 と下
部電極のＴａが熱により拡散しあって導電性を示した
り、熱膨張率の差等により耐電圧性が低下するという問
題が生じる。本発明は、容量部の薄厚化が可能となり、
耐熱性に優れるＬＣフィルタの提供を目的とするもので
ある。
【０００６】
【課題を解決するための手段】本発明は、複数の絶縁基
板を積層してなるか、または単数の絶縁基板からなる基
体板により共振用コンデンサとインダクタとが並列され
た並列共振回路を担持してなるＬＣフィルタにおいて、
絶縁基板の表面に、直接又は下地層を介してＮｉを３０
％以上含有するＦｅ−Ｎｉ合金メッキ層を形成してこれ
を下部電極とし、該下部電極上に誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサを配設
したことを特徴とするＬＣフィルタである。
板を積層してなるか、または単数の絶縁基板からなる基
体板により共振用コンデンサとインダクタとが並列され
た並列共振回路を担持してなるＬＣフィルタにおいて、
絶縁基板の表面に、直接又は下地層を介してＮｉを３０
％以上含有するＦｅ−Ｎｉ合金メッキ層を形成してこれ
を下部電極とし、該下部電極上に誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサを配設
したことを特徴とするＬＣフィルタである。
【０００７】ここで前記並列共振用コンデンサ上に、さ
らに薄膜コンデンサを形成し、該薄膜コンデンサを入出
力結合用コンデンサとしても良い。
らに薄膜コンデンサを形成し、該薄膜コンデンサを入出
力結合用コンデンサとしても良い。
【０００８】高温雰囲気による上述した耐電圧性の劣化
は、主には上下の電極層に起因するから、この電極層と
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を適用すると、熱処理時の再結晶や、熱膨張の差を吸収
でき、熱処理後に、耐電圧性や容量の変化が小さい薄膜
コンデンサが提供可能となる。
は、主には上下の電極層に起因するから、この電極層と
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を適用すると、熱処理時の再結晶や、熱膨張の差を吸収
でき、熱処理後に、耐電圧性や容量の変化が小さい薄膜
コンデンサが提供可能となる。
【０００９】また絶縁基板の表面に直接又は下地層を介
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を形成してこれをアース電極を兼用する下部電極とし、
かつ該電極を含む絶縁基板のほぼ全面を誘電体薄膜層で
覆って、該誘電体薄膜層上に、下部電極と対向する面に
上部電極を形成して、前記誘電体薄膜層を介して上下電
極により並列共振用コンデンサを構成し、さらに、上部
電極を含む誘電体薄膜層のほぼ全面を絶縁薄膜層で覆っ
て、その表面に、並列共振用インダクタを形成しても良
い。この構成にあっては、インダクタ形成領域に、イン
ダクタを後付することができ、このため、共振用コンデ
ンサの容量と、インダクタのインダクタンスの値によっ
て、共振周波数ｆ0 が決定されるから、コンデンサの容
量にバラツキがあったとしても、その容量にあわせて、
最適なインダクタンス値のインダクタを、インダクタ形
成領域に形成することにより、所要の共振周波数ｆ0 を
得ることが可能となる。
してＮｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層
を形成してこれをアース電極を兼用する下部電極とし、
かつ該電極を含む絶縁基板のほぼ全面を誘電体薄膜層で
覆って、該誘電体薄膜層上に、下部電極と対向する面に
上部電極を形成して、前記誘電体薄膜層を介して上下電
極により並列共振用コンデンサを構成し、さらに、上部
電極を含む誘電体薄膜層のほぼ全面を絶縁薄膜層で覆っ
て、その表面に、並列共振用インダクタを形成しても良
い。この構成にあっては、インダクタ形成領域に、イン
ダクタを後付することができ、このため、共振用コンデ
ンサの容量と、インダクタのインダクタンスの値によっ
て、共振周波数ｆ0 が決定されるから、コンデンサの容
量にバラツキがあったとしても、その容量にあわせて、
最適なインダクタンス値のインダクタを、インダクタ形
成領域に形成することにより、所要の共振周波数ｆ0 を
得ることが可能となる。
【００１０】前記誘電体薄膜層としては、ＳｉＯ2 から
なる薄膜を適用することができる。この誘電体薄膜層に
あっては、容量温度係数が小さく、温度変化に対して、
安定した容量値を示す。
なる薄膜を適用することができる。この誘電体薄膜層に
あっては、容量温度係数が小さく、温度変化に対して、
安定した容量値を示す。
【００１１】
【発明の実施の形態】添付図面について本発明の一実施
例を説明する。図１は本発明に係るＬＣフィルタを示す
ものであり、寸法例が厚0.635mm ，縦2mm ，横2mm 等の
矩形状に成形されたアルミナ等の絶縁基板２ａ，２ｂ，
２ｃを積層して、これを共振用コンデンサＣ0 とインダ
クタＬとからなる並列共振回路を担持する基体板１とし
ている。
例を説明する。図１は本発明に係るＬＣフィルタを示す
ものであり、寸法例が厚0.635mm ，縦2mm ，横2mm 等の
矩形状に成形されたアルミナ等の絶縁基板２ａ，２ｂ，
２ｃを積層して、これを共振用コンデンサＣ0 とインダ
クタＬとからなる並列共振回路を担持する基体板１とし
ている。
【００１２】ここで、絶縁基板２ａの表面には図１中
で、左右に長い矩形状のアース電極３ａ，３ｂがあらか
じめ並成される。また、絶縁基板２ｂ上には、並列共振
用インダクタＬ1 ，Ｌ2 を相互に並列関係となるように
形成している。このインダクタＬ1 ，Ｌ2 は絶縁基板２
ｂ上で隣接することにより磁界結合させている。前記イ
ンダクタＬ1 ，Ｌ2 の一側端部には導通ビアｈが形成さ
れている。さらにまた絶縁基板２ｃの表面には、左右に
長い矩形状の並列共振用コンデンサＣ0 ，Ｃ0 の下部電
極４ａ，４ｂを並べて形成し、その図中右端部に導通ビ
アｈを夫々形成して、前記絶縁基板２ｂの導通ビアｈと
一致させている。そして、積層状態で、各導通ビアｈを
介して、アース電極３ａ，並列共振用インダクタＬ1 ，
下部電極４ａを電気的に接続し、アース電極３ｂ，並列
共振用インダクタＬ2 ，下部電極４ｂを電気的に接続し
ている。
で、左右に長い矩形状のアース電極３ａ，３ｂがあらか
じめ並成される。また、絶縁基板２ｂ上には、並列共振
用インダクタＬ1 ，Ｌ2 を相互に並列関係となるように
形成している。このインダクタＬ1 ，Ｌ2 は絶縁基板２
ｂ上で隣接することにより磁界結合させている。前記イ
ンダクタＬ1 ，Ｌ2 の一側端部には導通ビアｈが形成さ
れている。さらにまた絶縁基板２ｃの表面には、左右に
長い矩形状の並列共振用コンデンサＣ0 ，Ｃ0 の下部電
極４ａ，４ｂを並べて形成し、その図中右端部に導通ビ
アｈを夫々形成して、前記絶縁基板２ｂの導通ビアｈと
一致させている。そして、積層状態で、各導通ビアｈを
介して、アース電極３ａ，並列共振用インダクタＬ1 ，
下部電極４ａを電気的に接続し、アース電極３ｂ，並列
共振用インダクタＬ2 ，下部電極４ｂを電気的に接続し
ている。
【００１３】また、図中絶縁基板２ｃの左端の上部に
は、接続端部６ａ，６ｂが形成されている。この接続端
部６ａ，６ｂにも、導通ビアｈが形成され、該導通ビア
ｈを介して接続端部６ａを並列共振用インダクタＬ1
に、接続端部６ｂを並列共振用インダクタＬ2 に接続す
るようにしている。
は、接続端部６ａ，６ｂが形成されている。この接続端
部６ａ，６ｂにも、導通ビアｈが形成され、該導通ビア
ｈを介して接続端部６ａを並列共振用インダクタＬ1
に、接続端部６ｂを並列共振用インダクタＬ2 に接続す
るようにしている。
【００１４】各絶縁基板２ａ，２ｂ上のアース電極３
ａ，３ｂ及びインダクタＬ1 ，Ｌ2 は、スパッタリング
のほかにスクリーン印刷等の公知手段によっても形成す
ることができる。一方、前記下部電極４ａ，４ｂは、直
接又は下地層を介してＮｉを３０％以上含有するＦｅ−
Ｎｉ合金メッキ層を形成してなるものであり、並列共振
用コンデンサＣ0 ，Ｃ0 の下部電極となるとともに、ア
−ス電極を兼用する。この下部電極４ａ，４ｂの構成
は、本発明の要部に係り、後に詳細に説明する。
ａ，３ｂ及びインダクタＬ1 ，Ｌ2 は、スパッタリング
のほかにスクリーン印刷等の公知手段によっても形成す
ることができる。一方、前記下部電極４ａ，４ｂは、直
接又は下地層を介してＮｉを３０％以上含有するＦｅ−
Ｎｉ合金メッキ層を形成してなるものであり、並列共振
用コンデンサＣ0 ，Ｃ0 の下部電極となるとともに、ア
−ス電極を兼用する。この下部電極４ａ，４ｂの構成
は、本発明の要部に係り、後に詳細に説明する。
【００１５】このように形成した各絶縁基板２ａ，２
ｂ，２ｃを積層した後に、絶縁基板２ｃ上で、前記下部
電極４ａ，４ｂを含むほぼ全面に、ＳｉＯ2 からなる誘
電体薄膜層７が、ＣＶＤ法やスパッタリング法により被
覆される。そして、この誘電体薄膜層７上で、下部電極
４ａと対向する面領域上に、上部電極８ａと、アース電
極１０ａとが左右に分離して形成され、同じく、下部電
極４ｂと対向する面領域上に上部電極８ｂと、アース電
極１０ｂとが左右に分離して形成される。さらには、上
部電極８ａ，８ｂは、図中左側に延出して、接続端部９
ａ，９ｂを形成し、該接続端部９ａ，９ｂを前記接続端
部６ａ，６ｂに接続するようにしている。また、アース
電極１０ａ，１０ｂは下部電極４ａ，４ｂと導通するよ
うにしている。この上部電極８ａ，８ｂ及びアース電極
１０ａ，１０ｂはスパッタリングで形成される。
ｂ，２ｃを積層した後に、絶縁基板２ｃ上で、前記下部
電極４ａ，４ｂを含むほぼ全面に、ＳｉＯ2 からなる誘
電体薄膜層７が、ＣＶＤ法やスパッタリング法により被
覆される。そして、この誘電体薄膜層７上で、下部電極
４ａと対向する面領域上に、上部電極８ａと、アース電
極１０ａとが左右に分離して形成され、同じく、下部電
極４ｂと対向する面領域上に上部電極８ｂと、アース電
極１０ｂとが左右に分離して形成される。さらには、上
部電極８ａ，８ｂは、図中左側に延出して、接続端部９
ａ，９ｂを形成し、該接続端部９ａ，９ｂを前記接続端
部６ａ，６ｂに接続するようにしている。また、アース
電極１０ａ，１０ｂは下部電極４ａ，４ｂと導通するよ
うにしている。この上部電極８ａ，８ｂ及びアース電極
１０ａ，１０ｂはスパッタリングで形成される。
【００１６】この接続端部９ａ，９ｂと接続端部６ａ，
６ｂ及びアース電極１０ａ，１０ｂと下部電極４ａ，４
ｂとの接続は、誘電体薄膜層７に、上部電極８ａ，８ｂ
及びアース電極１０ａ，１０ｂを形成する前に、各導通
ビアｈに一致する箇所を部分的に除去しておき、接続端
部９ａ，９ｂ及びアース電極１０ａ，１０ｂのスパッタ
リングにより、該除去部を介して上部電極８ａ，８ｂ及
びアース電極１０ａ，１０ｂを夫々絶縁基板２ｃ上の各
下部電極４ａ，４ｂ，接続端部６ａ，６ｂと導通するよ
うにする。
６ｂ及びアース電極１０ａ，１０ｂと下部電極４ａ，４
ｂとの接続は、誘電体薄膜層７に、上部電極８ａ，８ｂ
及びアース電極１０ａ，１０ｂを形成する前に、各導通
ビアｈに一致する箇所を部分的に除去しておき、接続端
部９ａ，９ｂ及びアース電極１０ａ，１０ｂのスパッタ
リングにより、該除去部を介して上部電極８ａ，８ｂ及
びアース電極１０ａ，１０ｂを夫々絶縁基板２ｃ上の各
下部電極４ａ，４ｂ，接続端部６ａ，６ｂと導通するよ
うにする。
【００１７】これにより、前記誘電体薄膜層７を介し
て、下部電極（アース電極）４ａ，４ｂと上部電極８
ａ，８ｂが対置することにより、並列共振用コンデンサ
Ｃ0 ，Ｃ0 が形成されることとなる。
て、下部電極（アース電極）４ａ，４ｂと上部電極８
ａ，８ｂが対置することにより、並列共振用コンデンサ
Ｃ0 ，Ｃ0 が形成されることとなる。
【００１８】この上部電極８ａ，８ｂ，アース電極１０
ａ，１０ｂの形成後に、さらに、この誘電体薄膜層７上
には、上部電極８ａ，８ｂ、アース電極１０ａ，１０ｂ
を含む全面が、ＳｉＯ2 からなる誘電体薄膜層１２によ
り被覆される。そして、この誘電体薄膜層１２上の上部
電極８ａ，８ｂと対向する領域に、入出力電極１３ａ，
１３ｂがスパッタリングにより形成され、さらにアース
電極１０ａ，１０ｂに対向する領域に、アース電極１４
ａ，１４ｂが同じくスパッタリングにより形成される。
前記アース電極１４ａ，１４ｂは、上述と同様の手段で
誘電体薄膜層１２を部分的に除去することにより、アー
ス電極１０ａ，１０ｂと電気的に接続される。これによ
り、誘電体薄膜層１２を介して、入出力電極１３ａ，１
３ｂと上部電極８ａ，８ｂが対置して、入出力結合用コ
ンデンサＣ1 ，Ｃ2 が形成されることとなる。
ａ，１０ｂの形成後に、さらに、この誘電体薄膜層７上
には、上部電極８ａ，８ｂ、アース電極１０ａ，１０ｂ
を含む全面が、ＳｉＯ2 からなる誘電体薄膜層１２によ
り被覆される。そして、この誘電体薄膜層１２上の上部
電極８ａ，８ｂと対向する領域に、入出力電極１３ａ，
１３ｂがスパッタリングにより形成され、さらにアース
電極１０ａ，１０ｂに対向する領域に、アース電極１４
ａ，１４ｂが同じくスパッタリングにより形成される。
前記アース電極１４ａ，１４ｂは、上述と同様の手段で
誘電体薄膜層１２を部分的に除去することにより、アー
ス電極１０ａ，１０ｂと電気的に接続される。これによ
り、誘電体薄膜層１２を介して、入出力電極１３ａ，１
３ｂと上部電極８ａ，８ｂが対置して、入出力結合用コ
ンデンサＣ1 ，Ｃ2 が形成されることとなる。
【００１９】かかる構成にあって、前記入出力電極１３
ａ，１３ｂには、夫々外部電路が接続され、また表面に
露出されたアース電極１４ａ，１４ｂにアース接続が施
される。そして、このＬＣフィルタにより図３の等価回
路が構成されることとなる。この等価回路にあっては、
インダクタＬ1 ，Ｌ2 の磁界結合により、二組のＬＣフ
ィルタが結合されてなる。
ａ，１３ｂには、夫々外部電路が接続され、また表面に
露出されたアース電極１４ａ，１４ｂにアース接続が施
される。そして、このＬＣフィルタにより図３の等価回
路が構成されることとなる。この等価回路にあっては、
インダクタＬ1 ，Ｌ2 の磁界結合により、二組のＬＣフ
ィルタが結合されてなる。
【００２０】かかる構成にあって、下部電極４ａ，４ｂ
は、電解メッキ法により形成される。その構成を詳細に
説明する。
は、電解メッキ法により形成される。その構成を詳細に
説明する。
【００２１】ここで、図２は、下部電極４ａ，４ｂを下
地層５ａ，５ｂを介して、絶縁基板２ｃ上に形成した構
成の拡大図である。ここで、絶縁基板２ｃに直接接触す
る下地層５ａは、絶縁基板２ｃとの密着性の向上と、導
電性を付与して電解メッキを可能とするために形成され
るものであり、Ｔｉをスパッタリングによりほぼ0.2μ
ｍ厚となるように被覆形成してなるものである。この下
地層５ａ上に被着される下地層５ｂは、ほぼ 7μｍ厚の
Ｃｕからなる。この下地層５ｂは、抵抗率の低い金属を
用いることにより、コンデンサの高周波特性を向上させ
るものである。この下地層５ｂは、電解メッキ法により
形成される。この下地層５ｂは省略しても良い。
地層５ａ，５ｂを介して、絶縁基板２ｃ上に形成した構
成の拡大図である。ここで、絶縁基板２ｃに直接接触す
る下地層５ａは、絶縁基板２ｃとの密着性の向上と、導
電性を付与して電解メッキを可能とするために形成され
るものであり、Ｔｉをスパッタリングによりほぼ0.2μ
ｍ厚となるように被覆形成してなるものである。この下
地層５ａ上に被着される下地層５ｂは、ほぼ 7μｍ厚の
Ｃｕからなる。この下地層５ｂは、抵抗率の低い金属を
用いることにより、コンデンサの高周波特性を向上させ
るものである。この下地層５ｂは、電解メッキ法により
形成される。この下地層５ｂは省略しても良い。
【００２２】そして、この下地層５ｂ上に下部電極４
ａ，４ｂが形成される。この下部電極４ａ，４ｂは、上
述したように、Ｆｅ−Ｎｉ合金メッキ層とし、下地層５
ｂ上に電解メッキにより形成される。
ａ，４ｂが形成される。この下部電極４ａ，４ｂは、上
述したように、Ｆｅ−Ｎｉ合金メッキ層とし、下地層５
ｂ上に電解メッキにより形成される。
【００２３】ここで、図４は、高温ライフ試験に供する
試料の構成を示し、Ａｌ2 Ｏ3 （アルミナ）からなる基
板ａ上に、0.2 μｍ厚のＴｉ層と、７μｍ厚のＣｕ層を
介してＮｉを５０％含有するＦｅ−Ｎｉ合金からなる電
解メッキにより下部電極ｂを形成し、さらに試験に供す
る誘電体薄膜層ｃとしてＳｉＯ2 層，Ａｌ2 Ｏ3 層，Ｔ
ａ2 Ｏ5 層の三種をそれぞれ１μｍの厚で被覆し、この
上にＡｌからなる上部電極ｄを形成（本発明の基本構造
に相当）して構成される。ここで、各試料とも絶縁抵抗
はいずれも１０ＧΩ以上であった。また試料の電極面積
を１．６１ｍｍ2 ，試料個数を６７６個として、試験に
供した。
試料の構成を示し、Ａｌ2 Ｏ3 （アルミナ）からなる基
板ａ上に、0.2 μｍ厚のＴｉ層と、７μｍ厚のＣｕ層を
介してＮｉを５０％含有するＦｅ−Ｎｉ合金からなる電
解メッキにより下部電極ｂを形成し、さらに試験に供す
る誘電体薄膜層ｃとしてＳｉＯ2 層，Ａｌ2 Ｏ3 層，Ｔ
ａ2 Ｏ5 層の三種をそれぞれ１μｍの厚で被覆し、この
上にＡｌからなる上部電極ｄを形成（本発明の基本構造
に相当）して構成される。ここで、各試料とも絶縁抵抗
はいずれも１０ＧΩ以上であった。また試料の電極面積
を１．６１ｍｍ2 ，試料個数を６７６個として、試験に
供した。
【００２４】各試料につき高温ライフ試験を３５０℃の
温度雰囲気中で行なった。図５はこのときの、残存率を
示す図表である。この表から解るにように、３５０℃雰
囲気で、５０時間放置しても、いずれの試料にも、下部
電極にクラック等の破損がみられず、残存率は１００％
であった。
温度雰囲気中で行なった。図５はこのときの、残存率を
示す図表である。この表から解るにように、３５０℃雰
囲気で、５０時間放置しても、いずれの試料にも、下部
電極にクラック等の破損がみられず、残存率は１００％
であった。
【００２５】また図６は、各材料の誘電体薄膜層ｃの誘
電率と、容量温度係数を示すものである。この表から、
ＳｉＯ2 は、Ａｌ2 Ｏ3 又はＴａ2 Ｏ5 に比して、容量
温度係数が-50ppm/ ℃以下であり、温度安定性に優れて
いることが解る。
電率と、容量温度係数を示すものである。この表から、
ＳｉＯ2 は、Ａｌ2 Ｏ3 又はＴａ2 Ｏ5 に比して、容量
温度係数が-50ppm/ ℃以下であり、温度安定性に優れて
いることが解る。
【００２６】図７，８は、熱処理時間に対する静電容量
変化率を示すものであり、図７はＳｉＯ2 と、Ｔａ2 Ｏ
5 の温度特性を示す。このグラフから、図６の表のよう
にＳｉＯ2 の温度安定性が理解される。ここで測定周波
数は１ＭＨｚとした。また図８はＳｉＯ2 に対する熱処
理時間を０〜４０時間の長時間とした場合の静電容量変
化率を示すものであり、長時間においても、安定した静
電容量を示すことが解る。
変化率を示すものであり、図７はＳｉＯ2 と、Ｔａ2 Ｏ
5 の温度特性を示す。このグラフから、図６の表のよう
にＳｉＯ2 の温度安定性が理解される。ここで測定周波
数は１ＭＨｚとした。また図８はＳｉＯ2 に対する熱処
理時間を０〜４０時間の長時間とした場合の静電容量変
化率を示すものであり、長時間においても、安定した静
電容量を示すことが解る。
【００２７】このように、ＳｉＯ2 、Ａｌ2 Ｏ3 又はＴ
ａ2 Ｏ5 を用いた薄膜コンデンサにおいては、製造工程
や実装工程での熱処理においても充分安定した信頼性の
高い薄膜コンデンサを製作できることが示されると共
に、フィルタとして薄膜コンデンサを用いる場合は静電
容量の温度に対する安定性が必要であるが、この点、Ｓ
ｉＯ2 薄膜を用いることが、特に望ましいことが解る。
ａ2 Ｏ5 を用いた薄膜コンデンサにおいては、製造工程
や実装工程での熱処理においても充分安定した信頼性の
高い薄膜コンデンサを製作できることが示されると共
に、フィルタとして薄膜コンデンサを用いる場合は静電
容量の温度に対する安定性が必要であるが、この点、Ｓ
ｉＯ2 薄膜を用いることが、特に望ましいことが解る。
【００２８】ここで、図９は、特願平６−９８１２９号
で既に提出した、本発明者らによって確認された先願に
係る試験結果を示すものである。この試験に供された試
料は、図２の構成にあって、Ｔｉ−Ｃｕの下地層５ａ，
５ｂ上に直接、Ｆｅ−Ｎｉ合金メッキ層からなる下部電
極４ａ，４ｂを形成して、薄膜コンデンサを形成したも
のに相当し、下部電極４ａ，４ｂのＦｅとＮｉの混合割
合と、熱膨張係数及び温度特性との関係が解る。
で既に提出した、本発明者らによって確認された先願に
係る試験結果を示すものである。この試験に供された試
料は、図２の構成にあって、Ｔｉ−Ｃｕの下地層５ａ，
５ｂ上に直接、Ｆｅ−Ｎｉ合金メッキ層からなる下部電
極４ａ，４ｂを形成して、薄膜コンデンサを形成したも
のに相当し、下部電極４ａ，４ｂのＦｅとＮｉの混合割
合と、熱膨張係数及び温度特性との関係が解る。
【００２９】この結果から解るように、Ｆｅ−Ｎｉ合金
のＮｉ含有量が３０％以上の場合には、これを用いた薄
膜コンデンサは、３５０℃以上の耐熱性を有する。これ
はＦｅ−Ｎｉ合金の粒成長温度Ｔｒが６００℃程度であ
ること、及び熱膨張係数が低いためと考えられる。ここ
で、Ｎｉ含有量が２５％以下の場合には、合金の結晶構
造がマルテンサイト構造に変化して熱膨張係数が大きく
なるので、下部電極クラックが発生したものと思われ
る。而して、本発明にあっては、前記下部電極４ａ，４
ｂは、Ｎｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ
層に限定される。
のＮｉ含有量が３０％以上の場合には、これを用いた薄
膜コンデンサは、３５０℃以上の耐熱性を有する。これ
はＦｅ−Ｎｉ合金の粒成長温度Ｔｒが６００℃程度であ
ること、及び熱膨張係数が低いためと考えられる。ここ
で、Ｎｉ含有量が２５％以下の場合には、合金の結晶構
造がマルテンサイト構造に変化して熱膨張係数が大きく
なるので、下部電極クラックが発生したものと思われ
る。而して、本発明にあっては、前記下部電極４ａ，４
ｂは、Ｎｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ
層に限定される。
【００３０】次に図１０は、第二実施例のＬＣフィルタ
を示すものである。尚、図中、黒丸「・」は各要素の接
続点を示すものである。
を示すものである。尚、図中、黒丸「・」は各要素の接
続点を示すものである。
【００３１】ここで、このＬＣフィルタは、矩形状に成
形されたアルミナ等の薄い絶縁基板２２を、これを共振
用コンデンサＣ0 とインダクタＬとからなる並列共振回
路を担持する基体板としている。
形されたアルミナ等の薄い絶縁基板２２を、これを共振
用コンデンサＣ0 とインダクタＬとからなる並列共振回
路を担持する基体板としている。
【００３２】すなわち、絶縁基板２２の表面に図中で、
左右に、矩形状の下部電極（アース電極）２３ａ，２３
ｂが前側寄りで並成される。この下部電極２３ａ，２３
ｂには、夫々接続端部２４ａ，２４ｂが後方へ延成され
ている。この下部電極２３ａ，２３ｂは、上述したと同
様に、直接又は下地層を介してＦｅ−Ｎｉ合金メッキ層
を形成してなるものであり、共振用コンデンサＣ0 ，Ｃ
0 の下部電極となる。この構造及び作用は、上述の下部
電極４ａ，４ｂと同じであり、説明を省略する。
左右に、矩形状の下部電極（アース電極）２３ａ，２３
ｂが前側寄りで並成される。この下部電極２３ａ，２３
ｂには、夫々接続端部２４ａ，２４ｂが後方へ延成され
ている。この下部電極２３ａ，２３ｂは、上述したと同
様に、直接又は下地層を介してＦｅ−Ｎｉ合金メッキ層
を形成してなるものであり、共振用コンデンサＣ0 ，Ｃ
0 の下部電極となる。この構造及び作用は、上述の下部
電極４ａ，４ｂと同じであり、説明を省略する。
【００３３】この絶縁基板２２の表面には、下部電極２
３ａ，２３ｂを含むほぼ全面がＳｉＯ2 からなる誘電体
薄膜層２７が被覆される。そして、この誘電体薄膜層２
７上で、下部電極２３ａ，２３ｂと対向する領域上に、
上部電極２８ａ，２８ｂが夫々スパッタリングにより形
成される。上部電極２８ａ，２８ｂは、接続端部２９，
２９が後方へ延出されている。またそのほか誘電体薄膜
層２７上には、上部電極２８ａ，２８ｂの外側位置で、
中継端子３０，３０がスパッタリングにより形成されて
いる。而して、前記誘電体薄膜層２７を介して、下部電
極２３ａ，２３ｂと上部電極２８ａ，２８ｂが対置する
ことにより、並列共振用コンデンサＣ0，Ｃ0 が形成さ
れることとなる。
３ａ，２３ｂを含むほぼ全面がＳｉＯ2 からなる誘電体
薄膜層２７が被覆される。そして、この誘電体薄膜層２
７上で、下部電極２３ａ，２３ｂと対向する領域上に、
上部電極２８ａ，２８ｂが夫々スパッタリングにより形
成される。上部電極２８ａ，２８ｂは、接続端部２９，
２９が後方へ延出されている。またそのほか誘電体薄膜
層２７上には、上部電極２８ａ，２８ｂの外側位置で、
中継端子３０，３０がスパッタリングにより形成されて
いる。而して、前記誘電体薄膜層２７を介して、下部電
極２３ａ，２３ｂと上部電極２８ａ，２８ｂが対置する
ことにより、並列共振用コンデンサＣ0，Ｃ0 が形成さ
れることとなる。
【００３４】さらにこの誘電体薄膜層２７の全表面に
は、前記上部電極２８ａ，２８ｂ，中継端子３０，３０
上を覆ってＳｉＯ2 又はポリイミド樹脂からなる誘電体
薄膜層３１が被覆される。そして、この誘電体薄膜層３
１上には、後方寄りに、並列共振用インダクタＬ1 ，Ｌ
2 が形成される。この並列共振用インダクタＬ1 ，Ｌ2
はその内側で、前記誘電体薄膜層３１を貫通して接続端
部２９，２９と接続され、その外側で、誘電体薄膜層３
１，２７を貫通して、下部電極２３ａ，２３ｂの接続端
部２４ａ，２４ｂと導通する。さらに、誘電体薄膜層３
１上にあって、上部電極２８ａ，２８ｂ上の位置で、コ
ンデンサ電極３２ａ，３２ｃ，３２ｂが左右に列設され
る。このコンデンサ電極３２ａは、誘電体薄膜層３１を
介して上部電極２８ａと対置して、入出力結合用コンデ
ンサＣ1 を構成し、コンデンサ電極３２ｂは、前記誘電
体薄膜層３１を介して上部電極２８ｂと対置して、入出
力結合用コンデンサＣ1 を構成している。さらに、コン
デンサ電極３２ｃは、上部電極２８ａ，２８ｂ上にまた
がって配設され、それぞれ上部電極２８ａ，２８ｂと対
置して段間結合用コンデンサＣ3 を構成している。
は、前記上部電極２８ａ，２８ｂ，中継端子３０，３０
上を覆ってＳｉＯ2 又はポリイミド樹脂からなる誘電体
薄膜層３１が被覆される。そして、この誘電体薄膜層３
１上には、後方寄りに、並列共振用インダクタＬ1 ，Ｌ
2 が形成される。この並列共振用インダクタＬ1 ，Ｌ2
はその内側で、前記誘電体薄膜層３１を貫通して接続端
部２９，２９と接続され、その外側で、誘電体薄膜層３
１，２７を貫通して、下部電極２３ａ，２３ｂの接続端
部２４ａ，２４ｂと導通する。さらに、誘電体薄膜層３
１上にあって、上部電極２８ａ，２８ｂ上の位置で、コ
ンデンサ電極３２ａ，３２ｃ，３２ｂが左右に列設され
る。このコンデンサ電極３２ａは、誘電体薄膜層３１を
介して上部電極２８ａと対置して、入出力結合用コンデ
ンサＣ1 を構成し、コンデンサ電極３２ｂは、前記誘電
体薄膜層３１を介して上部電極２８ｂと対置して、入出
力結合用コンデンサＣ1 を構成している。さらに、コン
デンサ電極３２ｃは、上部電極２８ａ，２８ｂ上にまた
がって配設され、それぞれ上部電極２８ａ，２８ｂと対
置して段間結合用コンデンサＣ3 を構成している。
【００３５】そのほか誘電体薄膜層３１上の両側には、
中継端子３０，３０と対置してアース電極３４ａ，３４
ｂが同じくスパッタリングにより形成される。
中継端子３０，３０と対置してアース電極３４ａ，３４
ｂが同じくスパッタリングにより形成される。
【００３６】そして、コンデンサ電極３２ａ，３２ｂに
外部電路が接続され、アース電極３４ａ，３４ｂにアー
ス接続が施されて、図１１で示す等価回路が構成される
こととなる。
外部電路が接続され、アース電極３４ａ，３４ｂにアー
ス接続が施されて、図１１で示す等価回路が構成される
こととなる。
【００３７】かかる構成にあっては、並列共振用インダ
クタＬ1 ，Ｌ2 を最終工程で形成することが可能とな
る。そこで、この並列共振用インダクタＬ1 ，Ｌ2 の無
い半製品を形成した後に、並列共振用インダクタＬ1 ，
Ｌ2 を形状選定により、そのインダクタンス値を設定
し、インダクタ形成領域ｓに、該並列共振用インダクタ
Ｌ1 ，Ｌ2 をスパッタリングにより、後付けで形成する
ことにより、インダクタンス値を最適なものとすること
ができる。
クタＬ1 ，Ｌ2 を最終工程で形成することが可能とな
る。そこで、この並列共振用インダクタＬ1 ，Ｌ2 の無
い半製品を形成した後に、並列共振用インダクタＬ1 ，
Ｌ2 を形状選定により、そのインダクタンス値を設定
し、インダクタ形成領域ｓに、該並列共振用インダクタ
Ｌ1 ，Ｌ2 をスパッタリングにより、後付けで形成する
ことにより、インダクタンス値を最適なものとすること
ができる。
【００３８】すなわち、共振用コンデンサＣ0 の容量値
と並列共振用インダクタＬ1 ，Ｌ2のインダクタンス値
と共振周波数ｆ0 との関係は、ｆ0 ＝１／（２π（Ｌ
Ｃ）1/ 2 ）であるから、所要の共振周波数ｆ0 を得るた
めには、共振用コンデンサＣ0の容量値を容量測定器で
調べて、該容量値にあわせて、インダクタンス値を上式
より決定し、該インダクタンス値を有する並列共振用イ
ンダクタＬ1 ，Ｌ2 を決定して、これを前記インダクタ
形成領域ｓに形成すれば良い。ここで、並列共振用イン
ダクタＬ1 ，Ｌ2 は、その導体長、導体幅，形態等の形
状により、インダクタンスが異なる。従って、インダク
タンス値があらかじめ定まっている形状の異なるパター
ンから所定のパターンを選定して、並列共振用インダク
タＬ1 ，Ｌ2 とすることにより、共振用コンデンサＣ0
にバラツキがあったとしても、所要の共振周波数ｆ0 を
得ることが可能となる。
と並列共振用インダクタＬ1 ，Ｌ2のインダクタンス値
と共振周波数ｆ0 との関係は、ｆ0 ＝１／（２π（Ｌ
Ｃ）1/ 2 ）であるから、所要の共振周波数ｆ0 を得るた
めには、共振用コンデンサＣ0の容量値を容量測定器で
調べて、該容量値にあわせて、インダクタンス値を上式
より決定し、該インダクタンス値を有する並列共振用イ
ンダクタＬ1 ，Ｌ2 を決定して、これを前記インダクタ
形成領域ｓに形成すれば良い。ここで、並列共振用イン
ダクタＬ1 ，Ｌ2 は、その導体長、導体幅，形態等の形
状により、インダクタンスが異なる。従って、インダク
タンス値があらかじめ定まっている形状の異なるパター
ンから所定のパターンを選定して、並列共振用インダク
タＬ1 ，Ｌ2 とすることにより、共振用コンデンサＣ0
にバラツキがあったとしても、所要の共振周波数ｆ0 を
得ることが可能となる。
【００３９】この場合に、所定パターンの形成は、自動
スパッタリング装置等を用いて、当該パターンを指定す
るか、又は、所定インダクタンス値又は、共振用コンデ
ンサＣ0 の静電容量値を入力すると、自動的にパターン
が選定されるようにしたり、さらには、該入力値に対応
して、最適パターンを形成して、該パターンに基づき、
インダクタ形成領域ｓに自動的に形成されるようにすれ
ば良い。尚、この最適パターンを自動作成する構成にあ
っては、あらかじめ作成式によりインダクタンス値とイ
ンダクタの形状との関係が定められているのであるか
ら、無限種類のパターンが作成式を介して用意されてい
るといってもよく、これは、あらかじめ設定された複数
のパターンのうちから、最適インダクタンス値に基づい
て選択する構成の一態様であるということができる。而
して最適なインダクタンス値の並列共振用インダクタＬ
1 ，Ｌ2 が形成されて、所要共振周波数が実現されるこ
ととなる。
スパッタリング装置等を用いて、当該パターンを指定す
るか、又は、所定インダクタンス値又は、共振用コンデ
ンサＣ0 の静電容量値を入力すると、自動的にパターン
が選定されるようにしたり、さらには、該入力値に対応
して、最適パターンを形成して、該パターンに基づき、
インダクタ形成領域ｓに自動的に形成されるようにすれ
ば良い。尚、この最適パターンを自動作成する構成にあ
っては、あらかじめ作成式によりインダクタンス値とイ
ンダクタの形状との関係が定められているのであるか
ら、無限種類のパターンが作成式を介して用意されてい
るといってもよく、これは、あらかじめ設定された複数
のパターンのうちから、最適インダクタンス値に基づい
て選択する構成の一態様であるということができる。而
して最適なインダクタンス値の並列共振用インダクタＬ
1 ，Ｌ2 が形成されて、所要共振周波数が実現されるこ
ととなる。
【００４０】
【発明の効果】本発明のＬＣフィルタは、絶縁基板の表
面に、直接又は下地層を介してＮｉを３０％以上含有す
るＦｅ−Ｎｉ合金メッキ層を形成してこれを下部電極と
し、該下部電極上にＳｉＯ2 等の誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサＣ0 を
配設したことを特徴とするものであるから、ＳｉＯ2 等
の誘電体薄膜層を適用していることにより、容量部の薄
厚化が可能となると共に、Ｎｉを３０％以上含有するＦ
ｅ−Ｎｉ合金メッキ層により耐熱性に優れ、これによ
り、製造工程や実装工程での熱処理による薄膜コンデン
サの劣化が可及的に減少でき、小型で、特性の良いＬＣ
フィルタを提供することができる。
面に、直接又は下地層を介してＮｉを３０％以上含有す
るＦｅ−Ｎｉ合金メッキ層を形成してこれを下部電極と
し、該下部電極上にＳｉＯ2 等の誘電体薄膜層を形成
し、さらに該誘電体薄膜層の表面に上部電極を形成する
ことにより、絶縁基板上に並列共振用コンデンサＣ0 を
配設したことを特徴とするものであるから、ＳｉＯ2 等
の誘電体薄膜層を適用していることにより、容量部の薄
厚化が可能となると共に、Ｎｉを３０％以上含有するＦ
ｅ−Ｎｉ合金メッキ層により耐熱性に優れ、これによ
り、製造工程や実装工程での熱処理による薄膜コンデン
サの劣化が可及的に減少でき、小型で、特性の良いＬＣ
フィルタを提供することができる。
【００４３】また、上述の構成にあって、最上面に並列
共振用インダクタＬ1 ，Ｌ2 を形成した構成にあって
は、該並列共振用インダクタＬ1 ，Ｌ2 の後付形成が可
能となり、その形状の選定によりインダクイタンス値を
適正に設定することにより、所要の共振周波数の設定が
容易にできる等の優れた効果がある。
共振用インダクタＬ1 ，Ｌ2 を形成した構成にあって
は、該並列共振用インダクタＬ1 ，Ｌ2 の後付形成が可
能となり、その形状の選定によりインダクイタンス値を
適正に設定することにより、所要の共振周波数の設定が
容易にできる等の優れた効果がある。
【図面の簡単な説明】
【図１】第一実施例のＬＣフィルタの斜視図である。
【図２】下部電極４ａ（４ｂ）の縦断側面図である。
【図３】第一実施例の等価回路図である。
【図４】高温ライフ試験に供した試料の縦断側面図を示
すものである。
すものである。
【図５】誘電体薄膜層として用いる各材料の高温ライフ
試験における残存率を示す図表である。
試験における残存率を示す図表である。
【図６】誘電体薄膜層として用いる各材料の誘電率と、
容量温度係数との関係を示す図表である。
容量温度係数との関係を示す図表である。
【図７】誘電体薄膜層としてＳｉＯ2 と、Ｔａ2 Ｏ5 を
用いた場合の、熱処理時間と、静電容量変化率との関係
を示すグラフである。
用いた場合の、熱処理時間と、静電容量変化率との関係
を示すグラフである。
【図８】誘電体薄膜層としてＳｉＯ2 を用いた場合の、
長時間における熱処理時間と、静電容量変化率との関係
を示すグラフである。
長時間における熱処理時間と、静電容量変化率との関係
を示すグラフである。
【図９】先願の特願丙６−９８１２９号で開示した容量
部におけるＮｉとＦｅとの配合比と耐温度特性との関係
を示す図表である。
部におけるＮｉとＦｅとの配合比と耐温度特性との関係
を示す図表である。
【図１０】第二実施例のＬＣフィルタの斜視図である。
【図１１】第二実施例の等価回路図である。
【符号の説明】 １ 基体板 ２ａ，２ｂ，２ｃ 絶縁基板 ３ａ，３ｂ アース電極 ４ａ，４ｂ 下部電極 ７ 誘電体薄膜層 ８ａ，８ｂ 上部電極 １０ａ，１０ｂ アース電極 １２ 誘電体薄膜層 １３ａ，１３ｂ 入出力電極 １４ａ，１４ｂ アース電極 ２２ 絶縁基板 ２３ａ，２３ｂ 下部電極 ２４ａ，２４ｂ 接続端部 ２７ 誘電体薄膜層 ２８ａ，２８ｂ 上部電極 ３１ 誘電体薄膜層 ３２ａ，３２ｂ，３２ｃ コンデンサ電極 ３４ａ，３４ｂ アース電極 Ｌ1 ，Ｌ2 並列共振用インダクタ Ｃ0 共振用コンデンサ Ｃ1 ，Ｃ2 ，Ｃ3 結合用コンデンサ ｓ インダクタ形成領域
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 秀明 名古屋市瑞穂区高辻町14番18号 日本特殊 陶業株式会社内
Claims (4)
- 【請求項１】複数の絶縁基板を積層してなるか、または
単数の絶縁基板からなる基体板により共振用コンデンサ
とインダクタとが並列された並列共振回路を担持してな
るＬＣフィルタにおいて、絶縁基板の表面に、直接又は
下地層を介してＮｉを３０％以上含有するＦｅ−Ｎｉ合
金メッキ層を形成してこれを下部電極とし、該下部電極
上に誘電体薄膜層を形成し、さらに該誘電体薄膜層の表
面に上部電極を形成することにより、絶縁基板上に並列
共振用コンデンサを配設したことを特徴とするＬＣフィ
ルタ。 - 【請求項２】前記並列共振用コンデンサ上に、さらに入
出力結合用薄膜コンデンサを形成したことを特徴とする
請求項１記載のＬＣフィルタ。 - 【請求項３】絶縁基板の表面に直接又は下地層を介して
Ｎｉを３０％以上含有するＦｅ−Ｎｉ合金メッキ層を形
成してこれをアース電極を兼用する下部電極とし、かつ
該電極を含む絶縁基板のほぼ全面を誘電体薄膜層で覆っ
て、該誘電体薄膜層上に、下部電極と対向する面に上部
電極を形成して、前記誘電体薄膜層を介して上下電極に
より並列共振用コンデンサを構成し、さらに、上部電極
を含む誘電体薄膜層のほぼ全面を絶縁薄膜層で覆って、
その表面に、並列共振用インダクタを形成したことを特
徴とする請求項１記載のＬＣフィルタ。 - 【請求項４】前記誘電体薄膜層がＳｉＯ2 からなること
を特徴とする請求項１又は請求項３記載のＬＣフィル
タ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248854A JPH0969742A (ja) | 1995-09-01 | 1995-09-01 | Ｌｃフィルタ |
| US08/703,946 US5781081A (en) | 1995-09-01 | 1996-08-28 | LC-type dielectric filter having an inductor on the outermost layer and frequency adjusting method therefor |
| EP96113862A EP0760533B1 (en) | 1995-09-01 | 1996-08-29 | LC-type dielectric filter and frequency adjusting method therefor |
| DE69616697T DE69616697T2 (de) | 1995-09-01 | 1996-08-29 | Dielektrisches LC-Filter und Frequenzeinstellverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248854A JPH0969742A (ja) | 1995-09-01 | 1995-09-01 | Ｌｃフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969742A true JPH0969742A (ja) | 1997-03-11 |
Family
ID=17184418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7248854A Pending JPH0969742A (ja) | 1995-09-01 | 1995-09-01 | Ｌｃフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969742A (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5088558A (ja) * | 1973-12-11 | 1975-07-16 | ||
| JPH01321615A (ja) * | 1988-06-23 | 1989-12-27 | Mitsui Petrochem Ind Ltd | 電極 |
| JPH02222513A (ja) * | 1989-02-23 | 1990-09-05 | Mitsui Petrochem Ind Ltd | セラミックコンデンサ |
| JPH03188938A (ja) * | 1989-08-18 | 1991-08-16 | Hitachi Ltd | 無機ポリマ薄膜の形成方法 |
| JPH03276615A (ja) * | 1990-03-26 | 1991-12-06 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
| JPH04119701A (ja) * | 1990-09-10 | 1992-04-21 | Matsushita Electric Ind Co Ltd | 高周波フィルタ |
| JPH04213208A (ja) * | 1990-12-07 | 1992-08-04 | Murata Mfg Co Ltd | Ｌｃ共振器の製造方法 |
| JPH0653684A (ja) * | 1992-07-29 | 1994-02-25 | Hitachi Ltd | 薄膜多層配線基板とそれを用いたモジュール |
| JPH06151243A (ja) * | 1992-11-12 | 1994-05-31 | Tdk Corp | 積層型フィルタ |
| JPH07153644A (ja) * | 1993-11-29 | 1995-06-16 | Shizuoka Prefecture | 薄膜コンデンサおよびその製造方法 |
-
1995
- 1995-09-01 JP JP7248854A patent/JPH0969742A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5088558A (ja) * | 1973-12-11 | 1975-07-16 | ||
| JPH01321615A (ja) * | 1988-06-23 | 1989-12-27 | Mitsui Petrochem Ind Ltd | 電極 |
| JPH02222513A (ja) * | 1989-02-23 | 1990-09-05 | Mitsui Petrochem Ind Ltd | セラミックコンデンサ |
| JPH03188938A (ja) * | 1989-08-18 | 1991-08-16 | Hitachi Ltd | 無機ポリマ薄膜の形成方法 |
| JPH03276615A (ja) * | 1990-03-26 | 1991-12-06 | Murata Mfg Co Ltd | セラミック電子部品及びその製造方法 |
| JPH04119701A (ja) * | 1990-09-10 | 1992-04-21 | Matsushita Electric Ind Co Ltd | 高周波フィルタ |
| JPH04213208A (ja) * | 1990-12-07 | 1992-08-04 | Murata Mfg Co Ltd | Ｌｃ共振器の製造方法 |
| JPH0653684A (ja) * | 1992-07-29 | 1994-02-25 | Hitachi Ltd | 薄膜多層配線基板とそれを用いたモジュール |
| JPH06151243A (ja) * | 1992-11-12 | 1994-05-31 | Tdk Corp | 積層型フィルタ |
| JPH07153644A (ja) * | 1993-11-29 | 1995-06-16 | Shizuoka Prefecture | 薄膜コンデンサおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446388B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| US7616427B2 (en) | Monolithic ceramic capacitor | |
| KR20190021686A (ko) | 코일 부품 및 그 제조방법 | |
| US7307829B1 (en) | Integrated broadband ceramic capacitor array | |
| JP2912457B2 (ja) | 薄膜コンデンサ | |
| JP7673912B2 (ja) | 積層型キャパシター及びその実装基板 | |
| JPH0969742A (ja) | Ｌｃフィルタ | |
| JPH11219821A (ja) | 積層型インダクタ、及びその製造方法 | |
| CN113161147B (zh) | 多层电子组件 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH1050879A (ja) | 表面実装型電子部品 | |
| JP2000252164A (ja) | 積層セラミックフィルタ | |
| JPH09116306A (ja) | マイクロストリップライン型フィルタ | |
| JPH11225035A (ja) | Ｌｃフィルタ | |
| JP3492853B2 (ja) | 容量素子付き回路基板 | |
| JP3322665B2 (ja) | 高周波モジュール | |
| JPS6094716A (ja) | 薄膜コンデンサ | |
| JPH1075145A (ja) | Ｌｃバンドパスフィルタ | |
| JPH09106916A (ja) | Ｌｃフィルタ及びその周波数調整方法 | |
| JPH1051257A (ja) | Ｌｃローパスフィルタ | |
| CN121726234A (zh) | 一种电容器 | |
| JP2000114045A (ja) | 薄膜インダクタ及び薄膜インダクタの製造方法 | |
| JPH11329843A (ja) | 積層インダクタ | |
| JPH114058A (ja) | 容量素子付き回路基板 | |
| JP2003100517A (ja) | 積層チップインダクタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031226 |