JPH10144676A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH10144676A
JPH10144676A JP8320912A JP32091296A JPH10144676A JP H10144676 A JPH10144676 A JP H10144676A JP 8320912 A JP8320912 A JP 8320912A JP 32091296 A JP32091296 A JP 32091296A JP H10144676 A JPH10144676 A JP H10144676A
Authority
JP
Japan
Prior art keywords
film
etching
plasma
gas
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8320912A
Other languages
English (en)
Other versions
JP3400918B2 (ja
Inventor
Takashi Akahori
孝 赤堀
Shunichi Endo
俊一 遠藤
Shuichi Ishizuka
修一 石塚
Tadashi Hirata
匡史 平田
Takeshi Aoki
武志 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP32091296A priority Critical patent/JP3400918B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1019980705381A priority patent/KR100563610B1/ko
Priority to US09/101,308 priority patent/US6727182B2/en
Priority to EP97911513A priority patent/EP0933802B1/en
Priority to PCT/JP1997/004099 priority patent/WO1998021745A1/ja
Priority to DE69712080T priority patent/DE69712080T2/de
Priority to TW086116927A priority patent/TW349241B/zh
Publication of JPH10144676A publication Critical patent/JPH10144676A/ja
Application granted granted Critical
Publication of JP3400918B2 publication Critical patent/JP3400918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 フッ素添加カーボン膜（以下「ＣＦ膜」とい
う）を用いた層間絶縁膜の実用化を図るためにＣＦ膜の
工程を可能にすること。 【解決手段】 ＣＦ膜４の上に導電膜例えばＴｉＮ膜４
１を形成し、その上にレジスト膜４２のパターンを形成
した後、例えばＢＣｌ3 ガスによりＴｉＮ膜４１をエッ
チングする。その後Ｏ2 プラズマをウエハ表面に照射す
ると、ＣＦ膜を化学エッチングすると共にレジスト膜４
２もエッチングするが、ＴｉＮ膜４１がマスクの役割を
果たすため、予定のホールを形成することができる。Ｃ
Ｆ膜４の表面にはアルミニウムなどによって配線が形成
されるが、ＴｉＮ膜４１は配線とＣＦ膜４との密着層の
役割を果たし、また配線の一部となる。マスクとしては
導電膜の代りにＳｉＯ2 などの絶縁膜を用いてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフッ素添加カーボン
膜を用いた半導体素子の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術がある。多層配線構造をとるためには、ｎ層目の配
線層と（ｎ＋１）番目の配線層の間を導電層で接続する
と共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜
が形成される。
【０００３】この層間絶縁膜の代表的なものとしてＳｉ
Ｏ2 膜があるが、近年デバイスの動作についてより一層
の高速化を図るために層間絶縁膜の比誘電率を低くする
ことが要求されており、層間絶縁膜の材質についての検
討がなされている。即ちＳｉＯ2 は比誘電率がおよそ４
であり、これよりも小さい材質の発掘に力が注がれてい
る。そのうちの一つとして比誘電率が３．５であるＳｉ
ＯＦの実現化が進められているが、本発明者は比誘電率
が更に小さいフッ素添加カーボン膜に注目している。
【０００４】
【発明が解決しようとする課題】ところでフッ素添加カ
ーボン膜については未知の部分が多く、フッ素添加カー
ボン膜自体の製法も模索している段階であり、例えばエ
ッチング工程について見ると、ＳｉＯ2 膜のエッチング
ガスとして用いられていたＣＦ4 などのＣＦ系のガスで
は、エッチングすべき膜自体がＣＦ系のものであるため
エッチングを行うことができず、従来の工程をそのまま
適用できない。従ってフッ素添加カーボン膜が層間絶縁
膜として好適であるといっても、実用化を達成するには
多くの課題をかかえている。
【０００５】本発明は、その中でもエッチング工程に関
する課題を取り上げてなされたものであり、フッ素添加
カーボン膜のエッチングを可能にすることができ、フッ
素添加カーボン膜を用いた層間絶縁膜の実用化を主たる
目的とするものである。
【０００６】
【課題を解決するための手段】請求項１の発明は、フッ
ソ添加カ−ボン膜よりなる絶縁膜を被処理体上に成膜す
る工程と、次いで前記絶縁膜上にレジスト膜によりパタ
ーンを形成する工程と、その後酸素プラズマによりフッ
素添加カーボン膜をエッチングしながらレジスト膜を除
去する工程と、を含むことを特徴とする。
【０００７】
【発明の実施の形態】本発明の実施の形態では、フッ素
添加カーボン膜（以下「ＣＦ膜」という）をエッチング
する工程に特徴があるが、本発明方法を利用して製造さ
れる半導体素子の構造の一例を図１（ａ）、（ｂ）に示
しておく。１はシリコン基板、１１はＢＰＳＧ膜（Ｓｉ
Ｏ2 にＰ及びＢがドープされた膜）、１２はｎ型半導体
領域、１３は、絶縁膜１４のスルーホールに埋め込まれ
た例えばＷ（タングステン）よりなる電極であり、これ
らは回路主要部の一部に相当する。この回路主要部の上
には、例えばアルミニウムよりなる配線１５が多層に形
成され、上下の配線１５、１５は、層間絶縁膜１６に形
成されたビアホールに埋め込まれた例えばＷよりなる導
電層１７により互に接続されている。
【０００８】このような半導体素子を製造するにあたっ
て層間絶縁膜をエッチングする工程に関して以下に述べ
ていく。図２（ａ）は例えば１層目のアルミニウム配線
が形成された状態を示しており、絶縁膜１４の上に図２
（ｂ）に示すようにＣＦ膜よりなる１層目の層間絶縁膜
１６が形成される。ＣＦ膜は、例えばＣＦ系のガス及び
ＣＨ系のガスを成膜ガスとして、プラズマＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法、により成膜することができる。例えばＣ4 Ｆ8 ガス
及びＣ2 Ｈ4 ガスを用い、エッチング装置でもある後述
のＥＣＲ（電子サイクロトロン共鳴）プラズマ処理装置
を用いて例えば厚さ０．７μｍに成膜される。
【０００９】次いで図２（ｃ）に示すようにＣＦ膜（層
間絶縁膜１６）の表面に所定のパターンでレジスト膜１
８が形成される。このレジスト膜１８は例えばスピンコ
−ティング法によりウエハ表面にレジスト液を塗布し、
露光、現像工程を経て形成される。レジストの材料とし
ては、アジド化合物、ポリビニルフェノール、メタクリ
ル酸化合物、ノボラック樹脂、ポリスチレン系樹脂とい
った有機材料が用いられる。
【００１０】その後ウエハ表面にＯ2 プラズマ（酸素プ
ラズマ）を照射してＣＦ膜をエッチングする。ＣＦ膜に
Ｏ2 プラズマが当たると、Ｏ2 の活性種がＣ−Ｆ結合及
びＣ−Ｃ結合を切断してＣＯあるいはＣＯ2 となって飛
散すると共に、ＦについてもＦ2 などとなって飛散す
る。こうしてＣＦ膜がＯ2 プラズマによって化学エッチ
ングされていく。
【００１１】ところでレジスト膜１８は有機系材料であ
るためＯ2 プラズマによってやはり化学的にエッチング
により除去されてしまう。従ってＣＦ膜のエッチングと
レジスト膜１８のエッチングによる除去とが同時に進行
するが、レジスト膜１８が全てエッチングにより除去さ
れる前に、ＣＦ膜の表面からアルミニウム配線１５まで
のエッチングが終了すれば、図２（ｄ）に示すように予
定とするビアホール１９が形成される。このためにはレ
ジスト膜１８のエッチングによる除去の速度とＣＦ膜の
エッチングの速度を予め把握してレジスト膜１８の膜厚
を設定すればよい。
【００１２】レジスト膜１８のエッチングによる除去の
速度とＣＦ膜のエッチングの速度が同じであればＣＦ膜
の表面が平坦化される。一般的にはレジスト膜１８を除
去した後に層間絶縁膜の表面を平坦化するためにＣＭＰ
などと呼ばれる機械的研磨工程が行われるが、この場合
にはＣＭＰ工程が不要になるという利点がある。レジス
ト膜のエッチングによる除去の速度とＣＦ膜のエッチン
グの速度が異なる場合には、予定とするホールが形成さ
れる前に（アルミニウム表面までエッチングされる前
に）レジスト膜１８が全部除去されないようにすること
が望ましい。ホールが形成されたときにレジスト膜１８
が残っていれば、その後レジスト膜１８のエッチング終
了時点を、例えばＣＯやＣＯ2 の発光量の変化に基づい
て検出することにより、ＣＦ膜の膜厚を変動させること
なくレジスト膜の除去及びホールの形成を行うことがで
きる。
【００１３】本発明の他の実施の形態では、図３に示す
ようにＯ2 ガスとシラン系のガス例えばＳｉＨ4 、Ｓｉ
2 Ｈ6 ガスなどとを用いてＣＦ膜のエッチングを行う。
図３はこのようなエッチングの様子を示す図であり、エ
ッチングと同時にホール１９の側壁に、ＳｉＨ4 とＯ2
との反応によってＳｉＯ2 よりなる保護膜１９ａが形成
され、側壁のエッチングが抑制される。
【００１４】Ｏ2 ガスのみによってエッチングを行う場
合、図４に示すように凹部１９の側壁もエッチングされ
て横に膨らむボーイングと呼ばれる状態になるため、高
アスペクト比の凹部１９をエッチングすることが困難で
あると考えられる。従ってこの手法によればアスペクト
比の高いビアホールやスルーホールのエッチングを行う
ことができる。この場合Ｏ2 ガスに対するシラン系ガス
の比率が大きいと保護膜が成長し過ぎて凹部の形状が悪
くなるため、エッチング条件等に応じてシラン系ガスの
混合比を設定することが必要である。この方法は、後述
する絶縁膜や導電膜をＣＦ膜の表面に形成する方法と組
み合わせて実施してもよい。
【００１５】本発明方法は例えば図５に示すプラズマ処
理装置により実施することができる。この装置はアルミ
ニウム等により形成された真空容器２を有しており、こ
の真空容器２は上方に位置してプラズマを発生させる筒
状のプラズマ室２１と、この下方に連通させて連結さ
れ、プラズマ室２１よりは口径の大きい筒状の処理室２
２とからなる。なおこの真空容器２は接地されてゼロ電
位になっている。
【００１６】この真空容器２の上端は、開口されてこの
部分にマイクロ波を透過する部材例えば石英等の材料で
形成された透過窓２３が気密に設けられており、真空容
器２内の真空状態を維持するようになっている。この透
過窓２３の外側には、例えば２．４５ＧＨｚのプラズマ
発生用高周波供給手段としての高周波電源部２４に接続
された導波管２５が設けられており、高周波電源部２４
に発生したマイクロ波Ｍを導波管２５で案内して透過窓
２３からプラズマ室２１内へ導入し得るようになってい
る。プラズマ室２１を区画する側壁には例えばその周方
向に沿って均等に配置したプラズマガスノズル２６が設
けられている。
【００１７】また、プラズマ室２１を区画する側壁の外
周には、これに接近させて磁界形成手段として例えばリ
ング状の主電磁コイル２７が配置されると共に、成膜室
２２の下方側にはリング状の補助電磁コイル２８が配置
され、プラズマ室２１から処理室２２に亘って上から下
に向かう磁界例えば８７５ガウスの磁界Ｂを形成し得る
ようになっており、ＥＣＲプラズマ条件が満たされてい
る。なお電磁コイルに代えて永久磁石を用いてもよい。
【００１８】このようにプラズマ室２１内に周波数の制
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により上記ＥＣＲプラズマが発生
する。この時、前記周波数にて前記導入ガスに共鳴作用
が生じてプラズマが高い密度で形成されることになる。
すなわちこの装置は、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ処理装置を構成することになる。
【００１９】前記載置台３は、例えばアルミニウム製の
本体３１の上に、ヒータ３２を内蔵したセラミックス体
３３を設けてなり、載置面は静電チャックとして構成さ
れている。更に載置台３の本体３１には、ウエハＷにイ
オンを引き込むためのバイアス電圧を印加するように例
えば高周波電源部３４が接続されている。バイアス電圧
の電極は例えば静電チャックの電極と兼用している。そ
してまた真空容器２の底部には排気管３５が接続されて
いる。なお３０は成膜処理を行うときに用いられるリン
グ状の成膜ガス供給部である。
【００２０】次に上述の装置を用いて被処理体であるウ
エハ１０上に対してエッチングを行う方法について説明
する。先ず、真空容器２の側壁に設けた図示しないゲー
トバルブを開いて図示しない搬送アームにより、ウエハ
１０を図示しないロードロック室から搬入して載置台３
上に載置する。
【００２１】続いて、このゲートバルブを閉じて内部を
密閉した後、排気管３５より内部雰囲気を排出して所定
の真空度まで真空引きし、プラズマガスノズル２６から
プラズマ室２１内へＯ2 ガスあるいは更にシラン系ガス
例えばＳｉＨ4 ガスを導入する。そして真空容器２内を
所定のプロセス圧に維持し、かつ高周波電源部３４によ
り載置台３に１３．５６ＭＨｚのバイアス電圧を印加す
る。
【００２２】プラズマ発生用高周波電源部２４からの
２．４５ＧＨｚの高周波（マイクロ波）は、導波管２５
を搬送されて真空容器２の天井部に至り、ここの透過窓
２３を透過してマイクロ波Ｍがプラズマ室２１内へ導入
される。このプラズマ室２１内には、電磁コイル２７、
２８により発生した磁界Ｂが上方から下方に向けて例え
ば８７５ガウスの強さで印加されており、この磁界Ｂと
マイクロ波Ｍとの相互作用でＥ（電界）×Ｂ（磁界）を
誘発して電子サイクロトロン共鳴が生じ、この共鳴によ
りＯ2 ガスがプラズマ化され、且つ高密度化される。
【００２３】プラズマ生成室２１より処理室２２内に流
れ込んだプラズマ流は、バイアス電圧によりウエハ１０
に引き込まれ、ウエハ１０の表面のエッチングが行われ
る。
【００２４】ここで本発明者は、図５に示すプラズマ処
理装置を用い、Ｃ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを成膜ガ
スとし、またＡｒガスをプラズマガスとしてウエハ１０
上にＣＦ膜を形成すると共に、レジスト処理装置及び露
光装置を用いて、アジド化合物系のレジスト膜によりＣ
Ｆ膜上にパターンを形成したものを用意した。このウエ
ハに対して前記プラズマ処理装置を用いて、Ｏ2 ガスを
プラズマガスノズル２６から１００ｓｃｃｍの流量で供
給したところ、幅０．３μｍ、アスペクト比１のホール
を形成することができ、レジスト膜も同時にエッチング
することができた。ただし、プロセス圧を０．２Ｐａ、
マイクロ波電力を２５００Ｗ、バイアス電力を１５００
Ｗ、載置台３の表面温度を２７０℃に設定した。
【００２５】またＳｉＨ4 ガスを２ｓｃｃｍ供給した他
は同様にしてエッチングを行ったところアスペクト比２
のホールを良好な形状で形成することができた。
【００２６】次に本発明の他の実施の形態について説明
する。この実施の形態では図６（ａ）に示すように例え
ば厚さＤが８０００オングストロームのＣＦ膜４の表面
に例えば厚さ３００オングストロームの導電膜例えばＴ
ｉＮ（チタンナイトライド）膜４１を形成する。このＴ
ｉＮ膜４１は、例えばＴｉをターゲットとし、Ａｒガス
とＮ2 ガスとを用いて反応性スパッタリングを行うこと
により成膜することができる。
【００２７】続いて前記ＴｉＮ膜４１の表面にレジスト
膜４２によりマスクを形成する（図６（ｂ））。なおこ
の図６ではＣＦ膜の盛り上がりについては省略してあ
る。その後ＴｉＮ膜４１を図６（ｃ）に示すように例え
ばＢＣｌ3 ガスのプラズマによりＣＦ膜４の表面までエ
ッチングを行う。このエッチングは例えば既述のプラズ
マ処理装置で行うことができる。しかる後Ｏ2 プラズマ
をウエハ表面に照射すると、ＣＦ膜４がエッチングさ
れ、またレジスト膜４２もエッチングにより除去される
（図６（ｄ））。
【００２８】レジスト膜４２が除去された後は、ＴｉＮ
膜４１がマスクの役割を果たし、パターンに対応するＣ
Ｆ膜の領域だけがエッチングされ、予定としているビヤ
ホールやスルーホールを形成することができる（図７
（ａ））。ＣＦ膜のエッチングが終了してアルミニウム
配線の表面が露出すると、Ｏ2 ガスからＡｒガスに切り
換えて、Ａｒイオンによるスパッタエッチングによりア
ルミニウム配線表面の酸化物を除去する（図７
（ｂ））。その後ホールを例えばタングステン（Ｗ）な
どの金属４３により埋め込んで接続層を形成すると共
に、例えば第二層目の配線を形成する（図７（ｃ））。
ホールの埋め込みや配線の形成はアルミニウムを用いて
スパッタリングにより行ってもよい。
【００２９】このような方法によればＴｉＮ膜４１がい
わばハードマスクの役割りを果たすので、レジスト膜及
びＣＦ膜の両方がＯ2 プラズマに対して耐性がなくと
も、ＣＦ膜のエッチングを行うことができる。またＣＦ
膜のエッチング中にレジスト膜４２が除去されるので、
後工程のＯ2 アッシングによるレジスト膜４２の除去工
程が不要になる。そしてタングステン層やアルミニウム
層をＣＦ膜の上に形成するにあたって、ＴｉＮ膜４１が
そのままこれら金属層とＣＦ膜とを密着させる密着層の
役割を果たすので何ら悪影響を及ぼすものではなく、わ
ざわざ除去する必要もない。なおＴｉＮ膜４１の不要な
部分は配線を形成するとき、つまり金属層をエッチング
するときに同時に除去できる。
【００３０】絶縁膜の表面に金属層を形成する場合には
もともと密着層が必要であり、従来からＴｉＮが使用さ
れているので、ハードマスクとしてＴｉＮを用いる方法
は密着層をも同時に形成するので有効な方法である。更
にＴｉＮは導電層であるため、層間絶縁膜側に含まれる
のではなく配線の一部とみなせるので層間絶縁膜の比誘
電率が高くなるのを抑えられる。更にまたアルミニウム
配線が仮に断線しても配線の下地にあるＴｉＮ膜により
導電路が確保され、素子の動作不良を防止することがで
きる。導電膜としてはＴｉＮ以外に、Ａｌ、Ｗ、Ｔｉ、
ＴｉＷ、ＴｉＷＮ、ポリシリコンなどを用いることがで
きる。
【００３１】以上において本発明では、ハードマスクと
して導電膜の代りに絶縁膜を用いてもよい。絶縁膜の材
質としては例えばＳｉＯ2 、Ｓｉ０ＦあるいはＳｉ3 Ｎ
4 などを用いることができる。この場合絶縁膜をエッチ
ングする工程（既述の図６（ｃ）に相当する工程）は、
例えばＣＦ4 ガスを用い、フッ素ラジカルにより絶縁膜
がエッチングされる。
【００３２】ハードマスクは、層間絶縁膜の一部になる
ためそのまま残して次工程例えばアルミニウムやタング
ステンの埋め込み工程を行ってもよいが、例えばＨＦ液
によるウエットエッチングにより絶縁膜全部を除去する
ようにしてもよい。絶縁膜をハードマスクとして用いる
場合、その厚さは例えば１００オングストローム以上あ
ればハードマスクの機能を果たすが、素子の中に残す場
合には厚さがあまり大きいと、この絶縁膜をも含めた層
間絶縁膜のトータルの比誘電率が大きくなってしまうの
で、ＣＦ膜の厚さの１／３程度以下が好ましいと考えら
れる。
【００３３】図８はＯ2 プラズマとＮＦ3 プラズマとを
用いて、図５に示す装置によりＣＦ膜のエッチング特性
を調べた結果であり、この図からもＣＦ膜のエッチング
を行うにあたってＯ2 プラズマが有効であることが理解
される。
【００３４】
【発明の効果】以上のように本発明によればＣＦ膜のパ
ターンエッチングを行うことができ、例えばＣＦ膜を用
いた層間絶縁膜の実用化を図ることができる。
【図面の簡単な説明】
【図１】本発明方法によって製造される半導体素子の一
部を示す説明図である。
【図２】本発明方法の実施の形態を示す説明図である。
【図３】本発明方法の他の実施の形態を示す説明図であ
る。
【図４】本発明方法と比較した方法の説明図である。
【図５】本発明方法を実施するためのプラズマ処理装置
の一例を示す縦断側面図である。
【図６】本発明の更に他の実施の形態を示す説明図であ
る。
【図７】本発明の更に他の実施の形態を示す説明図であ
る。
【図８】ＣＦ膜のエッチング特性を示す特性図である。
【符号の説明】
１１ ＢＰＳＧ膜 １２ ｎ形半導体層 １３ 電極 １４ ＣＦ膜よりなる絶縁膜 １５ アルミニウム配線 １６ ＣＦ膜よりなる層間絶縁膜 １７ 導電層 １８ レジスト膜 １９ ホール １９ａ 保護膜 ２ 真空容器 ２１ プラズマ室 ２２ 処理室 ３ 載置台 ４ ＣＦ膜 ４１ ＴｉＮ膜 ４２ レジスト膜 ４３ 金属
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１月２４日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図３】
【図４】
【図１】
【図２】
【図８】
【図５】
【図６】
【図７】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石塚 修一 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 平田 匡史 東京都千代田区内幸町２−２−３日比谷国 際ビル 川崎製鉄株式会社東京本社内 (72)発明者 青木 武志 東京都千代田区内幸町２−２−３日比谷国 際ビル 川崎製鉄株式会社東京本社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 フッソ添加カ−ボン膜よりなる絶縁膜を
    被処理体上に成膜する工程と、次いで前記絶縁膜上にレ
    ジスト膜によりパターンを形成する工程と、その後酸素
    プラズマによりフッソ添加カ−ボン膜をエッチングしな
    がらレジスト膜を除去する工程と、を含むことを特徴と
    する半導体素子の製造方法。
JP32091296A 1996-11-14 1996-11-14 半導体装置の製造方法 Expired - Fee Related JP3400918B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP32091296A JP3400918B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法
US09/101,308 US6727182B2 (en) 1996-11-14 1997-11-11 Process for the production of semiconductor device
EP97911513A EP0933802B1 (en) 1996-11-14 1997-11-11 Process for the production of semiconductor device
PCT/JP1997/004099 WO1998021745A1 (en) 1996-11-14 1997-11-11 Process for the production of semiconductor device
KR1019980705381A KR100563610B1 (ko) 1996-11-14 1997-11-11 반도체소자의제조방법
DE69712080T DE69712080T2 (de) 1996-11-14 1997-11-11 Herstellungsverfahren für eine halbleitervorrichtung
TW086116927A TW349241B (en) 1996-11-14 1997-11-13 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32091296A JP3400918B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10144676A true JPH10144676A (ja) 1998-05-29
JP3400918B2 JP3400918B2 (ja) 2003-04-28

Family

ID=18126663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32091296A Expired - Fee Related JP3400918B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US6727182B2 (ja)
EP (1) EP0933802B1 (ja)
JP (1) JP3400918B2 (ja)
KR (1) KR100563610B1 (ja)
DE (1) DE69712080T2 (ja)
TW (1) TW349241B (ja)
WO (1) WO1998021745A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001471A1 (en) * 1999-06-28 2001-01-04 Lam Research Corporation A method and apparatus for side wall passivation for organic etch
US6620739B1 (en) 1999-03-09 2003-09-16 Tokyo Electron Limited Method of manufacturing semiconductor device
US6764939B1 (en) 1999-03-09 2004-07-20 Tokyo Electron Limited Semiconductor device and method of manufacturing the same
WO2005017990A1 (ja) * 2003-08-15 2005-02-24 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
KR100464384B1 (ko) * 1997-05-31 2005-02-28 삼성전자주식회사 반도체장치의비아홀형성방법
WO2005038896A1 (ja) * 2003-10-16 2005-04-28 Tokyo Electron Limited プラズマエッチング方法
JP2005223360A (ja) * 1999-03-09 2005-08-18 Tokyo Electron Ltd 半導体装置の製造方法
JP2007110112A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2008262996A (ja) * 2007-04-10 2008-10-30 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429171B2 (ja) * 1997-11-20 2003-07-22 東京エレクトロン株式会社 プラズマ処理方法及び半導体デバイスの製造方法
JP3803523B2 (ja) * 1999-12-28 2006-08-02 株式会社東芝 ドライエッチング方法及び半導体装置の製造方法
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
JP3770790B2 (ja) * 2000-11-15 2006-04-26 シャープ株式会社 アッシング方法
US6835663B2 (en) 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
US6865939B2 (en) * 2002-09-16 2005-03-15 Sandia Naitonal Laboratories Fluorinated silica microchannel surfaces
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
US7838426B2 (en) 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107781A (en) 1979-02-13 1980-08-19 Fujitsu Ltd Etching method for metal film
JPS6199332A (ja) 1984-10-19 1986-05-17 Fujitsu Ltd プラズマエツチング方法
JPH0697660B2 (ja) 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
JPS6243335A (ja) 1985-08-21 1987-02-25 Arita Seisakusho:Kk 自動車のドアが開く事を表示する装置
JPS63233549A (ja) 1987-03-20 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH033380A (ja) 1989-05-31 1991-01-09 Mitsubishi Electric Corp 気体レーザ装置
JPH04271122A (ja) 1991-02-27 1992-09-28 Fuji Electric Co Ltd プラズマ処理装置
JPH0555575A (ja) * 1991-08-29 1993-03-05 Sharp Corp 半導体装置
JPH05151619A (ja) * 1991-10-01 1993-06-18 Ricoh Co Ltd 光情報記録媒体及び記録方法
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
US5417826A (en) 1992-06-15 1995-05-23 Micron Technology, Inc. Removal of carbon-based polymer residues with ozone, useful in the cleaning of plasma reactors
US5489538A (en) * 1992-08-21 1996-02-06 Lsi Logic Corporation Method of die burn-in
JPH06163479A (ja) 1992-11-17 1994-06-10 Sony Corp ドライエッチング方法
JPH06196421A (ja) 1992-12-23 1994-07-15 Sumitomo Metal Ind Ltd プラズマ装置
JPH06264270A (ja) 1993-03-09 1994-09-20 Citizen Watch Co Ltd 硬質カーボン膜のパターニング方法
US5498657A (en) * 1993-08-27 1996-03-12 Asahi Glass Company Ltd. Fluorine-containing polymer composition
JPH083842A (ja) 1994-06-15 1996-01-09 Toyota Autom Loom Works Ltd 織機のモニタ装置
JP2748864B2 (ja) 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
JP2748879B2 (ja) * 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
EP0784713A4 (en) 1994-10-11 2000-03-01 Gelest Inc Uniform TITANIUM BASE FILMS AND THEIR PRODUCTION
WO1996019826A1 (en) 1994-12-20 1996-06-27 National Semiconductor Corporation A method of fabricating integrated circuits using bilayer dielectrics
US5654228A (en) * 1995-03-17 1997-08-05 Motorola VCSEL having a self-aligned heat sink and method of making
US5905517A (en) * 1995-04-12 1999-05-18 Eastman Kodak Company Heater structure and fabrication process for monolithic print heads
US5840455A (en) * 1995-05-24 1998-11-24 Ricoh Company, Ltd. Electrophotographic photoconductor
JP3274324B2 (ja) * 1995-09-01 2002-04-15 株式会社東芝 半導体装置の製造方法
US5733808A (en) * 1996-01-16 1998-03-31 Vanguard International Semiconductor Corporation Method for fabricating a cylindrical capacitor for a semiconductor device
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US5854134A (en) * 1997-05-05 1998-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Passivation layer for a metal film to prevent metal corrosion
US6066893A (en) * 1997-09-24 2000-05-23 Texas Instruments Incorporated Contaminant resistant barriers to prevent outgassing

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464384B1 (ko) * 1997-05-31 2005-02-28 삼성전자주식회사 반도체장치의비아홀형성방법
US6620739B1 (en) 1999-03-09 2003-09-16 Tokyo Electron Limited Method of manufacturing semiconductor device
US6764939B1 (en) 1999-03-09 2004-07-20 Tokyo Electron Limited Semiconductor device and method of manufacturing the same
JP2005223360A (ja) * 1999-03-09 2005-08-18 Tokyo Electron Ltd 半導体装置の製造方法
WO2001001471A1 (en) * 1999-06-28 2001-01-04 Lam Research Corporation A method and apparatus for side wall passivation for organic etch
US6465159B1 (en) * 1999-06-28 2002-10-15 Lam Research Corporation Method and apparatus for side wall passivation for organic etch
WO2005017990A1 (ja) * 2003-08-15 2005-02-24 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
US7875549B2 (en) 2003-08-15 2011-01-25 Tokyo Electron Limited Fluorine doped carbon films produced by modification by radicals
US8119518B2 (en) 2003-08-15 2012-02-21 Tokyo Electron Limited Noble metal barrier for fluorine-doped carbon films
WO2005038896A1 (ja) * 2003-10-16 2005-04-28 Tokyo Electron Limited プラズマエッチング方法
JP2007110112A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP2008262996A (ja) * 2007-04-10 2008-10-30 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP3400918B2 (ja) 2003-04-28
TW349241B (en) 1999-01-01
WO1998021745A1 (en) 1998-05-22
EP0933802A1 (en) 1999-08-04
KR19990077239A (ko) 1999-10-25
US20010001741A1 (en) 2001-05-24
EP0933802A4 (en) 1999-10-27
US6727182B2 (en) 2004-04-27
KR100563610B1 (ko) 2006-06-15
DE69712080D1 (de) 2002-05-23
EP0933802B1 (en) 2002-04-17
DE69712080T2 (de) 2002-11-14

Similar Documents

Publication Publication Date Title
JP4361625B2 (ja) 半導体装置及びその製造方法
JPH10144676A (ja) 半導体素子の製造方法
KR100430807B1 (ko) 플라즈마 성막 방법
JP2000021871A (ja) プラズマ処理方法
US6737350B1 (en) Method of manufacturing semiconductor device
JP2003506866A (ja) エッチングプロセス用側壁ポリマー形成ガス添加物
US6537904B1 (en) Method for manufacturing a semiconductor device having a fluorine containing carbon inter-layer dielectric film
JP3429171B2 (ja) プラズマ処理方法及び半導体デバイスの製造方法
JPH11135494A (ja) プラズマ処理方法
JP2006156486A (ja) 基板処理方法および半導体装置の製造方法
US6649532B1 (en) Methods for etching an organic anti-reflective coating
JP4141021B2 (ja) プラズマ成膜方法
JPH11340217A (ja) プラズマ成膜方法
JP4068204B2 (ja) プラズマ成膜方法
JP2000252359A (ja) 絶縁膜のエッチング方法および配線層の形成方法
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JPH11162961A (ja) プラズマ成膜方法
JPH11233501A (ja) プラズマ成膜方法
JPH08127885A (ja) 成膜装置のクリーニング方法及び成膜装置
JPH11233507A (ja) プラズマ成膜方法
JPH05109906A (ja) 半導体装置の製造方法
JPH10199861A (ja) 配線形成方法
JP2001060620A (ja) 半導体装置の製造方法
JPH08186090A (ja) プラズマエッチング方法
JPH07335120A (ja) 電界放出型マイクロカソードの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150221

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees