JPH10189631A - 半導体装置及びその製造方法並びにこの製造方法に用いる金型 - Google Patents

半導体装置及びその製造方法並びにこの製造方法に用いる金型

Info

Publication number
JPH10189631A
JPH10189631A JP9309603A JP30960397A JPH10189631A JP H10189631 A JPH10189631 A JP H10189631A JP 9309603 A JP9309603 A JP 9309603A JP 30960397 A JP30960397 A JP 30960397A JP H10189631 A JPH10189631 A JP H10189631A
Authority
JP
Japan
Prior art keywords
mold
resin
bonding wire
mold cavity
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9309603A
Other languages
English (en)
Other versions
JPH10189631A5 (ja
JP3902846B2 (ja
Inventor
Kagehito Nishibayashi
景仁 西林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UMC Japan Co Ltd
Original Assignee
Nippon Steel Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Semiconductor Corp filed Critical Nippon Steel Semiconductor Corp
Priority to JP30960397A priority Critical patent/JP3902846B2/ja
Publication of JPH10189631A publication Critical patent/JPH10189631A/ja
Publication of JPH10189631A5 publication Critical patent/JPH10189631A5/ja
Application granted granted Critical
Publication of JP3902846B2 publication Critical patent/JP3902846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 ボンディングワイヤがパッケージ表面に露出
するのを防止する。 【解決手段】 モールド前の半導体部品は、リードフレ
ーム1、これに搭載された半導体チップ2、この半導体
チップ2のパッド10とインナーリード1aを接続する
ボンディングワイヤ4から成る。これを下型5と金型キ
ャビティ可動部7を備えた上型6の間に介挿して型締め
を行った後、金型内に樹脂8を充填してパッケージを形
成する。このとき、金型キャビティ可動部7の降下によ
りボンディングワイヤ4の上部を押圧してワイヤ高さを
規制し、その状態のまま金型内に樹脂8を充填し、この
充填による樹脂8が硬化しない内に金型キャビティ可動
部7をパッケージ上面高さ位置まで戻し、未充填空間9
に樹脂を充填する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、モールド時におけ
るワイヤ流れの防止、及びボンディングワイヤのパッケ
ージ表面への露出を防止することのできる半導体装置及
びその製造方法並びにこの製造方法に用いる金型に関す
る。
【0002】
【従来の技術】従来、バスバーを有するLOC(Lead O
n Chip)構造を持つTSOP(Thin Small Outline Pac
kage)においては、通常、リードフレームとチップがパ
ッケージの中心部になるように配置されている。このた
め、リードフレーム面がパッケージ中央から上方へシフ
トし、リードフレーム面からパッケージ表面までの距離
が短くなる。そこで、ボンディングワイヤがパッケージ
表面に露出しないようにするためには、ワイヤボンディ
ングにおけるループの制約や高さの精度、安定性等が要
求される。この要求を満たすため、装置、キャピラリ
ー、ワイヤ材料等を適宜選択することによりワイヤボン
ディングを行っていた。
【0003】また、ボンディングワイヤを低く張る必要
があるため、バスバーとワイヤとの間隔が狭くなり、モ
ールド時に僅かでもワイヤ流れが生じるとバスバーに接
触してしまうため、ワイヤが流れないように注入条件を
選定することも行われている。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来例では、ボンディングワイヤがパッケージ表面に露出
するおそれがある。また、ワイヤ流れが起きやすく、バ
スバーに接触するおそれもある。
【0005】本発明の目的は、ボンディングワイヤがパ
ッケージ表面に露出するのを防止し、ワイヤ流れが起き
難くすることのできる半導体装置及びその製造方法並び
にこの製造方法に用いる金型を提供することである。
【0006】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップと、前記半導体チップに電気信号を入出力
するためのリードと、前記リードと前記半導体チップと
を電気的に接続するボンディングワイヤと、前記ボンデ
ィングワイヤ、前記リード及び前記半導体チップを前記
リードの一部が外部に露出するように封止した樹脂とを
備えた半導体装置であって、前記樹脂は、前記ボンディ
ングワイヤを外部に露出させることなく封止し、且つ外
部と接する表面を有するとともに、前記樹脂の前記ボン
ディングワイヤに最も近接した表面に、凹状及び凸状の
うち一方の形状のマークが形成されている。
【0007】ここで好ましくは、前記マークは、樹脂封
止金型により形成されたものである。
【0008】本発明の半導体装置の製造方法は、樹脂を
用いて半導体チップを被覆してパッケージを形成する樹
脂封止型の半導体装置の製造方法であって、リードフレ
ームに搭載された前記半導体チップのパッドと前記リー
ドフレームのインナーリードとをボンディングワイヤで
接続する第1の工程と、昇降可能な金型キャビティ可動
部を有する上型及び当該上型と一体となって内部空間を
形成する下型からなる金型を用い、前記半導体チップ及
び前記ボンディングワイヤを含む部分を前記金型の前記
内部空間に設置する第2の工程と、前記金型キャビティ
可動部を下降させて前記ボンディングワイヤの上部を押
圧し、ワイヤ高さを規制した状態のまま前記金型内に前
記樹脂を充填する第3の工程と、前記金型キャビティ可
動部を前記パッケージの表面高さ位置まで戻し、この動
作により形成された未充填空間に更に前記樹脂を充填す
る第4の工程とを含む。
【0009】ここで好ましくは、前記第4の工程におい
て、前記金型内に充填された前記樹脂が未硬化の内に前
記未充填空間に更に前記樹脂を充填する。
【0010】ここで好ましくは、前記金型キャビティ可
動部は、前記内部空間内に前記樹脂を充填する。
【0011】本発明の金型は、樹脂を用いて半導体チッ
プを被覆してパッケージを形成し、半導体装置を製造す
る金型であって、昇降可能な金型キャビティ可動部を有
する上型と、当該上型と一体となって内部空間を形成す
る下型とを備える。
【0012】ここで好ましくは、前記金型キャビティ可
動部には、少なくとも前記半導体チップに接続されたボ
ンディングワイヤとの接触面に滑り止め加工が施されて
いる。
【0013】更に好ましくは、前記滑り止め加工は、梨
地処理である。
【0014】また好ましくは、前記金型キャビティ可動
部は、前記内部空間内に前記樹脂を充填する。
【0015】
【発明の実施の形態】以下、本発明による樹脂封止型の
半導体装置の製造方法を図面を用いて詳細に説明する。
図1〜図5は、この半導体装置の製造工程を順次示す概
略断面図である。なお、図1〜図5はモールド工程のみ
を示し、モールド金型を用いて樹脂を注入(充填)する
モールド方法を示している。
【0016】この工程では、初めに、リードフレーム1
に半導体チップ(デバイス)2をポリイミドテープ3を
介して搭載した後、半導体チップ2のパッド10とリー
ドフレーム1のインナーリード1aとをボンディングワ
イヤ4によって接続する。なお、1bはバスバーであ
る。
【0017】次に、本実施形態の主要工程であるモール
ド工程を行う。私は、先ず、上述のように構成された半
製品を図1に示すように半導体チップ2を下側にして、
上型5(モールド金型)と下型6(モールド金型)の間
の内部空間に搬入して位置決めし、下型6の上面にリー
ドフレーム1を載置する。なお、上型5は、この上型5
内を昇降可能であると共に樹脂が流入可能な構成を有す
る金型キャビティ可動部7を備えている。この金型キャ
ビティ可動部7は、ボンディングワイヤ4に接触可能な
位置に設置され、その下面は上型5の内面と同一高さに
設定されている。
【0018】続いて、図1の状態から上型5を降下させ
て、下型6との間でリードフレーム1を挟んで固定す
る。その後、更に私は、金型キャビティ可動部7を降下
させると、製造装置は図2の状態になる。金型キャビテ
ィ可動部7が降下するにつれ、金型キャビティ可動部7
の下面はボンディングワイヤ4の頂部を押し下げ、ボン
ディングワイヤ4の高さが低くなる。この操作により、
ボンディングワイヤ4がパッケージ表面から露出するこ
とがなくなる。
【0019】続いて、図3に示すように、金型キャビテ
ィ可動部7を図2の状態にしたまま、金型キャビティ可
動部7を通して金型内の全域に樹脂8を注入する。この
後、私は、金型キャビティ可動部7を上型5から僅かに
引き抜き、図4に示すように、金型キャビティ可動部7
の下面が上型5の内面と同一平面になるようにする。こ
のとき、金型キャビティ可動部7の下部には、樹脂8の
未充填空間9が形成される。そこで、未充填空間9が埋
まるように、金型キャビティ可動部7を通して樹脂を再
充填し、図5に示すように、製品である半導体装置のパ
ッケージ上面が平坦になるようにする。なお、未充填空
間9内は、金型キャビティ可動部7の引き上げによって
負圧が形成されている。したがって、樹脂を再充填して
もボイドを発生することはないが、金型キャビティ可動
部7の上型5の内面との平面位置のずれに伴う跡(マー
ク)は残る場合もあり得る。この跡を積極的に残し、金
型キャビティ可動部7の型を区別することにより、この
跡を商標或いは製品識別マークとして残して使用するこ
とができる。
【0020】ここで、金型キャビティ可動部7のボンデ
ィングワイヤ4に接する部分を梨地処理することができ
る。このような構成により、樹脂を注入してもボンディ
ングワイヤ4は金型キャビティ可動部7との摩擦による
滑りを低減でき、ワイヤ流れを起き難くすることが可能
になる。従って、ボンディングワイヤ4の高さ規制が確
実に行われる。なお、梨地加工に代え、同様な効果を示
す処理を施すこともできる。例えば、金型キャビティ可
動部7の下面をギザギザに加工したり、微細なスリット
を入れる加工等にしてもよい。要するにボンディングワ
イヤが滑らない構造であれば何でもよい。
【0021】具体的な一例として、金型キャビティ可動
部7の押圧面を梨地処理するとともに、N字状のマーク
を刻印する場合を図6に示す。この場合、金型キャビテ
ィ可動部7の押圧面11には図6(a)に示すように梨
地処理が施されており、樹脂8の注入口12がN字状に
開口形成されている。この金型キャビティ可動部7を用
いて上述したモールド工程が行われると、パッケージの
表面13には、図6(b)に示すように、押圧面11の
形状に倣って円内にN字状のマーク14が形成されるこ
とになる。
【0022】なお、本実施形態においては、金型キャビ
ティ可動部7に樹脂8の注入口が形成されている場合に
ついて例示したが、本発明はこれに限定されることな
く、例えば樹脂8の注入口を金型キャビティ可動部7以
外の金型の所定部位に設けても良い。具体的な一例とし
て、金型キャビティ可動部7の押圧面を梨地処理すると
ともに、例えば円形の製品識別マークを形成する場合を
図7に示す。この場合、金型キャビティ可動部7の押圧
面11には図7(a)に示すようにその全面に梨地処理
が施されており、この金型キャビティ可動部7を用いて
上述したモールド工程が行われると、パッケージの表面
13には、図7(b)に示すように、押圧面11の形状
に倣った円形のマーク15が形成されることになる。
【0023】以上のように、本実施形態によれば、樹脂
充填に先行して金型キャビティ可動部7によりボンディ
ングワイヤ4が押下されて当該ボンディングワイヤ4の
高さが規制され、モールド後のパッケージ表面からボン
ディングワイヤ4が露出するのを防止する。この結果、
ボンディングワイヤ4のループ形状が矯正されるほか、
不良品の発生率を低減することができる。
【0024】
【発明の効果】本発明によれば、樹脂充填に先行して金
型キャビティ可動部によりボンディングワイヤが押下さ
れてワイヤの高さが規制され、モールド後のパッケージ
表面からボンディングワイヤが露出するのを防止する。
この結果、ボンディングワイヤのループ形状が矯正され
るほか、不良品の発生率を低減することができる。
【0025】更に、本発明によれば、金型キャビティ可
動部が降下し、その下部がボンディングワイヤの上端に
接触したとき、滑り止め加工部が両者間の摩擦力を大き
くして滑りを低減し、ボンディングワイヤが水平方向に
移動する動き、いわゆるワイヤ流れを防止する。したが
って、ボンディングワイヤの高さ規制が確実に行われ、
ボンディングワイヤのループ形状が矯正されると共に、
不良品の発生率を低減することができる。
【0026】更に、本発明によれば、きめ細かな表面状
態の梨地面はボンディングワイヤに確実に接触し、ボン
ディングワイヤと金型キャビティ可動部の滑りを防止
し、ワイヤ流れを効果的に防止する。その結果、ボンデ
ィングワイヤの高さ規制が確実に行われ、ボンディング
ワイヤのループ形状が矯正されると共に、不良品の発生
率を低減することができる。また、ワイヤ流れを考慮す
る必要がないため、樹脂の注入速度を速くすることがで
き、装置のスループットを上げることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る樹脂封止型の半導体装
置の製造方法を示す概略断面図である。
【図2】図1に引き続き、本発明の実施形態に係る樹脂
封止型の半導体装置の製造方法を示す概略断面図であ
る。
【図3】図2に引き続き、本発明の実施形態に係る樹脂
封止型の半導体装置の製造方法を示す概略断面図であ
る。
【図4】図3に引き続き、本発明の実施形態に係る樹脂
封止型の半導体装置の製造方法を示す概略断面図であ
る。
【図5】図4に引き続き、本発明の実施形態に係る樹脂
封止型の半導体装置の製造方法を示す概略断面図であ
る。
【図6】金型キャビティ可動部及びそれによりパッケー
ジの表面に形成されたマークの一例を示す概略平面図で
ある。
【図7】金型キャビティ可動部及びそれによりパッケー
ジの表面に形成されたマークの他の例を示す概略平面図
である。
【符号の説明】
1 リードフレーム 1a インナーリード 1b バスバー 2 半導体チップ 3 ポリイミドテープ 4 ボンディングワイヤ 5 上型 6 下型 7 金型キャビティ可動部 8 樹脂 9 未充填空間 10 パッド 11 押圧面 12 注入口 13 パッケージの表面 14,15 マーク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // B29L 31:34

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、前記半導体チップに電
    気信号を入出力するためのリードと、前記リードと前記
    半導体チップとを電気的に接続するボンディングワイヤ
    と、前記ボンディングワイヤ、前記リード及び前記半導
    体チップを前記リードの一部が外部に露出するように封
    止した樹脂とを備えた半導体装置であって、 前記樹脂は、前記ボンディングワイヤを外部に露出させ
    ることなく封止し、且つ外部と接する表面を有するとと
    もに、 前記樹脂の前記ボンディングワイヤに最も近接した表面
    に、凹状及び凸状のうち一方の形状のマークが形成され
    ていることを特徴とする半導体装置。
  2. 【請求項2】 前記マークは、樹脂封止金型により形成
    されたものであることを特徴とする請求項1に記載の半
    導体装置。
  3. 【請求項3】 樹脂を用いて半導体チップを被覆してパ
    ッケージを形成する樹脂封止型の半導体装置の製造方法
    であって、 リードフレームに搭載された前記半導体チップのパッド
    と前記リードフレームのインナーリードとをボンディン
    グワイヤで接続する第1の工程と、 昇降可能な金型キャビティ可動部を有する上型及び当該
    上型と一体となって内部空間を形成する下型からなる金
    型を用い、前記半導体チップ及び前記ボンディングワイ
    ヤを含む部分を前記金型の前記内部空間に設置する第2
    の工程と、 前記金型キャビティ可動部を下降させて前記ボンディン
    グワイヤの上部を押圧し、ワイヤ高さを規制した状態の
    まま前記金型内に前記樹脂を充填する第3の工程と、 前記金型キャビティ可動部を前記パッケージの表面高さ
    位置まで戻し、この動作により形成された未充填空間に
    更に前記樹脂を充填する第4の工程とを含むことを特徴
    とする半導体装置の製造方法。
  4. 【請求項4】 前記第4の工程において、前記金型内に
    充填された前記樹脂が未硬化の内に前記未充填空間に更
    に前記樹脂を充填することを特徴とする請求項3に記載
    の半導体装置の製造方法。
  5. 【請求項5】 前記金型キャビティ可動部は、前記内部
    空間内に前記樹脂を充填することを特徴とする請求項3
    又は4に記載の半導体装置の製造方法。
  6. 【請求項6】 樹脂を用いて半導体チップを被覆してパ
    ッケージを形成し、半導体装置を製造する金型であっ
    て、 昇降可能な金型キャビティ可動部を有する上型と、当該
    上型と一体となって内部空間を形成する下型とを備える
    ことを特徴とする金型。
  7. 【請求項7】 前記金型キャビティ可動部には、少なく
    とも前記半導体チップに接続されたボンディングワイヤ
    との接触面に滑り止め加工が施されていることを特徴と
    する請求項6に記載の金型。
  8. 【請求項8】 前記滑り止め加工は、梨地処理であるこ
    とを特徴とする請求項6又は7に記載の金型。
  9. 【請求項9】 前記金型キャビティ可動部は、前記内部
    空間内に前記樹脂を充填することを特徴とする請求項6
    〜8のいずれか1項に記載の金型。
JP30960397A 1996-10-25 1997-10-24 半導体装置の製造方法及びこの製造方法に用いる金型 Expired - Fee Related JP3902846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30960397A JP3902846B2 (ja) 1996-10-25 1997-10-24 半導体装置の製造方法及びこの製造方法に用いる金型

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-299819 1996-10-25
JP29981996 1996-10-25
JP30960397A JP3902846B2 (ja) 1996-10-25 1997-10-24 半導体装置の製造方法及びこの製造方法に用いる金型

Publications (3)

Publication Number Publication Date
JPH10189631A true JPH10189631A (ja) 1998-07-21
JPH10189631A5 JPH10189631A5 (ja) 2005-06-30
JP3902846B2 JP3902846B2 (ja) 2007-04-11

Family

ID=26562085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30960397A Expired - Fee Related JP3902846B2 (ja) 1996-10-25 1997-10-24 半導体装置の製造方法及びこの製造方法に用いる金型

Country Status (1)

Country Link
JP (1) JP3902846B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319042B2 (en) 2001-12-07 2008-01-15 Yamaha Corporation Method and apparatus for manufacture and inspection of semiconductor device
US8169089B2 (en) 2008-06-24 2012-05-01 Elpida Memory, Inc. Semiconductor device including semiconductor chip and sealing material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319042B2 (en) 2001-12-07 2008-01-15 Yamaha Corporation Method and apparatus for manufacture and inspection of semiconductor device
US8169089B2 (en) 2008-06-24 2012-05-01 Elpida Memory, Inc. Semiconductor device including semiconductor chip and sealing material

Also Published As

Publication number Publication date
JP3902846B2 (ja) 2007-04-11

Similar Documents

Publication Publication Date Title
JPH1131776A (ja) 半導体チップパッケージ
US5252783A (en) Semiconductor package
JPH1022422A (ja) 2層樹脂封止型集積回路装置及びその製造方法
US6294411B1 (en) Method for molding a semiconductor device utilizing a satin finish
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
JPH10189631A (ja) 半導体装置及びその製造方法並びにこの製造方法に用いる金型
JPH07183318A (ja) 電子回路装置及びその製造方法
JP3179003B2 (ja) Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法
JP2000311909A (ja) 樹脂封止半導体装置のモールド装置
JPH06177189A (ja) 傾斜するゲートを有する半導体モールド装置
JP2973901B2 (ja) 半導体樹脂封止用金型
JP3609821B1 (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JPH0653264A (ja) 半導体装置の製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
JP4059764B2 (ja) 半導体装置の製造方法
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
JPH0595014A (ja) 封止体形成方法
JPH05129353A (ja) 半導体製造装置
JPH09116051A (ja) 樹脂封止半導体装置およびその製造装置
KR19990012316A (ko) 반도체 패키지의 몰딩 금형 장치
JPH09181105A (ja) 半導体樹脂封止用金型
JP2828749B2 (ja) リードフレーム
JPH09283549A (ja) 半導体装置およびその製造方法
JPH09260410A (ja) 樹脂封止型半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees