JPH10340968A - 半導体装置及び配線テープ - Google Patents
半導体装置及び配線テープInfo
- Publication number
- JPH10340968A JPH10340968A JP9149106A JP14910697A JPH10340968A JP H10340968 A JPH10340968 A JP H10340968A JP 9149106 A JP9149106 A JP 9149106A JP 14910697 A JP14910697 A JP 14910697A JP H10340968 A JPH10340968 A JP H10340968A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- wiring
- dimensional network
- network structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 実装信頼性及び量産性に優れた半導体装置を
提供する。 【解決手段】 半導体装置と実装基板との熱応力を緩和
するために、半導体チップ５と配線４が形成された配線
層との間に配置される応力緩衝層として、３次元的網目
構造を有するコア層１と接着層２の３層構造からなる接
着シートを用いる。コア層１の厚さ比率は、応力緩衝層
全体の厚さの０．２以上とする。接着シートを用いるこ
とで製造工程を簡略化出来るため、量産性が向上する。
また、熱硬化型のシリコーン材料を用いないので加熱硬
化時に半導体チップが汚染されない。更に、３次元的網
目構造を有するコア層により実装リフロー時の水蒸気圧
が解放されて配線層の膨れや剥離が発生しないため実装
信頼性を高めることができる。
提供する。 【解決手段】 半導体装置と実装基板との熱応力を緩和
するために、半導体チップ５と配線４が形成された配線
層との間に配置される応力緩衝層として、３次元的網目
構造を有するコア層１と接着層２の３層構造からなる接
着シートを用いる。コア層１の厚さ比率は、応力緩衝層
全体の厚さの０．２以上とする。接着シートを用いるこ
とで製造工程を簡略化出来るため、量産性が向上する。
また、熱硬化型のシリコーン材料を用いないので加熱硬
化時に半導体チップが汚染されない。更に、３次元的網
目構造を有するコア層により実装リフロー時の水蒸気圧
が解放されて配線層の膨れや剥離が発生しないため実装
信頼性を高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度実装モジュ
ールやマルチチップモジュール等に用いられる半導体装
置及びその半導体装置を作製する際に用いられる配線テ
ープに関するものである。
ールやマルチチップモジュール等に用いられる半導体装
置及びその半導体装置を作製する際に用いられる配線テ
ープに関するものである。
【０００２】
【従来の技術】近年、電子デバイスの小型化、高性能化
に伴い、その中に用いられる半導体装置も高集積度、高
密度化、処理速度の高速化が要求されてきている。これ
に対応して半導体装置の実装方法も、実装密度を上げる
ためにピン挿入型から表面実装型へ移り、また多ピン化
対応のためにＤＩＰ（dual inline package）からＱＦ
Ｐ（quad flat package）やＰＧＡ（pin grid array）
などのパッケージが開発されている。
に伴い、その中に用いられる半導体装置も高集積度、高
密度化、処理速度の高速化が要求されてきている。これ
に対応して半導体装置の実装方法も、実装密度を上げる
ためにピン挿入型から表面実装型へ移り、また多ピン化
対応のためにＤＩＰ（dual inline package）からＱＦ
Ｐ（quad flat package）やＰＧＡ（pin grid array）
などのパッケージが開発されている。
【０００３】しかし、ＱＦＰはパッケージの周辺部のみ
に実装基板との接続リードが集中し、リード自体が細く
変形し易いため、多ピン化が進むに従い実装が困難にな
りつつある。また、ＰＧＡは実装基板と接続するための
端子が細長く、非常に密集しているため高速化が難し
く、またピン挿入型であるため表面実装できず、高密度
実装において不利である。
に実装基板との接続リードが集中し、リード自体が細く
変形し易いため、多ピン化が進むに従い実装が困難にな
りつつある。また、ＰＧＡは実装基板と接続するための
端子が細長く、非常に密集しているため高速化が難し
く、またピン挿入型であるため表面実装できず、高密度
実装において不利である。
【０００４】最近では、これらの課題を解決し高速化対
応の半導体装置を実現するため、半導体チップと配線層
の間に応力緩衝層を有し、配線層の実装基板面側にボー
ル状の接続端子を有するＢＧＡ（ball grid array）パ
ッケージも開発されている（米国特許第５１４８２６５
号）。この構造を有するパッケージは、実装基板と接続
するための端子がボール状はんだであることから、ＱＦ
Ｐのようなリードの変形がなく、実装面全体に端子が分
散していることから端子間のピッチも大きくとれ、表面
実装が容易である。また、ＰＧＡに比べ接続端子の長さ
が短いために、インダクタンス成分が小さく、信号速度
が速くなり高速対応可能となる。
応の半導体装置を実現するため、半導体チップと配線層
の間に応力緩衝層を有し、配線層の実装基板面側にボー
ル状の接続端子を有するＢＧＡ（ball grid array）パ
ッケージも開発されている（米国特許第５１４８２６５
号）。この構造を有するパッケージは、実装基板と接続
するための端子がボール状はんだであることから、ＱＦ
Ｐのようなリードの変形がなく、実装面全体に端子が分
散していることから端子間のピッチも大きくとれ、表面
実装が容易である。また、ＰＧＡに比べ接続端子の長さ
が短いために、インダクタンス成分が小さく、信号速度
が速くなり高速対応可能となる。
【０００５】
【発明が解決しようとする課題】上記ＢＧＡパッケージ
の応力緩衝層には弾性体が用いられている。具体的に
は、ポリイミドなどの支持体上に形成された配線層上に
シリコーン等の低弾性のエラストマを形成し、さらに半
導体チップ、放熱及び半導体装置支持のための基板を搭
載した構造をとる。この緩衝層形成方法としては、メタ
ルマスクによる印刷法と、シート状のエラストマの貼付
法がある。緩衝層形成を印刷法で行う場合、印刷、加熱
硬化、接着材塗布、チップ貼付の４工程を必要とする。
また硬化の際、熱硬化型シリコーンエラストマ材を用い
ると、揮発成分等による配線層や組立装置等の汚染が問
題となる。その結果、半導体チップとリードとを接続す
る際に、両者の確実な電気的接続が不可能になる。シー
ト状エラストマ貼付法では、実装リフロー時に吸湿した
水蒸気による水蒸気爆発が発生し、パッケージの膨れや
配線層の剥離が問題となる。
の応力緩衝層には弾性体が用いられている。具体的に
は、ポリイミドなどの支持体上に形成された配線層上に
シリコーン等の低弾性のエラストマを形成し、さらに半
導体チップ、放熱及び半導体装置支持のための基板を搭
載した構造をとる。この緩衝層形成方法としては、メタ
ルマスクによる印刷法と、シート状のエラストマの貼付
法がある。緩衝層形成を印刷法で行う場合、印刷、加熱
硬化、接着材塗布、チップ貼付の４工程を必要とする。
また硬化の際、熱硬化型シリコーンエラストマ材を用い
ると、揮発成分等による配線層や組立装置等の汚染が問
題となる。その結果、半導体チップとリードとを接続す
る際に、両者の確実な電気的接続が不可能になる。シー
ト状エラストマ貼付法では、実装リフロー時に吸湿した
水蒸気による水蒸気爆発が発生し、パッケージの膨れや
配線層の剥離が問題となる。
【０００６】本発明は、前記の半導体パッケージ構造を
有する半導体装置において、量産性が高く、実装リフロ
ー時に不良の発生しにくい信頼性の高い半導体装置を提
供することを目的とする。
有する半導体装置において、量産性が高く、実装リフロ
ー時に不良の発生しにくい信頼性の高い半導体装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明においては、半導
体装置と実装基板との熱応力を緩和するための緩衝層と
して、コア層の両側に接着層を配した３層構造からなる
接着シートを用いることによって前記目的を達成する。
印刷法により応力緩衝層を形成する従来法がエラストマ
形成からチップ貼付まで４工程を要したのに対し、本発
明の接着シートを用いることで２工程に短縮できる。ま
た、コア層として通気性を有する連続気泡構造体又は３
次元網目構造体を採用することにより、実装リフロー時
に発生する水蒸気圧がこのコア層を通して外部に解放さ
れるため、配線層の膨れや剥離を防止することができ
る。
体装置と実装基板との熱応力を緩和するための緩衝層と
して、コア層の両側に接着層を配した３層構造からなる
接着シートを用いることによって前記目的を達成する。
印刷法により応力緩衝層を形成する従来法がエラストマ
形成からチップ貼付まで４工程を要したのに対し、本発
明の接着シートを用いることで２工程に短縮できる。ま
た、コア層として通気性を有する連続気泡構造体又は３
次元網目構造体を採用することにより、実装リフロー時
に発生する水蒸気圧がこのコア層を通して外部に解放さ
れるため、配線層の膨れや剥離を防止することができ
る。
【０００８】すなわち、本発明による半導体装置は、半
導体チップと、実装基板に接続するためのボール状端子
と、半導体チップ上の端子とボール状端子とを接続する
ための配線層と、実装基板との間の熱応力を緩和するた
めの緩衝層とを備える半導体装置において、緩衝層は連
続気泡構造体又は３次元的網目構造体からなる層を含む
ことを特徴とする。
導体チップと、実装基板に接続するためのボール状端子
と、半導体チップ上の端子とボール状端子とを接続する
ための配線層と、実装基板との間の熱応力を緩和するた
めの緩衝層とを備える半導体装置において、緩衝層は連
続気泡構造体又は３次元的網目構造体からなる層を含む
ことを特徴とする。
【０００９】また、本発明による半導体装置は、半導体
チップと、半導体チップに取付けられた放熱及び支持の
ための基板と、実装基板に接続するためのボール状端子
と、半導体チップ上の端子とボール状端子とを接続する
ための配線層と、実装基板との間の熱応力を緩和するた
めの緩衝層とを備える半導体装置において、緩衝層は連
続気泡構造体又は３次元的網目構造体からなる層を含む
ことを特徴とする。
チップと、半導体チップに取付けられた放熱及び支持の
ための基板と、実装基板に接続するためのボール状端子
と、半導体チップ上の端子とボール状端子とを接続する
ための配線層と、実装基板との間の熱応力を緩和するた
めの緩衝層とを備える半導体装置において、緩衝層は連
続気泡構造体又は３次元的網目構造体からなる層を含む
ことを特徴とする。
【００１０】前記緩衝層は、連続気泡構造体又は３次元
的網目構造体からなるコア層と前記コア層の両面に設け
られた接着層とを備え、緩衝層全体に占めるコア層の厚
さ比率が０．２以上であることが好ましい。連続気泡構
造体又は３次元的網目構造体は繊維状化合物が３次元的
に絡み合って形成された不織布とすることができる。半
導体チップは、ロジック、メモリ、ゲートアレイ等、シ
リコンウエハ上に所定のプロセスにより形成された半導
体回路を持つシリコンチップとすることができる。放熱
及び半導体装置支持のための基板は銅、アルミ、鉄、ニ
ッケル、タングステンなどの金属又はこれらを組み合わ
せた合金、又はアルミナ等のセラミック材料で構成され
る。その一方の面に、表面積を最大にし熱放散性を高め
るためのフィン状の加工がなされていても良い。
的網目構造体からなるコア層と前記コア層の両面に設け
られた接着層とを備え、緩衝層全体に占めるコア層の厚
さ比率が０．２以上であることが好ましい。連続気泡構
造体又は３次元的網目構造体は繊維状化合物が３次元的
に絡み合って形成された不織布とすることができる。半
導体チップは、ロジック、メモリ、ゲートアレイ等、シ
リコンウエハ上に所定のプロセスにより形成された半導
体回路を持つシリコンチップとすることができる。放熱
及び半導体装置支持のための基板は銅、アルミ、鉄、ニ
ッケル、タングステンなどの金属又はこれらを組み合わ
せた合金、又はアルミナ等のセラミック材料で構成され
る。その一方の面に、表面積を最大にし熱放散性を高め
るためのフィン状の加工がなされていても良い。
【００１１】本発明による配線テープは、導体層と、絶
縁層と、応力緩衝接着層とを有する配線テープにおい
て、応力緩衝接着層は連続気泡構造体又は３次元的網目
構造体よりなる層を含むこと特徴とする。また、本発明
による配線テープは、導体層と、絶縁層と、応力緩衝接
着層とを有する配線テープにおいて、応力緩衝接着層は
連続気泡構造体又は３次元的網目構造体からなるコア層
とコア層の両面に設けられた接着層とを備え、応力緩衝
接着層全体に占めるコア層の厚さ比率が０．２以上であ
ることを特徴とする。
縁層と、応力緩衝接着層とを有する配線テープにおい
て、応力緩衝接着層は連続気泡構造体又は３次元的網目
構造体よりなる層を含むこと特徴とする。また、本発明
による配線テープは、導体層と、絶縁層と、応力緩衝接
着層とを有する配線テープにおいて、応力緩衝接着層は
連続気泡構造体又は３次元的網目構造体からなるコア層
とコア層の両面に設けられた接着層とを備え、応力緩衝
接着層全体に占めるコア層の厚さ比率が０．２以上であ
ることを特徴とする。
【００１２】前記連続気泡構造体又は３次元的網目構造
体は繊維状化合物が３次元的に絡み合って形成された不
織布とすることができる。配線テープの絶縁層として
は、ポリイミド等の耐熱性が高く機械的特性に優れたエ
ンジニアリングプラスチックが好ましく、導体層は金、
銅、アルミ又はそれらの最表面上に金メッキを施したも
のにパターニングして形成される。この配線テープは、
電気的特性を考慮し、配線の他にグラウンド層や電源層
を形成してもよい。
体は繊維状化合物が３次元的に絡み合って形成された不
織布とすることができる。配線テープの絶縁層として
は、ポリイミド等の耐熱性が高く機械的特性に優れたエ
ンジニアリングプラスチックが好ましく、導体層は金、
銅、アルミ又はそれらの最表面上に金メッキを施したも
のにパターニングして形成される。この配線テープは、
電気的特性を考慮し、配線の他にグラウンド層や電源層
を形成してもよい。
【００１３】実装基板とそれに装着される半導体装置と
を電気的接続するためのボール状端子は、加熱により溶
融し、電気的に接続する導電体であり、具体的には錫、
亜鉛、鉛を含む半田合金、銀、銅又は金あるいはそれら
を金で被覆しボール状に形成したものであれば、加熱溶
融あるいは加熱せずに接触、振動させることで半導体装
置と実装基板とを電気的に接続することができる。上記
以外に、モリブデン、ニッケル、銅、白金、チタンなど
の１つあるいはこれらを２つ以上組み合わせた合金もし
くは２つ以上の多重膜とした構造のボール状端子でもよ
い。
を電気的接続するためのボール状端子は、加熱により溶
融し、電気的に接続する導電体であり、具体的には錫、
亜鉛、鉛を含む半田合金、銀、銅又は金あるいはそれら
を金で被覆しボール状に形成したものであれば、加熱溶
融あるいは加熱せずに接触、振動させることで半導体装
置と実装基板とを電気的に接続することができる。上記
以外に、モリブデン、ニッケル、銅、白金、チタンなど
の１つあるいはこれらを２つ以上組み合わせた合金もし
くは２つ以上の多重膜とした構造のボール状端子でもよ
い。
【００１４】接着シートに用いられる接着層は、エポキ
シ、マレイミド、フェノール、シアネート、レゾール、
ポリアミド、ポリイミド、ポリアミドイミド、ポリエス
テル、ポリオレフィン、ポリウレタン等の樹脂やこれら
の混合物から構成される。上記以外にも加熱、乾燥、加
圧、光照射等により接着力を発現するもの材料を用いる
ことができる。また、接着層は上記化合物単体のほか、
クロス状芯材等に含浸させ、シート状に形成されたもの
でもよい。
シ、マレイミド、フェノール、シアネート、レゾール、
ポリアミド、ポリイミド、ポリアミドイミド、ポリエス
テル、ポリオレフィン、ポリウレタン等の樹脂やこれら
の混合物から構成される。上記以外にも加熱、乾燥、加
圧、光照射等により接着力を発現するもの材料を用いる
ことができる。また、接着層は上記化合物単体のほか、
クロス状芯材等に含浸させ、シート状に形成されたもの
でもよい。
【００１５】コア層は、ポリカーボネート、ポリエステ
ル、ポリテトラフルオロエチレン、ポリエチレン、ポリ
プロピレン、ポリビニリデンフロリド、酢酸セルロー
ス、ポリスルフォン、ポリアクリロニトリル、ポリアミ
ド、ポリイミドなどの化合物を中性子を照射し薬品でエ
ッチングするトラックエッチング法や、結晶性ポリマに
熱をかけたり可塑材で可塑化したのち延伸する延伸法
や、温度により溶解度の異なる溶媒を用いた溶融層分離
法や、ポリマに無機塩やシリカ等を均一混合し成膜した
のち無機塩やシリカのみを抽出する抽出法や、ポリマ、
良溶媒、貧溶媒等を混合し成膜したのち良溶媒のみを乾
燥させる層転移法などの方法により処理することで細孔
が形成された３次元的網目構造を有する構造体がよい。
不織布は、上記化合物を溶媒中で繊維状に重合させたも
のを漉いてシート状にしたものである。上記以外にも通
気性を有する連続気泡体であれば本発明のコア層として
用いることが出来る。
ル、ポリテトラフルオロエチレン、ポリエチレン、ポリ
プロピレン、ポリビニリデンフロリド、酢酸セルロー
ス、ポリスルフォン、ポリアクリロニトリル、ポリアミ
ド、ポリイミドなどの化合物を中性子を照射し薬品でエ
ッチングするトラックエッチング法や、結晶性ポリマに
熱をかけたり可塑材で可塑化したのち延伸する延伸法
や、温度により溶解度の異なる溶媒を用いた溶融層分離
法や、ポリマに無機塩やシリカ等を均一混合し成膜した
のち無機塩やシリカのみを抽出する抽出法や、ポリマ、
良溶媒、貧溶媒等を混合し成膜したのち良溶媒のみを乾
燥させる層転移法などの方法により処理することで細孔
が形成された３次元的網目構造を有する構造体がよい。
不織布は、上記化合物を溶媒中で繊維状に重合させたも
のを漉いてシート状にしたものである。上記以外にも通
気性を有する連続気泡体であれば本発明のコア層として
用いることが出来る。
【００１６】上記のコア層の両側に接着層を塗布又はシ
ート状接着層を貼合わせることで、応力緩和機構を有す
る接着シートを得ることが出来る。コア層の厚さ比率と
半導体装置実装時の信頼性との関係を調べた結果、接着
シート全体の厚さに占めるコア層の厚さ比率は０．２以
上であることが望ましいことが明らかとなった。図１は
コア層の接着シート全体に占める厚さ比率と実装リフロ
ー時の不良率との関係を示すグラフであり、横軸はコア
層１の厚さと接着層２の厚さを合わせた接着シートの全
厚さｂに占めるコア層１の厚さａの比率（ａ／ｂ）を表
し、縦軸は実装リフロー時の不良率を表す。コア層と接
着層の割合を種々変えた全体の厚さｂが１００μｍ、１
５０μｍ、２００μｍの各種接着シートを用いた半導体
装置実装試験体を複数個用意し、リフロー試験を行っ
た。リフロー試験は、温度８５℃、相対湿度８５％の環
境中に１６８時間放置して吸湿させた各試験体を昇温速
度５℃／秒で１６０℃まで昇温し、１６０℃に６０秒間
保持したのち再び昇温速度５℃／秒で２４０℃まで昇温
し、２４０℃に５秒間保持したのち降温させて行った。
ート状接着層を貼合わせることで、応力緩和機構を有す
る接着シートを得ることが出来る。コア層の厚さ比率と
半導体装置実装時の信頼性との関係を調べた結果、接着
シート全体の厚さに占めるコア層の厚さ比率は０．２以
上であることが望ましいことが明らかとなった。図１は
コア層の接着シート全体に占める厚さ比率と実装リフロ
ー時の不良率との関係を示すグラフであり、横軸はコア
層１の厚さと接着層２の厚さを合わせた接着シートの全
厚さｂに占めるコア層１の厚さａの比率（ａ／ｂ）を表
し、縦軸は実装リフロー時の不良率を表す。コア層と接
着層の割合を種々変えた全体の厚さｂが１００μｍ、１
５０μｍ、２００μｍの各種接着シートを用いた半導体
装置実装試験体を複数個用意し、リフロー試験を行っ
た。リフロー試験は、温度８５℃、相対湿度８５％の環
境中に１６８時間放置して吸湿させた各試験体を昇温速
度５℃／秒で１６０℃まで昇温し、１６０℃に６０秒間
保持したのち再び昇温速度５℃／秒で２４０℃まで昇温
し、２４０℃に５秒間保持したのち降温させて行った。
【００１７】図１より、コア層厚さ比率が０．２未満に
おいて急激に不良率が増加することが分かる。よって、
本発明の応力緩衝機構を持つ接着層のコア層の厚さ比率
を０．２以上にすることで、半導体装置の実装信頼性を
飛躍的に向上させることが出来る。吸湿した半導体装置
を実装リフロー時に加熱しても、このコア層の存在によ
り水蒸気圧が解放されるため半導体装置の破壊が防止さ
れ、実装信頼性が向上する。
おいて急激に不良率が増加することが分かる。よって、
本発明の応力緩衝機構を持つ接着層のコア層の厚さ比率
を０．２以上にすることで、半導体装置の実装信頼性を
飛躍的に向上させることが出来る。吸湿した半導体装置
を実装リフロー時に加熱しても、このコア層の存在によ
り水蒸気圧が解放されるため半導体装置の破壊が防止さ
れ、実装信頼性が向上する。
【００１８】このように、本発明の特徴は半導体チップ
と配線層の間に、連続気泡構造又は３次元的網目構造を
有するコア層（水蒸気圧を開放することのできるコア
層）と接着層の３層構造からなる応力緩衝機構を持つ接
着シートを設けることにある。更に、接着シートに占め
るコア層の厚さ比率を０．２以上とすることにある。本
発明によると、半導体チップと配線層の間に半導体装置
と実装基板との熱応力を緩和するための緩衝層を設けた
半導体装置において、３次元的網目構造を有するコア層
と接着層の３層構造からなる応力緩衝機構を持つ接着シ
ートを用いることにより、製造工程を簡略化出来るため
量産性が向上する。熱硬化型のシリコーン材料を用いな
いので、加熱硬化時に半導体チップが汚染されない。更
に、３次元的網目構造を有するコア層により実装リフロ
ー時の水蒸気圧が解放され、配線層の膨れや剥離が発生
せず実装信頼性の高い半導体装置を実現できる。
と配線層の間に、連続気泡構造又は３次元的網目構造を
有するコア層（水蒸気圧を開放することのできるコア
層）と接着層の３層構造からなる応力緩衝機構を持つ接
着シートを設けることにある。更に、接着シートに占め
るコア層の厚さ比率を０．２以上とすることにある。本
発明によると、半導体チップと配線層の間に半導体装置
と実装基板との熱応力を緩和するための緩衝層を設けた
半導体装置において、３次元的網目構造を有するコア層
と接着層の３層構造からなる応力緩衝機構を持つ接着シ
ートを用いることにより、製造工程を簡略化出来るため
量産性が向上する。熱硬化型のシリコーン材料を用いな
いので、加熱硬化時に半導体チップが汚染されない。更
に、３次元的網目構造を有するコア層により実装リフロ
ー時の水蒸気圧が解放され、配線層の膨れや剥離が発生
せず実装信頼性の高い半導体装置を実現できる。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 〔実施例１〕図２は本発明の一実施例による半導体装置
を表し、図２（ａ）は断面模式図、図２（ｂ）は底面図
である。この半導体装置を以下の工程に従って作製し
た。エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μ
ｍの長尺状ポリイミドフィルム３（ユーピレックス：宇
部興産製）にパンチング加工を施し、チップとの接続の
ための窓（１．５ｍｍ×８ｍｍ）を形成した。次いで、
上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１
５０℃のローラーで加熱圧着した。次いで、上記圧延銅
箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化
製）を塗布後、９０℃／３０分ベークし、パターンを露
光現像しエッチングマスクを形成した。次いで、４０℃
の塩化鉄中で銅をエッチングし、レジストを剥離させ、
銅配線を形成した。この配線部分を電気金メッキし、金
メッキ配線４を形成した。
施の形態を説明する。 〔実施例１〕図２は本発明の一実施例による半導体装置
を表し、図２（ａ）は断面模式図、図２（ｂ）は底面図
である。この半導体装置を以下の工程に従って作製し
た。エポキシ系接着剤の付いた幅３８ｍｍ、厚さ５０μ
ｍの長尺状ポリイミドフィルム３（ユーピレックス：宇
部興産製）にパンチング加工を施し、チップとの接続の
ための窓（１．５ｍｍ×８ｍｍ）を形成した。次いで、
上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１
５０℃のローラーで加熱圧着した。次いで、上記圧延銅
箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化
製）を塗布後、９０℃／３０分ベークし、パターンを露
光現像しエッチングマスクを形成した。次いで、４０℃
の塩化鉄中で銅をエッチングし、レジストを剥離させ、
銅配線を形成した。この配線部分を電気金メッキし、金
メッキ配線４を形成した。
【００２０】このパターンの形成された配線基板上に、
延伸法により作製した１５０μｍの３次元網目構造を持
つポリテトラフルオロエチレンのコア層１の両面に厚さ
３０μｍになるようにポリエーテルアミドイミドワニス
（ＨＭ−１：日立化成製）を塗布し、乾燥して、接着層
２が形成された接着シートを作製した。この接着シート
は、コア層に１０μｍ程度接着剤がしみこんでいる。こ
の接着シートを金型にて所定の形状に打ち抜いた後、２
５０℃で２秒間加熱圧着し緩衝層を形成した。
延伸法により作製した１５０μｍの３次元網目構造を持
つポリテトラフルオロエチレンのコア層１の両面に厚さ
３０μｍになるようにポリエーテルアミドイミドワニス
（ＨＭ−１：日立化成製）を塗布し、乾燥して、接着層
２が形成された接着シートを作製した。この接着シート
は、コア層に１０μｍ程度接着剤がしみこんでいる。こ
の接着シートを金型にて所定の形状に打ち抜いた後、２
５０℃で２秒間加熱圧着し緩衝層を形成した。
【００２１】この接着シート上に位置合わせを行い、半
導体チップ５を２５０℃２秒で貼付けた。次に、配線層
から突き出たリード６を超音波をかけて半導体チップの
アルミパッド上に接続した。接続端子部をシリコーン系
封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止
し、１５０℃４時間加熱硬化させた。配線層の半田ボー
ル接続部にフラックスを塗布し、φ０．６ｍｍの共晶半
田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒
のＩＲリフロー加熱により半田ボール接続端子８を形成
した。
導体チップ５を２５０℃２秒で貼付けた。次に、配線層
から突き出たリード６を超音波をかけて半導体チップの
アルミパッド上に接続した。接続端子部をシリコーン系
封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止
し、１５０℃４時間加熱硬化させた。配線層の半田ボー
ル接続部にフラックスを塗布し、φ０．６ｍｍの共晶半
田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒
のＩＲリフロー加熱により半田ボール接続端子８を形成
した。
【００２２】以上のプロセスで作製された半導体装置
を、温度８５℃、相対湿度８５％の雰囲気中で４８時間
吸湿させた後、図１のデータ取得時と同じく２４０℃５
秒のリフロー試験を実施した。また、緩衝層形成からチ
ップ貼付までに要する時間を測定した。更にリードを半
導体チップに接合する際の接合不良率も評価した。結果
を、下記の表１に示す。 〔実施例２〕図３は、本発明の一実施例の半導体装置の
断面模式図である。以下の工程に従って、この半導体装
置を作製した。
を、温度８５℃、相対湿度８５％の雰囲気中で４８時間
吸湿させた後、図１のデータ取得時と同じく２４０℃５
秒のリフロー試験を実施した。また、緩衝層形成からチ
ップ貼付までに要する時間を測定した。更にリードを半
導体チップに接合する際の接合不良率も評価した。結果
を、下記の表１に示す。 〔実施例２〕図３は、本発明の一実施例の半導体装置の
断面模式図である。以下の工程に従って、この半導体装
置を作製した。
【００２３】エポキシ系接着剤の付いた幅３８ｍｍ、厚
さ５０μｍの長尺状ポリイミドフィルム３（ユーピレッ
クス：宇部興産製）にパンチング加工を施し、チップと
の接続のための窓（１．５ｍｍ×８ｍｍ）を形成した。
次いで、上記ポリイミドフィルムに厚さ１８μｍの電解
銅箔を１５０℃のローラーで加熱圧着した。次いで、上
記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東
京応化製）を塗布後、９０℃／３０分ベークし、パター
ンを露光現像しエッチングマスクを形成した。次いで、
４０℃の塩化鉄中で銅をエッチングし、レジストを剥離
させ、銅配線を形成した。この配線部分を電気金メッキ
し、金メッキ配線４を形成した。
さ５０μｍの長尺状ポリイミドフィルム３（ユーピレッ
クス：宇部興産製）にパンチング加工を施し、チップと
の接続のための窓（１．５ｍｍ×８ｍｍ）を形成した。
次いで、上記ポリイミドフィルムに厚さ１８μｍの電解
銅箔を１５０℃のローラーで加熱圧着した。次いで、上
記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東
京応化製）を塗布後、９０℃／３０分ベークし、パター
ンを露光現像しエッチングマスクを形成した。次いで、
４０℃の塩化鉄中で銅をエッチングし、レジストを剥離
させ、銅配線を形成した。この配線部分を電気金メッキ
し、金メッキ配線４を形成した。
【００２４】このパターンの形成された配線基板上に、
層転移法により作製した３次元網目構造を持つポリイミ
ドのコア層（厚さ１２０μｍ）１の両面に３０μｍずつ
メチルエチルケトン溶媒にエポキシ樹脂（ＹＸ−４００
０：油化シェル製）を溶かし硬化剤（Ｈ−１：明和化成
製）を加え微小フィラ（Ｒ９７４：日本アエロジル製）
とニトリルブタジエンゴム（ＸＥＲ−９１：日本合成ゴ
ム）と触媒（ＴＰＰ：和光純薬製）を配合したワニスを
塗布して乾燥し、３０μｍのシートを作製後、ロールラ
ミネータでコア層と貼り合わせて接着層２が形成された
接着シートを、金型にて所定の形状に打ち抜いた後、１
２０℃で２秒間加熱圧着し緩衝層を形成した。
層転移法により作製した３次元網目構造を持つポリイミ
ドのコア層（厚さ１２０μｍ）１の両面に３０μｍずつ
メチルエチルケトン溶媒にエポキシ樹脂（ＹＸ−４００
０：油化シェル製）を溶かし硬化剤（Ｈ−１：明和化成
製）を加え微小フィラ（Ｒ９７４：日本アエロジル製）
とニトリルブタジエンゴム（ＸＥＲ−９１：日本合成ゴ
ム）と触媒（ＴＰＰ：和光純薬製）を配合したワニスを
塗布して乾燥し、３０μｍのシートを作製後、ロールラ
ミネータでコア層と貼り合わせて接着層２が形成された
接着シートを、金型にて所定の形状に打ち抜いた後、１
２０℃で２秒間加熱圧着し緩衝層を形成した。
【００２５】この接着シート上に、位置合わせを行っ
て、半導体チップ５を１２０℃２秒で貼付けた。次に配
線層から突き出たリード６を超音波をかけて半導体チッ
プのアルミパッド上に接続した。接続端子部をエポキシ
系封止材７（ＲＣ０２１Ｃ：日立化成製）で封止し、８
０℃３０分、１５０℃４時間加熱硬化させた。配線層の
半田ボール接続部にフラックスを塗布し、φ０．６ｍｍ
の共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４
０℃５秒のＩＲリフロー加熱により半田ボール接続端子
８を形成した。
て、半導体チップ５を１２０℃２秒で貼付けた。次に配
線層から突き出たリード６を超音波をかけて半導体チッ
プのアルミパッド上に接続した。接続端子部をエポキシ
系封止材７（ＲＣ０２１Ｃ：日立化成製）で封止し、８
０℃３０分、１５０℃４時間加熱硬化させた。配線層の
半田ボール接続部にフラックスを塗布し、φ０．６ｍｍ
の共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４
０℃５秒のＩＲリフロー加熱により半田ボール接続端子
８を形成した。
【００２６】以上のプロセスで作製された半導体装置
を、温度８５℃、相対湿度８５％の雰囲気で４８時間吸
湿させた後、２４０℃５秒のリフロー試験を実施した。
また、緩衝層形成からチップ貼付までに要する時間を測
定した。更に、リードを半導体チップに接合する際の接
合不良率も評価した。結果を下記の表１に示す。 〔実施例３〕図４は本発明の一実施例の半導体装置を表
し、図４（ａ）は断面模式図、図４（ｂ）はその底面図
である。以下の工程で、この半導体装置を作製した。
を、温度８５℃、相対湿度８５％の雰囲気で４８時間吸
湿させた後、２４０℃５秒のリフロー試験を実施した。
また、緩衝層形成からチップ貼付までに要する時間を測
定した。更に、リードを半導体チップに接合する際の接
合不良率も評価した。結果を下記の表１に示す。 〔実施例３〕図４は本発明の一実施例の半導体装置を表
し、図４（ａ）は断面模式図、図４（ｂ）はその底面図
である。以下の工程で、この半導体装置を作製した。
【００２７】エポキシ系接着剤の付いた幅３８ｍｍ、厚
さ５０μｍの長尺状ポリイミドフィルム３（ユーピレッ
クス：宇部興産製）にパンチング加工を施し、チップと
の接続のための窓（１．５ｍｍ×８ｍｍ）を４個形成し
た。次いで、上記ポリイミドフィルムに厚さ１８μｍの
電解銅箔を１５０℃のローラーで加熱圧着した。次い
で、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００
Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、
パターンを露光現像しエッチングマスクを形成した。次
いで、４０℃の塩化鉄中で銅をエッチングし、レジスト
を剥離させ、銅配線を形成した。この配線部分を電気金
メッキし、金メッキ配線４を形成した。
さ５０μｍの長尺状ポリイミドフィルム３（ユーピレッ
クス：宇部興産製）にパンチング加工を施し、チップと
の接続のための窓（１．５ｍｍ×８ｍｍ）を４個形成し
た。次いで、上記ポリイミドフィルムに厚さ１８μｍの
電解銅箔を１５０℃のローラーで加熱圧着した。次い
で、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００
Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、
パターンを露光現像しエッチングマスクを形成した。次
いで、４０℃の塩化鉄中で銅をエッチングし、レジスト
を剥離させ、銅配線を形成した。この配線部分を電気金
メッキし、金メッキ配線４を形成した。
【００２８】このパターンの形成された配線基板上に、
湿式法により作製したポリイミド不織布のコア層（厚さ
５０μｍ）１の両面に３０μｍずつメチルエチルケトン
溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル製）
を溶かし硬化剤（Ｈ−１：明和化成製）を加え微小フィ
ラ（Ｒ９７４：日本アエロジル製）とニトリルブタジエ
ンゴム（ＸＥＲ−９１：日本合成ゴム）と触媒（ＴＰ
Ｐ：和光純薬製）を配合したワニスを塗布し乾燥して接
着層２が形成された接着シートを、金型にて所定の形状
に打ち抜いた後、１２０℃で２秒間加熱圧着し、緩衝層
を形成した。
湿式法により作製したポリイミド不織布のコア層（厚さ
５０μｍ）１の両面に３０μｍずつメチルエチルケトン
溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル製）
を溶かし硬化剤（Ｈ−１：明和化成製）を加え微小フィ
ラ（Ｒ９７４：日本アエロジル製）とニトリルブタジエ
ンゴム（ＸＥＲ−９１：日本合成ゴム）と触媒（ＴＰ
Ｐ：和光純薬製）を配合したワニスを塗布し乾燥して接
着層２が形成された接着シートを、金型にて所定の形状
に打ち抜いた後、１２０℃で２秒間加熱圧着し、緩衝層
を形成した。
【００２９】この接着シート上に、位置合わせを行っ
て、半導体チップ５を１２０℃２秒で貼付けた。更に、
半導体支持基板９も同様の条件で貼付けた。次に、配線
層から突き出たリードを超音波をかけて半導体チップの
アルミパッド上に接続した。接続端子部をシリコーン系
封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止
し、１５０℃４時間加熱硬化させた。配線層の半田ボー
ル接続部にフラックスを塗布し、φ０．６ｍｍの共晶半
田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒
のＩＲリフロー加熱により半田ボール接続端子８を形成
した。
て、半導体チップ５を１２０℃２秒で貼付けた。更に、
半導体支持基板９も同様の条件で貼付けた。次に、配線
層から突き出たリードを超音波をかけて半導体チップの
アルミパッド上に接続した。接続端子部をシリコーン系
封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止
し、１５０℃４時間加熱硬化させた。配線層の半田ボー
ル接続部にフラックスを塗布し、φ０．６ｍｍの共晶半
田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０℃５秒
のＩＲリフロー加熱により半田ボール接続端子８を形成
した。
【００３０】以上のプロセスで作製された半導体装置
を、温度８５℃、相対湿度８５％の雰囲気で４８時間吸
湿させた後、２４０℃５秒のリフロー試験を実施した。
また、緩衝層形成からチップ貼付までに要する時間を測
定した。更に、リードを半導体チップに接合する際の接
合不良率も評価した。結果を下記の表１に示す。 〔実施例４〕図５は、本発明の一実施例の半導体装置の
断面模式図である。以下の工程で、この半導体装置を作
製した。
を、温度８５℃、相対湿度８５％の雰囲気で４８時間吸
湿させた後、２４０℃５秒のリフロー試験を実施した。
また、緩衝層形成からチップ貼付までに要する時間を測
定した。更に、リードを半導体チップに接合する際の接
合不良率も評価した。結果を下記の表１に示す。 〔実施例４〕図５は、本発明の一実施例の半導体装置の
断面模式図である。以下の工程で、この半導体装置を作
製した。
【００３１】エポキシ系接着剤の付いた幅３８ｍｍ、厚
さ５０μｍの長尺状ポリイミドフィルム３（ユーピレッ
クス：宇部興産製）にパンチング加工を施し、チップと
の接続のための窓（１．５ｍｍ×８ｍｍ）を４個形成し
た。次いで、上記ポリイミドフィルムに厚さ１８μｍの
電解銅箔を１５０℃のローラーで加熱圧着した。次い
で、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００
Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、
パターンを露光現像してエッチングマスクを形成した。
次いで、４０℃の塩化鉄中で銅をエッチングし、レジス
トを剥離させ、銅配線を形成した。この配線部分を電気
金メッキし、金メッキ配線４を形成した。
さ５０μｍの長尺状ポリイミドフィルム３（ユーピレッ
クス：宇部興産製）にパンチング加工を施し、チップと
の接続のための窓（１．５ｍｍ×８ｍｍ）を４個形成し
た。次いで、上記ポリイミドフィルムに厚さ１８μｍの
電解銅箔を１５０℃のローラーで加熱圧着した。次い
で、上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００
Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、
パターンを露光現像してエッチングマスクを形成した。
次いで、４０℃の塩化鉄中で銅をエッチングし、レジス
トを剥離させ、銅配線を形成した。この配線部分を電気
金メッキし、金メッキ配線４を形成した。
【００３２】このパターンの形成された配線基板上に、
延伸法により作製した３次元網目構造を持つポリテトラ
フルオロエチレンのコア層（厚さ１００μｍ）１の両面
にコア層と同様の方法で作製した３次元網目構造をもつ
３０μｍポリテトラフルオロエチレンにメチルエチルケ
トン溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル
製）を溶かし、硬化剤（Ｈ−１：明和化成製）を加え、
触媒（ＴＰＰ：和光純薬製）を配合したワニスを含浸さ
せ乾燥して作成した接着層をコア材にロールラミネータ
により貼り合わせ接着層２が形成された接着シートを、
金型にて所定の形状に打ち抜いた後、１２０℃で２秒間
加熱圧着し、緩衝層を形成した。
延伸法により作製した３次元網目構造を持つポリテトラ
フルオロエチレンのコア層（厚さ１００μｍ）１の両面
にコア層と同様の方法で作製した３次元網目構造をもつ
３０μｍポリテトラフルオロエチレンにメチルエチルケ
トン溶媒にエポキシ樹脂（ＹＸ−４０００：油化シェル
製）を溶かし、硬化剤（Ｈ−１：明和化成製）を加え、
触媒（ＴＰＰ：和光純薬製）を配合したワニスを含浸さ
せ乾燥して作成した接着層をコア材にロールラミネータ
により貼り合わせ接着層２が形成された接着シートを、
金型にて所定の形状に打ち抜いた後、１２０℃で２秒間
加熱圧着し、緩衝層を形成した。
【００３３】この接着シート上に、位置合わせを行っ
て、半導体チップ５を１２０℃２秒で貼付けた。更に、
半導体支持基板９も同様の条件で貼付けた。次に、配線
層から突き出たリード６を超音波をかけて半導体チップ
のアルミパッド上に接続した。接続端子部をエポキシ系
封止材７（ＲＣ０２１Ｃ：日立化成製）で封止し、８０
℃３０分、１５０℃４時間加熱硬化させた。配線層の半
田ボール接続部にフラックスを塗布し、φ０．６ｍｍの
共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０
℃５秒のＩＲリフロー加熱により半田ボール接続端子８
を形成した。
て、半導体チップ５を１２０℃２秒で貼付けた。更に、
半導体支持基板９も同様の条件で貼付けた。次に、配線
層から突き出たリード６を超音波をかけて半導体チップ
のアルミパッド上に接続した。接続端子部をエポキシ系
封止材７（ＲＣ０２１Ｃ：日立化成製）で封止し、８０
℃３０分、１５０℃４時間加熱硬化させた。配線層の半
田ボール接続部にフラックスを塗布し、φ０．６ｍｍの
共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２４０
℃５秒のＩＲリフロー加熱により半田ボール接続端子８
を形成した。
【００３４】以上のプロセスで作製された半導体装置
を、温度８５℃、相対湿度８５％の雰囲気中で４８時間
吸湿させた後、２４０℃５秒のリフロー試験を実施し
た。また、緩衝層形成からチップ貼付までに要する時間
を測定した。更に、リードを半導体チップに接合する際
の接合不良率も評価した。結果を下記の表１に示す。 〔実施例５〕以下の工程により本発明の配線テープを作
製した。図６に、その工程略図を示す。
を、温度８５℃、相対湿度８５％の雰囲気中で４８時間
吸湿させた後、２４０℃５秒のリフロー試験を実施し
た。また、緩衝層形成からチップ貼付までに要する時間
を測定した。更に、リードを半導体チップに接合する際
の接合不良率も評価した。結果を下記の表１に示す。 〔実施例５〕以下の工程により本発明の配線テープを作
製した。図６に、その工程略図を示す。
【００３５】ａ．エポキシ系接着剤の付いた幅３８ｍ
ｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユー
ピレックス：宇部興産製）にパンチング加工を施し、半
導体チップとの接続のための窓を形成した。 ｂ．上記ポリイミドフィルム３に、厚さ１８μｍの電解
銅箔１０を１５０℃のローラーで加熱圧着した。
ｍ、厚さ５０μｍの長尺状ポリイミドフィルム３（ユー
ピレックス：宇部興産製）にパンチング加工を施し、半
導体チップとの接続のための窓を形成した。 ｂ．上記ポリイミドフィルム３に、厚さ１８μｍの電解
銅箔１０を１５０℃のローラーで加熱圧着した。
【００３６】ｃ〜ｄ．上記圧延銅箔上に感光性レジスト
１１（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０
℃／３０分ベークし、パターンを露光現像し、エッチン
グマスクを形成した。 ｅ．４０℃の塩化鉄中で銅をエッチングし、レジストを
剥離させ、銅配線を形成し、この銅配線最表面上に電気
金メッキし、金メッキ配線４を形成した。
１１（Ｐ−ＲＳ３００Ｓ：東京応化製）を塗布後、９０
℃／３０分ベークし、パターンを露光現像し、エッチン
グマスクを形成した。 ｅ．４０℃の塩化鉄中で銅をエッチングし、レジストを
剥離させ、銅配線を形成し、この銅配線最表面上に電気
金メッキし、金メッキ配線４を形成した。
【００３７】ｆ．このパターンの形成された配線テープ
１２を位置合わせした後、２５０℃に加熱されたステー
ジ１７上に固定し、延伸法により作製した１５０μｍの
ポリテトラフルオロエチレンの樹脂繊維状クロスにポリ
エーテルアミドイミドワニス（ＨＭ−１：日立化成製）
を含浸乾燥して形成された長尺状応力緩衝接着フィルム
１３を、金型１４〜１５にて所定の形状に打ち抜き、１
秒間加熱圧着し、応力緩衝接着層１６を形成した。 〔比較例１〕厚さ１５０μｍのポリイミドフィルムのコ
ア層の両面に、実施例１と同様の接着層（厚さ３０μ
ｍ）を有する応力緩衝層を用い、実施例１と同じ方法で
半導体装置を作製した。この半導体装置を、温度８５
℃、相対湿度８５％の雰囲気中で４８時間吸湿させた
後、２４０℃５秒のリフロー試験を実施した。また、緩
衝層形成からチップ貼付までに要する時間を測定した。
更に、リードを半導体チップに接合する際の接合不良率
も評価した。結果を下記の表１に示す。 〔比較例２〕緩衝層として実施例２で用いた接着層のみ
を用いて１５０μｍのシートを作製し、実施例２と同じ
方法で半導体装置を作製した。この半導体装置を、温度
８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させ
た後、２４０℃５秒のリフロー試験を実施した。また、
緩衝層形成からチップ貼付までに要する時間を測定し
た。更に、リードを半導体チップに接合する際の接合不
良率も評価した。結果を下記の表１に示す。 〔比較例３〕実施例１と同様の配線層にメタルマスクを
重ね、粘度が９００Ｐａ・ｓの液状付加型シリコーンエ
ラストマ（ＴＳＥ３２２：東芝シリコーン製）をウレタ
ンゴムのスキージを用いて印刷し、１５０℃で１時間硬
化し、厚さ１５０μｍの緩衝層を形成した。この緩衝層
上にスクリーン印刷でシリコーン系接着材（ＫＥ１８２
０：信越化学製）を３０μｍの厚さに塗布した後、位置
合わせを行い、半導体チップを１８０℃１分で貼付け
た。配線層から突き出たリードを、超音波をかけて半導
体チップのアルミパッド上に接続した。接続端子部をシ
リコーン系封止材（ＴＳＪ３１５０：東芝シリコーン
製）で封止し、１５０℃４時間加熱硬化させた。配線層
の半田ボール接続部にフラックスを塗布し、φ０．６ｍ
ｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２
４０℃５秒のＩＲリフロー加熱により半田ボール接続端
子を形成した。
１２を位置合わせした後、２５０℃に加熱されたステー
ジ１７上に固定し、延伸法により作製した１５０μｍの
ポリテトラフルオロエチレンの樹脂繊維状クロスにポリ
エーテルアミドイミドワニス（ＨＭ−１：日立化成製）
を含浸乾燥して形成された長尺状応力緩衝接着フィルム
１３を、金型１４〜１５にて所定の形状に打ち抜き、１
秒間加熱圧着し、応力緩衝接着層１６を形成した。 〔比較例１〕厚さ１５０μｍのポリイミドフィルムのコ
ア層の両面に、実施例１と同様の接着層（厚さ３０μ
ｍ）を有する応力緩衝層を用い、実施例１と同じ方法で
半導体装置を作製した。この半導体装置を、温度８５
℃、相対湿度８５％の雰囲気中で４８時間吸湿させた
後、２４０℃５秒のリフロー試験を実施した。また、緩
衝層形成からチップ貼付までに要する時間を測定した。
更に、リードを半導体チップに接合する際の接合不良率
も評価した。結果を下記の表１に示す。 〔比較例２〕緩衝層として実施例２で用いた接着層のみ
を用いて１５０μｍのシートを作製し、実施例２と同じ
方法で半導体装置を作製した。この半導体装置を、温度
８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させ
た後、２４０℃５秒のリフロー試験を実施した。また、
緩衝層形成からチップ貼付までに要する時間を測定し
た。更に、リードを半導体チップに接合する際の接合不
良率も評価した。結果を下記の表１に示す。 〔比較例３〕実施例１と同様の配線層にメタルマスクを
重ね、粘度が９００Ｐａ・ｓの液状付加型シリコーンエ
ラストマ（ＴＳＥ３２２：東芝シリコーン製）をウレタ
ンゴムのスキージを用いて印刷し、１５０℃で１時間硬
化し、厚さ１５０μｍの緩衝層を形成した。この緩衝層
上にスクリーン印刷でシリコーン系接着材（ＫＥ１８２
０：信越化学製）を３０μｍの厚さに塗布した後、位置
合わせを行い、半導体チップを１８０℃１分で貼付け
た。配線層から突き出たリードを、超音波をかけて半導
体チップのアルミパッド上に接続した。接続端子部をシ
リコーン系封止材（ＴＳＪ３１５０：東芝シリコーン
製）で封止し、１５０℃４時間加熱硬化させた。配線層
の半田ボール接続部にフラックスを塗布し、φ０．６ｍ
ｍの共晶半田ボール（Ｐｂ６３：Ｓｎ３７）を載せ、２
４０℃５秒のＩＲリフロー加熱により半田ボール接続端
子を形成した。
【００３８】以上のプロセスで作製された半導体装置
を、温度８５℃、相対湿度８５％の雰囲気中で４８時間
吸湿させた後、２４０℃５秒のリフロー試験を実施し
た。また、緩衝層形成からチップ貼付までに要する時間
を測定した。更に、リードを半導体チップに接合する際
の接合不良率も評価した。結果を下記の表１に示す。
を、温度８５℃、相対湿度８５％の雰囲気中で４８時間
吸湿させた後、２４０℃５秒のリフロー試験を実施し
た。また、緩衝層形成からチップ貼付までに要する時間
を測定した。更に、リードを半導体チップに接合する際
の接合不良率も評価した。結果を下記の表１に示す。
【００３９】
【表１】 前記各実施例に示した本発明の半導体装置は、比較例３
の半導体装置と比べてリード汚染が無いため接合不良率
が低い。また、プロセス時間も短い。更に、比較例１、
２の半導体装置の様にリフロー試験により不良が発生し
ない。
の半導体装置と比べてリード汚染が無いため接合不良率
が低い。また、プロセス時間も短い。更に、比較例１、
２の半導体装置の様にリフロー試験により不良が発生し
ない。
【００４０】
【発明の効果】本発明の応力緩衝エラストマ層を持つ半
導体装置は緩衝層に加熱硬化型のシリコーン材料を用い
ないため、半導体チップとリードの接続信頼性が高く、
量産性に優れる。また、緩衝層のコア層が連続気泡構造
又は３次元網目構造を有するため、実装リフロー時に発
生する水蒸気圧がこのコア層を介して解放され、実装時
に配線部の膨れや破裂を生じることがない。
導体装置は緩衝層に加熱硬化型のシリコーン材料を用い
ないため、半導体チップとリードの接続信頼性が高く、
量産性に優れる。また、緩衝層のコア層が連続気泡構造
又は３次元網目構造を有するため、実装リフロー時に発
生する水蒸気圧がこのコア層を介して解放され、実装時
に配線部の膨れや破裂を生じることがない。
【図１】コア層の接着シート全体に占める厚さ比率と実
装リフロー時の不良率との関係を示すグラフ。
装リフロー時の不良率との関係を示すグラフ。
【図２】本発明による半導体装置の一例を示し、（ａ）
は断面模式図、（ｂ）は底面図。
は断面模式図、（ｂ）は底面図。
【図３】本発明による半導体装置の他の例の断面模式
図。
図。
【図４】本発明による半導体装置の他の例を示し、
（ａ）は断面模式図、（ｂ）は底面図。
（ａ）は断面模式図、（ｂ）は底面図。
【図５】本発明による半導体装置の他の例の断面模式
図。
図。
【図６】本発明による配線テープの作製工程を示す略
図。
図。
１…コア層、２…接着層、３…ポリイミドフィルム、４
…金メッキ配線、５…半導体チップ、６…リード、７…
封止材、８…半田ボール接続端子、９…半導体支持基
板、１０…電解銅箔、１１…感光性レジスト、１２…配
線テープ、１３…長尺状応力緩衝接着フィルム、１４〜
１５…金型、１６…応力緩衝接着層、１７…ステージ
…金メッキ配線、５…半導体チップ、６…リード、７…
封止材、８…半田ボール接続端子、９…半導体支持基
板、１０…電解銅箔、１１…感光性レジスト、１２…配
線テープ、１３…長尺状応力緩衝接着フィルム、１４〜
１５…金型、１６…応力緩衝接着層、１７…ステージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 晃 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 上野 巧 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小角 博義 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 石井 利昭 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 宮崎 忠一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 御田 護 東京都千代田区丸の内二丁目１番２号 日 立電線株式会社内 (72)発明者 岡部 則夫 東京都千代田区丸の内二丁目１番２号 日 立電線株式会社内
Claims (7)
- 【請求項１】 半導体チップと、実装基板に接続するた
めのボール状端子と、前記半導体チップ上の端子と前記
ボール状端子とを接続するための配線層と、実装基板と
の間の熱応力を緩和するための緩衝層とを備える半導体
装置において、 前記緩衝層は連続気泡構造体又は３次元的網目構造体か
らなる層を含むことを特徴とする半導体装置。 - 【請求項２】 半導体チップと、前記半導体チップに取
付けられた放熱及び支持のための基板と、実装基板に接
続するためのボール状端子と、前記半導体チップ上の端
子と前記ボール状端子とを接続するための配線層と、実
装基板との間の熱応力を緩和するための緩衝層とを備え
る半導体装置において、 前記緩衝層は連続気泡構造体又は３次元的網目構造体か
らなる層を含むことを特徴とする半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、前記緩衝層は連続気泡構造体又は３次元的網目構造
体からなるコア層と前記コア層の両面に設けられた接着
層とを備え、前記緩衝層全体に占める前記コア層の厚さ
比率が０．２以上であることを特徴とする半導体装置。 - 【請求項４】 請求項１、２又は３記載の半導体装置に
おいて、前記連続気泡構造体又は３次元的網目構造体は
繊維状化合物が３次元的に絡み合って形成された不織布
であることを特徴とする半導体装置。 - 【請求項５】 導体層と、絶縁層と、応力緩衝接着層と
を有する配線テープにおいて、前記応力緩衝接着層は連
続気泡構造体又は３次元的網目構造体よりなる層を含む
こと特徴とする配線テープ。 - 【請求項６】 導体層と、絶縁層と、応力緩衝接着層と
を有する配線テープにおいて、前記応力緩衝接着層は連
続気泡構造体又は３次元的網目構造体からなるコア層と
前記コア層の両面に設けられた接着層とを備え、前記応
力緩衝接着層全体に占める前記コア層の厚さ比率が０．
２以上であることを特徴とする配線テープ。 - 【請求項７】 請求項５又は６記載の配線テープにおい
て、前記連続気泡構造体又は３次元的網目構造体は繊維
状化合物が３次元的に絡み合って形成された不織布であ
ることを特徴とする配線テープ。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14910697A JP3639088B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置及び配線テープ |
| DE69838696T DE69838696T2 (de) | 1997-06-06 | 1998-06-02 | Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung |
| EP98110007A EP0883180B1 (en) | 1997-06-06 | 1998-06-02 | Semiconductor device and wiring tape for semiconductor device |
| US09/092,138 US6433440B1 (en) | 1997-06-06 | 1998-06-05 | Semiconductor device having a porous buffer layer for semiconductor device |
| MYPI98002523A MY119817A (en) | 1997-06-06 | 1998-06-05 | Semiconductor device having a porous buffer layer for semiconductor device |
| TW087108950A TW421861B (en) | 1997-06-06 | 1998-06-05 | Semiconductor device and wiring tape for semiconductor device |
| SG1998001200A SG75846A1 (en) | 1997-06-06 | 1998-06-05 | Semiconductor device and wiring tape for semiconductor device |
| CNB981029736A CN1146985C (zh) | 1997-06-06 | 1998-06-06 | 半导体装置和用于半导体装置的布线带 |
| US10/134,364 US20020158343A1 (en) | 1997-06-06 | 2002-04-30 | Semiconductor device and wiring tape for semiconductor device |
| US10/830,051 US7038325B2 (en) | 1997-06-06 | 2004-04-23 | Wiring tape for semiconductor device including a buffer layer having interconnected foams |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14910697A JP3639088B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置及び配線テープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340968A true JPH10340968A (ja) | 1998-12-22 |
| JP3639088B2 JP3639088B2 (ja) | 2005-04-13 |
Family
ID=15467836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14910697A Expired - Fee Related JP3639088B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体装置及び配線テープ |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US6433440B1 (ja) |
| EP (1) | EP0883180B1 (ja) |
| JP (1) | JP3639088B2 (ja) |
| CN (1) | CN1146985C (ja) |
| DE (1) | DE69838696T2 (ja) |
| MY (1) | MY119817A (ja) |
| SG (1) | SG75846A1 (ja) |
| TW (1) | TW421861B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069128A (ko) * | 2001-02-23 | 2002-08-29 | 가부시끼가이샤 도시바 | 반도체장치와 이에 이용되는 지지기판 |
| US7307350B2 (en) | 2001-06-20 | 2007-12-11 | Japan Gore-Tex, Inc. | Integrated circuit chip bonding sheet and integrated circuit package |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3639088B2 (ja) * | 1997-06-06 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体装置及び配線テープ |
| US6890796B1 (en) | 1997-07-16 | 2005-05-10 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected |
| JPH1140694A (ja) * | 1997-07-16 | 1999-02-12 | Oki Electric Ind Co Ltd | 半導体パッケージおよび半導体装置とその製造方法 |
| DE19923467B4 (de) | 1999-05-21 | 2004-11-11 | Infineon Technologies Ag | Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips |
| JP2001085565A (ja) * | 1999-09-17 | 2001-03-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
| DE10003670A1 (de) * | 2000-01-28 | 2001-08-09 | Wichmann Workx Ag Information | Halbleiterbauelement |
| DE10014305C2 (de) | 2000-03-23 | 2002-02-07 | Infineon Technologies Ag | Elektronisches Bauteil mit einer Vielzahl von Kontakthöckern |
| DE10014304B4 (de) * | 2000-03-23 | 2007-08-02 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US6617674B2 (en) * | 2001-02-20 | 2003-09-09 | Dow Corning Corporation | Semiconductor package and method of preparing same |
| TW582100B (en) | 2002-05-30 | 2004-04-01 | Fujitsu Ltd | Semiconductor device having a heat spreader exposed from a seal resin |
| DE10250778B3 (de) * | 2002-10-30 | 2004-03-04 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils |
| KR100630684B1 (ko) * | 2004-06-08 | 2006-10-02 | 삼성전자주식회사 | 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈 |
| US7786591B2 (en) | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
| WO2006051945A1 (ja) * | 2004-11-12 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | デジタルテレビジョン受信機用回路モジュール |
| KR100666919B1 (ko) * | 2005-12-20 | 2007-01-10 | 삼성전자주식회사 | 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법 |
| US20070287022A1 (en) * | 2006-06-07 | 2007-12-13 | Honeywell International, Inc. | Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same |
| JP5028968B2 (ja) * | 2006-11-17 | 2012-09-19 | 日立電線株式会社 | 半導体装置、積層型半導体装置およびインターポーザ基板 |
| US20090001599A1 (en) * | 2007-06-28 | 2009-01-01 | Spansion Llc | Die attachment, die stacking, and wire embedding using film |
| KR20090042574A (ko) * | 2007-10-26 | 2009-04-30 | 삼성전자주식회사 | 반도체 모듈 및 이를 구비하는 전자 장치 |
| US8004072B2 (en) * | 2008-10-15 | 2011-08-23 | Qimonda Ag | Packaging systems and methods |
| JP2010272680A (ja) * | 2009-05-21 | 2010-12-02 | Elpida Memory Inc | 半導体装置 |
| TWI406376B (zh) * | 2010-06-15 | 2013-08-21 | 力成科技股份有限公司 | 晶片封裝構造 |
| CN102790034A (zh) * | 2011-05-17 | 2012-11-21 | 飞思卡尔半导体公司 | 具有散热器的半导体器件 |
| US8476111B2 (en) * | 2011-06-16 | 2013-07-02 | Stats Chippac Ltd. | Integrated circuit packaging system with intra substrate die and method of manufacture thereof |
| JP7258806B2 (ja) * | 2020-03-23 | 2023-04-17 | 株式会社東芝 | 半導体装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249544A (ja) | 1988-08-11 | 1990-02-19 | Nonogawa Shoji:Kk | イチョウ成分含有飲食物 |
| JP3061059B2 (ja) * | 1989-08-07 | 2000-07-10 | ジャパンゴアテックス株式会社 | Ｉｃパッケージ |
| US5237205A (en) * | 1989-10-02 | 1993-08-17 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
| JPH03177376A (ja) * | 1989-12-04 | 1991-08-01 | Japan Gore Tex Inc | セラミック基板 |
| US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| DE69225337T2 (de) * | 1991-03-08 | 1998-08-27 | Japan Gore Tex Inc | In Harz versiegelte Halbleitervorrichtung bestehend aus porösem Fluorkohlenstoffharz |
| JP2927982B2 (ja) | 1991-03-18 | 1999-07-28 | ジャパンゴアテックス株式会社 | 半導体装置 |
| JP3218542B2 (ja) * | 1991-07-02 | 2001-10-15 | ジャパンゴアテックス株式会社 | 電子回路基板及び半導体チップキャリヤー用シート |
| JPH0584861A (ja) * | 1991-09-30 | 1993-04-06 | Japan Gore Tex Inc | シリコーン樹脂を使用した複合材料 |
| TW258829B (ja) | 1994-01-28 | 1995-10-01 | Ibm | |
| JPH07245471A (ja) | 1994-03-06 | 1995-09-19 | Yokogawa Hewlett Packard Ltd | プリント回路基材および電気接続構造 |
| TW294702B (ja) * | 1994-03-08 | 1997-01-01 | Sumitomo Bakelite Co | |
| US5976912A (en) * | 1994-03-18 | 1999-11-02 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP2595909B2 (ja) | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
| JPH09115963A (ja) | 1995-10-18 | 1997-05-02 | Hitachi Ltd | 配線テープおよび半導体装置 |
| KR0179802B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 반도체 패키지 |
| JP2891665B2 (ja) | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| KR100196285B1 (ko) * | 1996-04-18 | 1999-06-15 | 윤종용 | 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 |
| JP3703568B2 (ja) | 1996-06-28 | 2005-10-05 | ジャパンゴアテックス株式会社 | Ｉｃチップ接着用シートおよびｉｃパッケージ |
| JPH1081857A (ja) | 1996-09-05 | 1998-03-31 | Hitachi Cable Ltd | 両面接着テープ、リードフレーム及び集積回路装置 |
| JPH1098072A (ja) | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH10110057A (ja) * | 1996-10-08 | 1998-04-28 | Bridgestone Corp | ミクロ多孔体の製造方法 |
| US5866949A (en) | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
| US5973389A (en) | 1997-04-22 | 1999-10-26 | International Business Machines Corporation | Semiconductor chip carrier assembly |
| JP3639088B2 (ja) * | 1997-06-06 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体装置及び配線テープ |
| KR100211421B1 (ko) * | 1997-06-18 | 1999-08-02 | 윤종용 | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 |
| US5800758A (en) | 1997-09-16 | 1998-09-01 | Kimberly-Clark Worldwide, Inc. | Process for making microporous films with improved properties |
-
1997
- 1997-06-06 JP JP14910697A patent/JP3639088B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-02 DE DE69838696T patent/DE69838696T2/de not_active Expired - Lifetime
- 1998-06-02 EP EP98110007A patent/EP0883180B1/en not_active Expired - Lifetime
- 1998-06-05 US US09/092,138 patent/US6433440B1/en not_active Expired - Lifetime
- 1998-06-05 TW TW087108950A patent/TW421861B/zh not_active IP Right Cessation
- 1998-06-05 MY MYPI98002523A patent/MY119817A/en unknown
- 1998-06-05 SG SG1998001200A patent/SG75846A1/en unknown
- 1998-06-06 CN CNB981029736A patent/CN1146985C/zh not_active Expired - Fee Related
-
2002
- 2002-04-30 US US10/134,364 patent/US20020158343A1/en not_active Abandoned
-
2004
- 2004-04-23 US US10/830,051 patent/US7038325B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069128A (ko) * | 2001-02-23 | 2002-08-29 | 가부시끼가이샤 도시바 | 반도체장치와 이에 이용되는 지지기판 |
| US7307350B2 (en) | 2001-06-20 | 2007-12-11 | Japan Gore-Tex, Inc. | Integrated circuit chip bonding sheet and integrated circuit package |
Also Published As
| Publication number | Publication date |
|---|---|
| TW421861B (en) | 2001-02-11 |
| DE69838696D1 (de) | 2007-12-27 |
| US6433440B1 (en) | 2002-08-13 |
| JP3639088B2 (ja) | 2005-04-13 |
| EP0883180A2 (en) | 1998-12-09 |
| US20020158343A1 (en) | 2002-10-31 |
| CN1207583A (zh) | 1999-02-10 |
| DE69838696T2 (de) | 2008-03-06 |
| EP0883180B1 (en) | 2007-11-14 |
| EP0883180A3 (en) | 1999-10-27 |
| MY119817A (en) | 2005-07-29 |
| US7038325B2 (en) | 2006-05-02 |
| CN1146985C (zh) | 2004-04-21 |
| SG75846A1 (en) | 2000-10-24 |
| US20040195702A1 (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10340968A (ja) | 半導体装置及び配線テープ | |
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JPH07297560A (ja) | 多層プリント配線基板およびその実装構造体 | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP4127884B2 (ja) | 半導体装置 | |
| JPH11354591A (ja) | 半導体キャリアおよびその製造方法 | |
| KR100567677B1 (ko) | 반도체장치및반도체장치용배선테이프 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP3852405B2 (ja) | 半導体パッケージの製造方法 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JPH11111757A (ja) | 半導体装置とその製法および配線テープ | |
| JP2001267462A (ja) | 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法 | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JP3777687B2 (ja) | チップキャリア | |
| JP2001244303A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JP2005251780A (ja) | 半導体回路部品およびその製造方法 | |
| JP2004152778A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP2001244369A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 | |
| JP2002141445A (ja) | 放熱板付配線基板およびこれを用いた電子部品モジュール | |
| JP2004055606A (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP2001244370A (ja) | 半導体搭載用基板に用いる接着剤付絶縁基材とその製造方法とそれを用いた半導体搭載用基板並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |