JPH11354591A - 半導体キャリアおよびその製造方法 - Google Patents

半導体キャリアおよびその製造方法

Info

Publication number
JPH11354591A
JPH11354591A JP10162091A JP16209198A JPH11354591A JP H11354591 A JPH11354591 A JP H11354591A JP 10162091 A JP10162091 A JP 10162091A JP 16209198 A JP16209198 A JP 16209198A JP H11354591 A JPH11354591 A JP H11354591A
Authority
JP
Japan
Prior art keywords
holes
photosensitive adhesive
wiring pattern
hole
semiconductor carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10162091A
Other languages
English (en)
Other versions
JP3178417B2 (ja
Inventor
Naonori Orito
直典 下戸
Koji Matsui
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16209198A priority Critical patent/JP3178417B2/ja
Priority to US09/329,838 priority patent/US6204565B1/en
Publication of JPH11354591A publication Critical patent/JPH11354591A/ja
Application granted granted Critical
Publication of JP3178417B2 publication Critical patent/JP3178417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 スルーホール形成方法としてレーザを用いた
場合、耐熱性、耐湿性、密着性、低応力性、耐薬品性な
どが不十分であり、また既存のフォトリソグラフィ工程
では微細なスルーホールの形成が困難である。 【解決手段】 導体配線パターンを有する支持基材上
に、フルオレン骨格を有するエポキシアクリレート、あ
るいはポリベンゾオキサゾールからなる感光性接着剤を
塗布して露光、現像工程によりスルーホール形成を行っ
たのち、めっき工程によりスルーホールを金属で充填さ
せてバンプを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を高密
度実装するのに適した半導体キャリア、およびその製造
方法に関する。
【０００２】
【従来の技術】従来より半導体装置を高密度実装する半
導体キャリアとして、例えば第４６回エレクトリックコ
ンポーネント＆テクノロジーコンファレンスの７２７〜
７３２ページに開示されているようなものが知られてい
る。すなわちその断面構成を示す図４において、銅配線
パターン４１、ポリイミドフィルムからなるベース層４
２、および熱可塑性ポリイミドからなる接着剤層４３よ
り構成されるテープ基材４４に、チップと電気的に接続
するためのスルーホールバンプ４５が設けられ、さらに
銅配線パターン４１上に半導体キャリアを実装基板と電
気的に接続するための開口部４６を有するカバーレジス
ト層４７が形成された構造となっている。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
キャリアにおいて、接着剤層４３の材質と、スルーホー
ルバンプ４５を形成するためのベース層４２と接着剤層
４３へのスルーホール形成技術が、半導体キャリアの性
能と信頼性に大きな影響を及ぼしている。接着剤層４３
の要求特性としては、半導体キャリアを実装基板に搭載
するなどの後工程で受ける種々の処理に耐えうる耐熱
性、耐湿性、密着性、低応力性のほか、めっき工程や洗
浄工程などで特性劣化がないなどの耐薬品性に優れてい
ることが必須である。
【０００４】一方、スルーホールバンプ４５を形成する
方法ためのスルーホール形成方法もまた、半導体キャリ
アの性能と信頼性に大きな影響を及ぼす。スルーホール
形成方法としては、エキシマ、炭酸ガス、ＹＡＧなどの
レーザを用いて行う方法が一般的によく知られている。
しかしながら、ヴィア底にエッチング残りやカスが存在
するなど、プロセス条件が不安定であったり、レーザの
種類によっては銅配線パターン４１の表面に熱的ダメー
ジを与え、銅配線パターン４１とスルーホールバンプ４
５の界面の密着性が不安定となり、信頼性のあるバンプ
が形成できないという問題点がある。
【０００５】さらには、レーザによるスルーホール形成
は、スループットが低く、生産性に限界があることか
ら、大量生産には不向きであり、このためコスト的にも
不利である。また炭酸ガスレーザやＹＡＧレーザでは波
長が大きいため、微細なスルーホールを形成することが
困難である。これらの問題を解決する手段として、接着
剤層４３が感光性を有し、既存のフォトリソ工程により
スルーホール形成する方法が望ましい。
【０００６】すなわち上述したように、耐熱性、耐湿
性、密着性、低応力性、耐薬品性などに優れ、しかも感
光性を有し、解像度に優れ、既存のフォトリソ工程によ
り微細なスルーホールが形成できる接着剤で半導体キャ
リアを構成することが検討課題となっている。
【０００７】感光性を有する接着剤としては、例えば特
開平４−３３７３８０号公報などに開示されているよう
なポリイミド系、あるいは特開平６−１９１３４号公報
や特開平６−２７６６０号公報などに開示されているよ
うなエポキシ系などが知られている。
【０００８】しかしながら感光性ポリイミド系接着剤
は、硬化時において収縮応力の発生が特に大きく、半導
体キャリアが反ってしまう問題点があり、実用的な半導
体キャリアを形成することができないという問題点があ
る。一方、感光性エポキシ系接着剤は、基本的に耐熱
性、耐湿性に問題があり、信頼性のある半導体キャリア
を形成することが困難であるほか、解像度に劣り、微細
なスルーホールを形成することには不向きである。
【０００９】
【課題を解決するための手段】上記の課題は、導体配線
パターンを有する支持基材上に、フルオレン骨格を有す
るエポキシアクリレート、あるいはポリベンゾオキサゾ
ールからなる感光性接着剤を塗布して露光、現像工程に
よりスルーホール形成を行ったのち、めっき工程により
前記スルーホールを金属で充填させてバンプを形成した
半導体キャリアにより解決することができる。
【００１０】フルオレン骨格を有するエポキシアクリレ
ートとしては、下記一般式（Ｉ）で示される材料が好ま
しく用いられる。
【００１１】
【化１】 ここでＲは水素原子もしくは低級アルキル基であり、ｎ
は０〜２０の整数である。
【００１２】この材料は、特開平４−２９２６１１号公
報において、光学用としての用途が開示されている。
【００１３】またポリベンゾオキサゾールとしては、特
開平５−１１４５１号公報、あるいは特開平５−１１４
５２号公報などに開示されているものが好適である。
【００１４】フルオレン骨格を有するエポキシアクリレ
ート、およびポリベンゾオキサゾールは、耐熱性、耐湿
性、密着性、耐薬品性に優れ、硬化時における収縮が少
なく低応力であり、感光性を有しているため、フォトリ
ソグラフィ工程により微細なスルーホールを形成できる
ので、前記感光性接着剤として最適である。
【００１５】特に感光性接着剤がフルオレン骨格を有す
るエポキシアクリレートである場合には、導体配線パタ
ーンを有する支持基材上に塗布して露光、現像工程によ
り穴あけ加工を行ったのち、８０℃から１６０℃で加熱
処理を、同様に感光性接着剤がポリベンゾオキサゾール
であるときには、８０℃から２５０℃で加熱処理を施す
ことにより、接着剤の接着力を維持しつつ、めっき工程
などの後工程の影響による特性劣化を防ぐことができ、
半導体装置の組み立て作業性に優れた半導体キャリアを
得ることができることが明らかとなった。
【００１６】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【００１７】図１は、導体配線パターンを有する支持基
材上に、感光性を有する接着剤を塗布して露光、現像工
程によりスルーホール形成を行ったのち、めっき工程に
より前記スルーホールを金属で充填させてバンプを形成
することを特徴とする半導体キャリアの製造工程の一例
を示す工程図である。
【００１８】支持基板１および銅箔２からなるベース基
材３がまず用意され（図１（ａ））、銅箔２が例えばフ
ォトリソグラフィプロセスにより所定の形状にエッチン
グされ、銅配線パターン４が形成される（図１
（ｂ））。
【００１９】次にフルオレン骨格を有するエポキシアク
リレート、あるいはポリベンゾオキサゾールからなる液
状の感光性接着剤５を、例えばスピンコート法、ダイコ
ート法、カーテンコート法、印刷法などで銅配線パター
ン４の表面にコーティングして、７５℃で２０分の乾燥
を行い、６００ｍＪ／ｃｍ2の露光、１％炭酸ソーダ水
溶液で３分間のディップ現像を行うことによりスルーホ
ール６を形成する（図１（ｃ））。
【００２０】あるいは上記感光性接着剤がドライフィル
ム状のものでもよい。このときはドライフィルム状の感
光性接着剤５を銅配線パターン４の表面に加熱しながら
でラミネートし、その後は液状の場合と同様に露光、現
像を行うことでスルーホール６を形成することができ
る。次いで、めっき法などによりスルーホール６を金属
で充填することによりバンプ７を得る（図１（ｄ））。
【００２１】最後に支持基板１に半田ボール１３などを
搭載するための開口部８やボンディング用スリット９
を、例えば化学的なエッチング方式やレーザなどで形成
することにより半導体キャリア１０を得る（図１
（ｅ））。支持基板１は、耐熱性を有し、化学的なエッ
チング方式やレーザなどの手法により開口部８やボンデ
ィング用スリット９を形成できるものであればよく、ポ
リイミドフィルム、エポキシフィルム、ガラスクロス含
浸プリント基板、あるいはアラミド不織布含浸プリント
基板が加工性に優れているので好適である。
【００２２】フルオレン骨格を有するエポキシアクリレ
ート、あるいはポリベンゾオキサゾールからなる感光性
接着剤５は、解像度に優れることから、高アスペクト比
でかつ微細なスルーホール６の形成に有利である。また
レーザで形成したときのように、銅配線パターン４１へ
の熱的ダメージや、スルーホール６の底部の抜け残りや
残さも全くないので、銅配線パターン４との接合信頼性
に優れたバンプ７を形成することが確認された。
【００２３】さらには、図１（ｆ）に示すように、半導
体基板１１と感光性接着剤５とを機械的に、半導体基板
１１の電極１２とバンプ７とを電気的に接合することに
より、半導体装置１４が組み立てられるが、上記感光性
接着剤５は、耐熱性、耐湿性、低応力性、耐薬品性など
に優れることから、信頼性に優れた半導体装置１４を形
成できることがわかった。
【００２４】しかしながら、めっき工程までの放置状態
がよくなく、かつ放置時間が長くなると感光性接着剤５
が吸湿し、めっき工程などの後工程により劣化が促進さ
れ、半導体基板１１との密着性が低下してしまう危険性
がある。これを解決するために検討を重ねた結果、スル
ーホール６を有する感光性接着剤５を形成した後、すな
わちバンプ７を形成するためのめっき工程の前で加熱処
理を行うことにより、接着剤の接着力を維持しつつめっ
き工程などの後工程の影響による特性劣化を防ぐことが
でき、半導体装置の組み立て作業性に優れた半導体キャ
リアを形成できることがわかった。ただし、その加熱条
件が重要である。
【００２５】図２は、フルオレン骨格を有するエポキシ
アクリレートを感光性接着剤５に用いたときの加熱処理
温度（処理時間は３０分）に対する、半導体基板１１と
の密着力（ピール強度）の関係を示している。ピール強
度は、加熱なしでは８００ｇ／ｃｍであったが、加熱温
度１６０℃を超えると急激に密着力が低下してしまうこ
とがわかった。一方で８０℃より低い温度での加熱処理
では、特性劣化を改善する当初の目的を達成できないこ
とがわかった。
【００２６】よって感光性接着剤５がフルオレン骨格を
有するエポキシアクリレートであるときは、めっき工程
の前で８０℃から１６０℃の加熱処理が最適である。同
様に感光性接着剤５がポリベンゾオキサゾールであると
きには図３に示す加熱処理温度と密着性の関係から、８
０℃から２５０℃の加熱処理が最適であることがわかっ
た。
【００２７】
【発明の効果】以上に説明したように本発明の半導体キ
ャリアは、導体配線パターンを有する支持基材上に、フ
ルオレン骨格を有するエポキシアクリレート、あるいは
ポリベンゾオキサゾールからなる感光性接着剤を塗布し
て露光、現像工程によりスルーホール形成を行ったの
ち、めっき工程により前記スルーホールを金属で充填さ
せてバンプを形成しているので、信頼性に優れた半導体
装置を形成できるほか、微細なスルーホールバンプの形
成が容易であるため微細ピッチ接続に非常に有利であ
る。
【００２８】さらに感光性接着剤がフルオレン骨格を有
するエポキシアクリレートであるときには、導体配線パ
ターンを有する支持基材上に塗布して露光、現像工程に
より穴あけ加工を行ったのち８０℃から１６０℃で加熱
処理を、同様に感光性接着剤がポリベンゾオキサゾール
であるときには、８０℃から２５０℃で加熱処理を施す
ことにより、接着剤の接着力を維持しつつめっき工程な
どの後工程の影響による特性劣化を防ぐことができ、半
導体装置の組み立て作業性に優れた半導体キャリアを得
ることができる。
【図面の簡単な説明】
【図１】本発明の半導体キャリアの製造工程の一例を示
す工程図である。
【図２】フルオレン骨格を有するエポキシアクリレート
を感光性接着剤に用いたときの加熱処理温度と密着力の
関係を示したグラフである。
【図３】ポリベンゾオキサゾールを感光性接着剤に用い
たときの加熱処理温度と密着力の関係を示したグラフで
ある。
【図４】従来の半導体キャリア構造の模式的断面図であ
る。
【符号の説明】
１ 支持基板 ２ 銅箔 ３ ベース基材 ４ 銅配線パターン ５ 感光性接着剤 ６ スルーホール ７ バンプ ８ 開口部 ９ ボンディング用スリット １０ 半導体キャリア １１ 半導体基板 １２ 電極 １３ 半田ボール １４ 半導体装置 ４１ 銅配線パターン ４２ ベース層 ４３ 接着剤層 ４４ テープ基材 ４５ スルーホールバンプ ４６ 開口部 ４７ ボンディング用スリット ４８ カバーレジスト層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 導体配線パターンを有する支持基材上
    に、感光性接着剤を塗布して露光、現像工程によりスル
    ーホール形成を行ったのち、めっき工程により前記スル
    ーホールを金属で充填させてバンプを形成した半導体キ
    ャリアにおいて、 前記感光性接着剤が、フルオレン骨格を有するエポキシ
    アクリレート、あるいはポリベンゾオキサゾールのいず
    れかであることを特徴とする半導体キャリア。
  2. 【請求項２】 前記支持基材が、ポリイミドフィルム、
    エポキシフィルム、ガラスクロス含浸プリント基板、あ
    るいはアラミド不織布含浸プリント基板のいずれかであ
    る請求項１に記載の半導体キャリア。
  3. 【請求項３】 導体配線パターンを有する支持基材上
    に、フルオレン骨格を有するエポキシアクリレートから
    なる感光性接着剤を塗布して露光、現像工程によりスル
    ーホール形成を行ったのち、８０℃〜１６０℃の温度で
    加熱処理し、ついでめっき工程により前記スルーホール
    を金属で充填させてバンプを形成することを特徴とする
    半導体キャリアの製造方法。
  4. 【請求項４】 導体配線パターンを有する支持基材上
    に、ポリベンゾオキサゾールからなる感光性接着剤を塗
    布して露光、現像工程によりスルーホール形成を行った
    のち、８０℃〜２５０℃の温度で加熱処理し、ついでめ
    っき工程により前記スルーホールを金属で充填させてバ
    ンプを形成することを特徴とする半導体キャリアの製造
    方法。
JP16209198A 1998-06-10 1998-06-10 半導体キャリアおよびその製造方法 Expired - Fee Related JP3178417B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16209198A JP3178417B2 (ja) 1998-06-10 1998-06-10 半導体キャリアおよびその製造方法
US09/329,838 US6204565B1 (en) 1998-06-10 1999-06-10 Semiconductor carrier and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16209198A JP3178417B2 (ja) 1998-06-10 1998-06-10 半導体キャリアおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH11354591A true JPH11354591A (ja) 1999-12-24
JP3178417B2 JP3178417B2 (ja) 2001-06-18

Family

ID=15747914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16209198A Expired - Fee Related JP3178417B2 (ja) 1998-06-10 1998-06-10 半導体キャリアおよびその製造方法

Country Status (2)

Country Link
US (1) US6204565B1 (ja)
JP (1) JP3178417B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008221A (ja) * 2001-06-19 2003-01-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
DE10137375A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verwendung von Polybenzoxazolen (PBO) zum Kleben
KR20180036988A (ko) * 2015-08-21 2018-04-10 제이에스알 가부시끼가이샤 기재의 처리 방법, 가고정용 조성물 및 반도체 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332414A (ja) * 1999-05-20 2000-11-30 Nec Corp 樹脂付き配線シート、それを用いた配線構造とそれらの製造方法
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
US7608928B2 (en) * 2004-05-21 2009-10-27 Jsr Corporation Laminated body and semiconductor device
US8120168B2 (en) * 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
KR20110041925A (ko) * 2009-10-16 2011-04-22 삼성전자주식회사 이중층 패턴형성용 접착필름, 이의 제조방법, 및 이를 이용한 패턴 접착층의 형성방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922393A (ja) 1982-07-29 1984-02-04 日本電気株式会社 プリント配線板およびその製造方法
US4769399A (en) * 1987-03-12 1988-09-06 Minnesota Mining And Manufacturing Company Epoxy adhesive film for electronic applications
JPH03177034A (ja) 1989-12-05 1991-08-01 Casio Comput Co Ltd 電子部品の接続方法
JP2891557B2 (ja) 1991-03-20 1999-05-17 新日本製鐵株式会社 エポキシアクリレート樹脂系成形材料
JPH04337380A (ja) 1991-05-15 1992-11-25 Sumitomo Bakelite Co Ltd 耐熱感光性ポリイミド接着剤
JP2981024B2 (ja) 1991-07-05 1999-11-22 住友ベークライト株式会社 ポジ型感光性樹脂組成物
JP2971188B2 (ja) 1991-07-05 1999-11-02 住友ベークライト株式会社 ポジ型感光性樹脂組成物
JPH05259223A (ja) 1992-03-11 1993-10-08 Nec Corp フィルムキャリアテープ
JPH05327224A (ja) 1992-05-22 1993-12-10 Dainippon Printing Co Ltd 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2934098B2 (ja) 1992-06-30 1999-08-16 タムラ化研株式会社 感光性樹脂組成物
JP2893362B2 (ja) 1992-07-07 1999-05-17 日本石油株式会社 感光性組成物
JP3472599B2 (ja) 1992-09-04 2003-12-02 株式会社日立製作所 配線構造体の製造方法
US5699613A (en) 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JPH09214141A (ja) 1995-11-29 1997-08-15 Nec Corp 配線構造
JPH09219590A (ja) 1996-02-13 1997-08-19 Hitachi Ltd 薄膜積層基板用シートならびに薄膜積層基板、およびそれらの製造方法ならびに製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008221A (ja) * 2001-06-19 2003-01-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
DE10137375A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verwendung von Polybenzoxazolen (PBO) zum Kleben
KR20180036988A (ko) * 2015-08-21 2018-04-10 제이에스알 가부시끼가이샤 기재의 처리 방법, 가고정용 조성물 및 반도체 장치

Also Published As

Publication number Publication date
JP3178417B2 (ja) 2001-06-18
US6204565B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
KR100694251B1 (ko) 반도체 디바이스 및 그 제조방법
US4993148A (en) Method of manufacturing a circuit board
US20040004823A1 (en) COF flexible printed wiring board and method of producing the wiring board
JPH10340968A (ja) 半導体装置及び配線テープ
JP2002124756A (ja) 回路基板および回路基板の端子部の接続構造
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP3178417B2 (ja) 半導体キャリアおよびその製造方法
JP3339422B2 (ja) 配線基板及びその製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP3033539B2 (ja) キャリアフィルムおよびその製造方法
WO1998043295A1 (en) Circuit board and production method thereof
US8168525B2 (en) Electronic part mounting board and method of mounting the same
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP3216130B2 (ja) 接続構造体の製造方法
JP4090151B2 (ja) パッケージ基板
JPH036096A (ja) 回路基板
JP3777687B2 (ja) チップキャリア
JPH10107178A (ja) 電子回路基板の構造とその製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法
JPH05335316A (ja) 電子部品およびその接続構造
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
CN119012522A (zh) 一种高散热性双面覆晶薄膜及其制备方法
JP2000307212A (ja) 配線基板及びその製造方法
JPH1022324A (ja) 半導体装置およびその製造方法
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees