JPH1074828A - 集積回路における改良した分離構成体の製造方法 - Google Patents

集積回路における改良した分離構成体の製造方法

Info

Publication number
JPH1074828A
JPH1074828A JP9204756A JP20475697A JPH1074828A JP H1074828 A JPH1074828 A JP H1074828A JP 9204756 A JP9204756 A JP 9204756A JP 20475697 A JP20475697 A JP 20475697A JP H1074828 A JPH1074828 A JP H1074828A
Authority
JP
Japan
Prior art keywords
layer
forming
pad oxide
etch stop
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9204756A
Other languages
English (en)
Inventor
Tesauro Mark
テサウロ マーク
Bryant Frank
ブライアント フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH1074828A publication Critical patent/JPH1074828A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】 本体の半導体表面に分離構成体を製造する改
良した方法及びその結果得られる分離構成体を提供す
る。 【解決手段】 基板（１０）の表面の選択領域上にマス
キング層を形成し、該マスキング層は、好適には、パッ
ド酸化物層（１２）とその上に存在する窒化物層（１
４）を有している。該マスキング層をパターン形成し且
つエッチングして開口（１８）を形成し、基板表面の選
択領域を露出させる。該開口内において該基板内に凹所
（２０）を形成する。好適には、パッド酸化物層の一部
を窒化物層の下側において等方的にエッチングしてアン
ダーカット領域（２４）を形成する。エッチストップ層
（２６）を基板上に形成しアンダーカット領域を充填す
る。第二マスキング層（２８）をエッチストップ層の上
に形成し且つ異方性エッチングを行なって開口内に側壁
（３２）を形成する。エッチストップ層を水平表面から
エッチング除去することが可能である。基板の開口内に
おいて酸化を行なって元の基板表面と実質的に同一面状
のフィールド酸化膜領域（３４）を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、半導体集積
回路製造技術に関するものであって、更に詳細には、集
積回路における活性区域の分離用の平坦な分離構成体を
製造する改良した方法及びその結果得られる集積回路に
関するものである。
【０００２】
【従来の技術】集積回路設計、レイアウト及び製造の分
野において公知の如く、与えられた集積回路の製造コス
トは所望の機能を実現するのに必要とするチップ区域に
大きく依存するものである。そのチップ区域は、例えば
金属−酸化物−半導体（ＭＯＳ）技術におけるゲート電
極等の活性コンポーネント及び例えばＭＯＳソース及び
ドレイン領域やバイポーラエミッタ及びベース領域等の
拡散領域の幾何学的形状及び寸法によって画定される。
【０００３】より高い応答速度、より高い装置歩留まり
及び信頼性、より低い電力消費及びより高い電力取扱い
能力を得る目的で常にデバイス（装置）構成体が提案さ
れている。多くのデバイスの改良はデバイスのスケーリ
ングダウン即ち小型化によって達成される。１つのアプ
ローチは全ての処理変数、寸法及び電圧を単純にスケー
ルダウンすることである。そのアプローチは、例えば、
典型的なＭＯＳデバイスの場合、誘電体厚さ、チャンネ
ル長さ及び幅、接合幅及びドーピングレベルをスケーリ
ングすることを包含している。このアプローチでは、単
位面積当たりのデバイス数が増加し、スレッシュホール
ド電圧が減少し、チャンネルを横断しての遅延時間が減
少し且つ単位面積当たりに散逸される電力が減少する。
然しながら、全てのデバイスパラメータが同一の定数に
よってスケーリングされることが必要なわけではない。
設計又は処理技術者はデバイス動作を最適化する他のパ
ラメータとは独立的にあるデバイスパラメータをスケー
リングする場合がある。このより柔軟性のあるアプロー
チは、より厳格なスケーリングアプローチを選択するよ
りも、デバイス最適化に対する種々のトレードオフ即ち
利益衡量にかなった幾何学的形状を選択することを可能
とする。
【０００４】活性コンポーネントの幾何学的形状及び寸
法及び処理変数をスケーリングする能力に加えて、チッ
プ区域（面積）は使用される分離技術にも依存する。リ
ーク電流及び低電界デバイススレッシュホールド電圧が
機能的又は仕様上の障害を発生することがないように、
充分な電気的分離が活性回路要素間に設けられねばなら
ない。例えばより高い密度のメモリアレイにおけるより
小さなメモリセルに対する要求と共に、ますます増加す
る厳格な仕様が、メモリ装置及びその他の最近の集積回
路における分離技術にかなりの圧力を与えている。
【０００５】公知で且つ広く使用されている分離技術は
一般的にはＬＯＣＯＳと呼ばれる活性区域間にフィール
ド酸化領域を形成するシリコンの局所的酸化である。こ
のＬＯＣＯＳプロセスは分離領域のために必要とされる
面積を減少し且つある寄生容量を減少させる上で著しい
技術的な改良であった。ＬＯＣＯＳにおいて、活性デバ
イスを形成すべきチップの表面の位置（即ち、活性領
域）の上に酸化バリア（通常は、窒化シリコン）を配置
させる。次いで、通常は例えば１１００℃の高温で蒸気
中における酸化雰囲気内にウエハを配置させる。酸化バ
リアによって被覆されていないウエハ表面の部分が酸化
して熱的に二酸化シリコンが形成され、活性領域は酸化
バリアによって酸化からマスクされている。ＬＯＣＯＳ
フィールド酸化膜は、通常、充分な厚さに形成され、そ
の上に配置される導体は、最大の回路電圧へバイアスさ
れた場合に、その下側にチャンネルを反転形成すること
はない。
【０００６】ＬＯＣＯＳ分離技術は業界において広く使
用されているが、それはある公知の制限事項を有してい
る。ＬＯＣＯＳの第一の顕著な制限事項は窒化物マスク
の端部下側におけるシリコンの酸化に起因する活性区域
内の酸化による「バードビーク」として知られる横方向
エンクローチメント（侵入）である。このようなエンク
ローチメントの予測される距離は、集積回路のレイアウ
トにおいて考慮されねばならず、そうであるから、チッ
プ面積はエンクローチメントの結果拡大される。勿論、
フィールド酸化膜の厚さを減少することによってエンク
ローチメントを減少させることが可能であるが、その場
合には寄生フィールド酸化膜トランジスタのスレッシュ
ホールド電圧が減少し、従ってそれにより与えられる分
離性能が減少する。
【０００７】更に、従来のＬＯＣＯＳ分離は集積回路表
面にトポグラフィ即ち地形的な特徴を付加させる。この
付加的なトポグラフィは酸素との反応に起因して、酸化
前のシリコンの体積よりも一層大きな体積を必然的に占
有する二酸化シリコンから発生する。その結果、従来の
ＬＯＣＯＳフィールド酸化膜の上表面は活性領域の表面
の上方に位置し、ＬＯＣＯＳフィールド酸化膜厚さの約
半分が活性領域表面の上側に存在している。このトポグ
ラフィは上側に設けられる導体がフィールド酸化膜の端
部において段差を超えることを必要とし、そのことは、
公知の如く、ホトリソグラフィにおいて且つ導体層をエ
ッチングする場合に（即ち、フィラメントの存在）及び
導体層の信頼性において問題を発生する可能性がある。
更に、サブミクロンホトリソグラフィに対するフィール
ドの深さがウエハ表面のトポグラフィによって超えられ
る場合がある。
【０００８】従来のＬＯＣＯＳでの付加的な結果は、
「クーイ（Ｋｏｏｉ）」効果として知られるシリコン基
板とシリコン酸化物領域との界面に沿って不所望の窒化
物スポットが形成されることである。フィールド酸化膜
を形成した後に形成される熱的に成長されたゲート酸化
膜はこのような窒化物スポットの領域において邪魔され
ることとなる。典型的に、Ｃｈａｎ ｅｔ ａｌ．の１
９８５年１１月１９日付で発行された米国特許第４，５
５３，３１４号により詳細に記載されているように公知
の犠牲酸化膜プロセスにおけるようにこれらの窒化物ス
ポットはゲート酸化膜を形成する前に除去される。然し
ながら、この窒化物スポットを除去するプロセスは複雑
性を増加し且つ製造コストを増加させ、ウエハに対して
付加的なトポグラフィを付け加え、後の段階においての
段差被覆問題を発生させる。
【０００９】最近の分離技術では分離位置においてウエ
ハの表面内にエッチング形成したトレンチを使用し、そ
れは後に熱酸化膜又は付着形成させた酸化膜で充填され
る。このようなトレンチ分離は、殆ど又は全くエンクロ
ーチメントを有することなしにウエハ表面内へ延在し且
つ隣接する活性領域と比較的同一面状の上表面を有する
ことの可能な極めて厚い分離酸化膜を与えることが可能
である。このようなトレンチ分離の一例は米国特許第
４，９５８，２１３号に記載されており、その場合に
は、比較的深いトレンチがエッチング形成され且つ後に
付着酸化膜及び熱酸化膜の両方で充填されている。然し
ながら、注意すべきことであるが、深いトレンチのエッ
チングは比較的高価なプロセスであり、近接した幾何学
的形状を維持しながら実施することは極めて困難であ
る。更に、熱的に形成した二酸化シリコン、即ちトレン
チ内における熱酸化膜の形成は酸化前のシリコンの体積
から二酸化シリコンの体積への膨脹によりシリコン内に
応力を発生させる。その結果、トレンチ分離はかなりの
程度付着形成した酸化物に依存する傾向となる。
【００１０】更に、米国特許第４，８４２，６７５号
は、トレンチと結合した熱ＬＯＣＯＳフィールド酸化膜
の製造方法を記載している。この方法によれば、所望の
位置においてウエハの表面内に凹所をエッチング形成す
る。次いで窒化シリコンのコンフォーマル（適合性）層
を付着形成し、次いでシリコン酸化物のより厚い層を付
着形成する。付着形成したシリコン酸化物をエッチバッ
クしてより幅広の分離位置の底部において窒化シリコン
を露出させるがより幅狭の分離位置においては露出させ
ない。露出された窒化物をエッチング除去し、付着形成
したシリコン酸化物を除去し、且つウエハの露出した単
結晶部分を従来のＬＯＣＯＳ態様で熱的に酸化する。分
離位置の体積の残部は、熱酸化膜を形成した後に、付着
形成した酸化膜で充填する。然しながら、注意すべきこ
とであるが、このような酸化のために使用可能なシリコ
ンは幅広の凹所の底部表面においてのものに制限されて
いる。更に、このプロセスは極めて複雑であるように見
える。
【００１１】更に、米国特許第５，１３０，２６８号
は、集積回路の表面内にエッチング形成した比較的幅狭
の凹所内に分離構成体を製造する方法を記載している。
凹所を形成した後に、絶縁物質からなる側壁フィラメン
トを凹所の幾つか又は全ての中に形成し、凹所の底部シ
リコン部分を露出させる。次いで、選択的エピタキシが
底部から上方へ凹所内にシリコン層を形成するが側部に
沿っては形成されない。この選択的エピタキシャル層を
酸化し、従って凹所が実質的に熱二酸化シリコンで充填
される。
【００１２】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって上述した如き従来技術の欠点
を解消し、隣接する活性領域の表面と実質的に同一面状
の表面を有する分離構成体を製造する方法を提供するこ
とを目的とする。
【００１３】本発明の別の目的とするところは、分離物
質として熱二酸化シリコンを使用するこのような方法を
提供することである。
【００１４】本発明の更に別の目的とするところは、ウ
エハの表面内に比較的幅狭のトレンチを使用するこのよ
うな方法を提供することである。
【００１５】本発明の更に別の目的とするところは、熱
二酸化シリコンで分離凹所を実質的に充填するこのよう
な方法を提供することである。
【００１６】本発明の更に別の目的とするところは、幅
広及び幅狭の両方の分離位置に対して使用することの可
能なこのような方法を提供することである。
【００１７】本発明の更に別の目的とするところは、標
準的な半導体処理を使用するそのような方法を提供する
ことである。
【００１８】
【課題を解決するための手段】本発明は、本体の半導体
表面に分離構成体を製造する方法及びそれによって製造
される分離構成体に組込むことが可能である。シリコン
基板本体の選択した領域内に凹所を形成する。例えばポ
リシリコンからなるエッチストップ層を該凹所内で露出
した基板上に形成する。例えば窒化物からなるマスキン
グ層を該エッチストップ層上に形成し且つエッチバック
して凹所の側壁に沿って側壁スペーサを形成する。次い
で、該基板の開口内を酸化してフィールド酸化膜即ち分
離構成体を形成し、それは基板の元の表面と実質的に同
一面状である。更に、該フィールド酸化膜は凹所に隣接
する活性区域内へのバードビークの侵入部分が減少され
ている。
【００１９】
【発明の実施の形態】以下に説明する処理ステップ及び
構成体は集積回路を製造するための完全な処理の流れを
構成するものではない。本発明は、当該技術分野におい
て現在使用されている集積回路製造技術に関連して実施
することが可能なものであり、従って本発明の重要な特
徴を理解するのに必要な処理ステップについてのみ重点
的に説明する。製造過程中における集積回路の一部の断
面を示した図面は縮尺通りには描かれておらず、本発明
の重要な特徴をよりよく理解することが可能であるよう
に適宜拡縮して示してある。
【００２０】図１乃至８を参照して、本発明の第一実施
例について詳細に説明する。図１は一部処理が行なわれ
たウエハの一部を断面で示してある。本明細書に記載す
る実施例にしたがって、本発明はＣＭＯＳ平坦化構成体
を製造する場合について説明する。然しながら、本発明
は平坦化が重要であるその他の分離構成体の製造の場合
にも同様に適用可能であることは勿論である。
【００２１】図１は分離構成体及び隣接する活性区域内
にデバイスを形成すべきウエハの一部を示している。図
１に示した如く、集積回路は基板１０の本体上に形成さ
れる。該基板は任意の半導体物質から構成することが可
能であり、例えば、シリコン、エピタキシャルシリコ
ン、ゲルマニウム、ゲルマニウム−砒素等がある。該基
板は分離構成体及び活性デバイスが形成されるべきウエ
ハにおける位置に依存してＰ又はＮ型へドープしたシリ
コンとすることが可能である。
【００２２】シリコン基板上に第一マスキング層を形成
する。最初に応力緩和用のパッド酸化物層１２を基板１
０の上に付着形成するか又は成長させる。パッド酸化物
層１２は、典型的に、数分から２時間の間約７００乃至
１０００℃の温度で熱酸化によって形成され、それによ
って該酸化物は約２０乃至２００Åの間の厚さで、より
好適には６０Åの厚さへ成長される。窒化シリコン（Ｓ
ｉ3 Ｎ4 ）を有する第一窒化物層１４を酸化物層１２の
上に形成する。層１４は、典型的に、約５０乃至２００
０Åの間の厚さで、より好適には８００Åの厚さを有し
ている。層１４は酸化物層１２の迅速熱窒化（ＲＴＮ）
によるか又は当該技術分野において公知の如くＣＶＤに
よって形成することが可能であるが、ＲＴＮはサブミク
ロンの幾何学的形状の場合には制御することが困難な場
合がある。酸化物層のＲＴＮは、第一窒化シリコン層１
４の下側により小さなパッド酸化物層１２を形成する。
第一窒化物層１４の上にホトレジスト層１６を形成し、
パターン形成し且つエッチングして開口１８を形成し、
それにより分離領域即ちフィールド酸化膜領域が形成さ
れるべき区域を画定する。
【００２３】図２を参照すると、パッド酸化物層１２及
び第一窒化物層１４を開口１８内においてエッチング
し、その場合に、好適には、異方性エッチングを行なっ
て、下側に存在する基板を露出させ、その箇所に究極的
には分離領域が形成される。分離領域は、例えばＮ又は
Ｐウエル等の単一のドープ領域内とするか、又は例えば
Ｎウエル又はＰウエルの間の反対導電型のドープ領域の
間の境界とすることが可能である。パッド酸化物１２及
び窒化物１４によって被覆されたままの基板区域は開口
１８内に形成されるべき分離構成体即ちフィールド酸化
膜領域によって分離された活性デバイス（装置）を有す
ることとなる。
【００２４】図３Ａを参照すると、基板１０をエッチン
グし、尚、好適には異方エッチングによって約２００乃
至２０００Åの間の深さで、より好適には約１０００Å
の深さへエッチングする。このエッチングステップは側
壁２２を有する開口２０内にトレンチ即ち凹所を形成す
る。
【００２５】図３Ｂを参照すると、異方性エッチング
は、通常、垂直な側壁２２を形成するものであるが、こ
のような側壁は例えば異方性エッチングと等方性エッチ
ングとの組合わせか又は実質的に異方性エッチングによ
って垂直からいずれかの方向に角度を付けさせることが
可能であり且つその場合にも所望の結果を達成すること
が可能である。例えば、実質的に異方性のエッチング又
は等方性エッチングと異方性エッチングの組合わせは側
壁２２′として示したように、垂直から２０度以上の勾
配を有する側壁とさせることが可能である。
【００２６】再度図３Ａを参照すると、このエッチング
はパッド酸化物１２及び第一窒化物層１４の下側に存在
する元の基板表面と実質的に同一面状の上表面を形成す
るために、開口２０内に分離構成体即ちフィールド酸化
膜を後に形成することを可能とする。この段階におい
て、開口２０内のシリコン基板１０内へチャンネルスト
ップイオン注入を行なうことが可能である。Ｘ印で表わ
したようにイオン注入が行なわれると、これらのイオン
は開口２０内のシリコン基板１０へ浸透するのに充分な
エネルギを有するものであるが、第一窒化物層１４及び
パッド酸化物層１４を通り抜けるのに充分なエネルギー
を有するものではない。従って、ドーパントは開口２０
内においてのみイオン注入され、そのドーパントは、好
適には、約５０ＫｅＶのエネルギレベルで約４×１０13
原子数／ｃｍ2 のドーズでＢＦ2 をイオン注入する。以
下の処理のステップは図３Ａから続くものである。当業
者にとって明らかなように、同様の所望の結果を得るた
めにこれらの以下の処理ステップは図３Ｂから続くもの
とすることも可能である。
【００２７】図４を参照すると、この段階において、所
望により、開口２０内の凹所の側壁２２に隣接するパッ
ド酸化物層を部分的にエッチングし、その場合に、好適
には、パッド酸化物を選択的に除去する等方性エッチン
グによって行なう。好適なエッチ比は約１２０秒の間１
０：１Ｈ2 Ｏ／ＨＦ溶液であり、それはシリコンの上側
及び窒化物下側のパッド酸化物を選択的にエッチングす
る。このパッド酸化物エッチはアンダーカット領域２４
を形成し、その箇所においてパッド酸化物が第一窒化物
層１４の下側から除去される。このアンダーカットの利
点の幾つかは後の分離構成体の形成期間中におけるバー
ドビークの形成を減少させること、及び基板の熱酸化期
間中におけるオキシダントに対する導通チャンネルを減
少させることである。以下に説明する爾後の目的のため
に、このアンダーカットが望ましいものであり且つ形成
されるものと仮定する。勿論、当業者にとって明らかな
ように、このようなアンダーカットは同一面状の分離構
成体を得るために必ずしも必要なものではない。
【００２８】図５を参照すると、エッチストップ層２６
を第一窒化物層１４の上及び開口３０内及び凹所の側壁
２２に沿って形成する。エッチストップ層２６は、好適
には、１０乃至５００Åの間の厚さでより好適には３０
０Åの厚さに付着形成した多結晶シリコン又は非晶質シ
リコンである。ポリシリコンはエッチストップ層として
使用された場合及び端点検知のために幾つかの利点を有
している。ポリシリコン付着は第一窒化物層１４下側の
アンダーカット領域２４を充填することが可能であり、
その際に分離構成体を形成するために凹所内のシリコン
の酸化期間中にオキシダントに対する導通チャンネルを
更に減少させる。従って、付着形成したシリコンはどの
ような結果的に発生するバードビークの形成をも減少さ
せることに貢献する。第二マスキング層をエッチストッ
プ層２６の上に形成する。このマスキング層は、好適に
は、エッチストップ層２６の上に形成される窒化シリコ
ン（Ｓｉ3 Ｎ4 ）を有する第二窒化物層２８から形成さ
れる。層２８は、典型的には、約５０乃至１０００Åの
間の厚さでより好適には８５０Åの厚さを有している。
窒化物層２８は、典型的に、層１４と同様にＣＶＤによ
って形成される。
【００２９】図６Ａを参照すると、第二マスキング層２
８をエッチバックし、その場合に、好適には、異方エッ
チングによってエッチバックし、当該技術分野において
公知の如く側壁スペーサ３２を形成する。マスキング層
２８のエッチングは、エッチストップ層２６に到達した
場合に停止する。従って、側壁スペーサは開口３０にお
けるエッチストップ層２６の側壁に沿って形成する。窒
化物マスキング層がオーバーエッチ即ち過剰にエッチン
グされると、エッチストップ層の幾らかが水平表面に沿
ってもエッチングされる場合がある。
【００３０】図６Ｂを参照すると、別の実施例が示され
ており、その場合には、エッチストップ層２６が窒化物
層１４の上側に存在する水平表面及び開口３０内の凹所
内のシリコン基板からエッチング除去されている。該水
平面からエッチストップ層をエッチングする利点は、必
要な場合には、爾後の熱酸化ステップの後の除去ステッ
プを取り除くことである。
【００３１】図７を参照すると、開口３０内に分離構成
体即ちフィールド酸化膜領域３４が熱的に成長される。
フィールド酸化膜３４は例えば０．５時間乃至２時間の
間約１０００℃の温度でウエット酸化等の当該技術分野
において公知の方法によって成長される。結果的に得ら
れるフィールド酸化膜の全体的な厚さは、シリコン基板
１０上方の水平表面から前もって除去されていなかった
場合にはシリコン基板１０の一部及びエッチストップ層
２６を包含するものであるが、約５００乃至５０００Å
の間であって、より好適には４０００Åである。ポリシ
リコンエッチストップ層２６及び窒化物層１４及び３２
の一部は、活性区域に隣接した凹所の側壁に沿うポリシ
リコンを含む熱酸化ステップ期間中に酸化させることが
可能である。従って、フィールド酸化膜３４の最終的な
厚さは、開口３０内におけるエッチングした基板の開始
時の深さ及び成長させたフィールド酸化膜の所望の最終
的厚さに依存する。例えば、最終的な厚さは、熱酸化ス
テップ期間中に酸化され且つ酸化物へ変換させることの
可能な残存するポリシリコンエッチストップ層の厚さに
依存する。更に、例えばストリップゲート酸化膜の成長
及び除去等の爾後のステップ期間中に該フィールド酸化
膜の幾らかの量がエッチング除去される場合がある。即
ち、最終的なフィールド酸化膜は、該フィールド酸化膜
の上表面が元の基板表面の上表面とほぼ同じであるか又
は実質的に同一面状であるような厚さを有する。例え
ば、基板がエッチングされ、その場合に開口内の基板表
面が元の基板表面から約１０００Å下側である場合に
は、最終的なフィールド酸化膜の上表面が元の基板表面
の上表面とほぼ同じであるか又は実質的に同一面状であ
るためには、成長されるフィールド酸化膜の厚さは約４
５００Åとすることが可能である。フィールド酸化膜は
元の基板表面ではなくより低い開始位置においてエッチ
ングされた基板から成長されるので、活性区域とデバイ
スとの間の分離距離は基板内に形成したトレンチの側壁
の付加的な長さによって増加されている。
【００３２】従来技術においては、活性デバイスが形成
されるべき露出された基板の端部において見出されるよ
うにマスキング窒化物が存在しない箇所にフィールド酸
化膜が成長される。横方向にある程度の酸化が発生し、
フィールド酸化膜をパッド酸化膜の下側に成長させて窒
化物の端部を持ち上げ、従ってバードビークが形成され
ることとなる。
【００３３】然しながら、熱酸化ステップの前に基板が
元の表面より下側にエッチングされている本発明におい
ては、フィールド酸化膜の成長は窒化物側壁スペーサ３
２の下側から開始し且つ元のパターンと比較して横方向
よりもより垂直方向に成長する傾向となる。この場合に
は、窒化物側壁スペーサがシリコン基板の垂直側壁の横
方向酸化を最小とし、フィールド酸化膜の端部における
バードビークを減少させることに貢献する。然しなが
ら、フィールド酸化膜は窒化物層１４の下側においてあ
る距離横方向に延在し、特に、図４に示し且つ前述した
ようにパッド酸化物がアンダーカットされていない場合
にはそのことが言える。アンダーカット内に形成されて
おり且つポリシリコンから形成されている場合にエッチ
ストップ層は、窒化物マスク下側のフィールド酸化膜の
成長の横方向エンクローチメントを減少することに貢献
する。窒化物側壁３２及び窒化物層１４及びエッチスト
ップ層２６は、フィールド酸化膜が成長される場合にフ
ィールド酸化膜の上表面に沿って上昇するが剥離するこ
とはない。
【００３４】図８を参照すると、ポリシリコンエッチス
トップ層の殆ど及び窒化物マスキング層の幾らかが通常
熱酸化ステップ期間中に酸化物へ変換される。分離構成
体即ちフィールド酸化膜層３４を形成した後に、第一及
び第二マスキング層１４，３２及びエッチストップ層２
６を除去する。フィールド酸化膜領域の結果的に発生す
るバードビークの形状は、通常、フィールド酸化膜の領
域内に形成され活性区域内には形成されず、フィールド
酸化膜の長さ又は活性デバイス間の距離及びフィールド
酸化膜の全体的な深さ等のパラメータ及び例えば第一及
び第二マスキング層及びエッチストップ層の厚さ等の種
々の処理パラメータに依存する。一例として、上述した
処理パラメータが与えられると、結果的に得られるフィ
ールド酸化膜のバードビークは顕著な側壁を残す場合が
あり且つ盛り下がり勾配、即ち約２０度乃至３０度の間
のフィールド酸化膜の中心へ向かっての線「ａ」の勾配
を有する場合がある。このバードビークは、盛り上がり
勾配、即ち約５度乃至１５度の間の活性区域の中心へ向
かっての線「ｂ」の勾配を有する場合がある。このバー
ドビークの最終的なエンクローチメントの長さ「ｃ」、
即ち元のマスキング窒化物層１４から活性区域内への最
終的なバードビークの端部への距離は、約０乃至１００
ｎｍの間であって、好適には７５ｎｍとすることが可能
である。分離構成体の中心部へ向かうバードビークの盛
り下がり勾配部分の長さ「ｄ」はより浅い分離構成体の
場合にはより短く且つより深い分離構成体の場合にはよ
り長い。例えば、盛り下がり勾配部分の長さは約４０乃
至１２０ｎｍの間であって好適には８０ｎｍとすること
が可能である。
【００３５】本発明においては、フィールド酸化膜の横
方向の成長が減少されているので、バードビークが減少
されている。横方向の成長を最小とさせることは、基板
における結晶欠陥を発生させる横方向応力を減少させ且
つ活性デバイス領域を最大とさせるために重要である。
更に、基板の上表面及び隣接するデバイスにおいてより
高い平坦性を達成しながらフィールド酸化膜を所望の厚
さへ成長させることが可能である。基板の上表面上方の
フィールド酸化膜の上表面の高さは、フィールド酸化膜
の所望の最終的な厚さに依存して変化するが、後の処理
ステップに対する段差被覆問題はより少なくなる。この
段階において、例えば犠牲ゲート酸化膜及びポリシリコ
ンゲート及び相互接続体等のデバイス及び層を形成する
ために当該技術分野において公知の爾後的な処理ステッ
プをより平坦な表面で開始することが可能である。
【００３６】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく本発明の技術的範囲を逸脱する
ことなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいて半導体集積回路
を製造する方法の一段階における状態を示した概略断面
図。
【図２】 本発明の一実施例に基づいて半導体集積回路
を製造する方法の一段階における状態を示した概略断面
図。
【図３Ａ】 本発明の一実施例に基づいて半導体集積回
路を製造する方法の一段階における状態を示した概略断
面図。
【図３Ｂ】 本発明の別の実施例に基づいて半導体集積
回路を製造する方法の一段階における状態を示した概略
断面図。
【図４】 本発明の一実施例に基づいて半導体集積回路
を製造する方法の一段階における状態を示した概略断面
図。
【図５】 本発明の一実施例に基づいて半導体集積回路
を製造する方法の一段階における状態を示した概略断面
図。
【図６Ａ】 本発明の一実施例に基づいて半導体集積回
路を製造する方法の一段階における状態を示した概略断
面図。
【図６Ｂ】 本発明の更に別の実施例に基づいて半導体
集積回路を製造する方法の一段階における状態を示した
概略断面図。
【図７】 本発明の一実施例に基づいて半導体集積回路
を製造する方法の一段階における状態を示した概略断面
図。
【図８】 本発明の一実施例に基づいて半導体集積回路
を製造する方法の一段階における状態を示した概略断面
図。
【符号の説明】
１０ 基板 １２ パッド酸化物層 １４ 第一窒化シリコン層 １６ ホトレジスト層 １８，２０ 開口 ２２ 側壁 ２４ アンダーカット領域 ２６ エッチストップ層 ２８ 第二窒化シリコン層（第二マスキング層） ３０ 開口 ３２ 側壁スペーサ ３４ フィールド酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク テサウロ アメリカ合衆国， テキサス 75248， ダラス， ジェントル ノール レーン 6001 (72)発明者 フランク ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125

Claims (46)

    【特許請求の範囲】
  1. 【請求項１】 本体の半導体表面に分離構成体を製造す
    る方法において、 活性領域に対応する前記表面の選択した位置の上に酸化
    バリア物質を有する第一マスキング層を形成し、 前記マスキング層によって被覆されていない位置におい
    て前記表面内に凹所をエッチング形成し、 前記表面及び凹所にエッチストップ層を形成し、 酸化バリア物質を有する第二マスキング層を形成し、 前記第二マスキング層をエッチングして前記活性領域に
    隣接した前記凹所の側壁に沿って前記エッチストップ層
    の側部に沿って側壁スペーサを形成し、 前記表面を酸化して活性領域の間に分離構成体を形成す
    る、上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、更に、前記凹所内に
    チャンネルストップをイオン注入し、前記イオン注入
    は、約５０ＫｅＶのエネルギレベルで約４×１０13原子
    数／ｃｍ2 のドーズでＢＦ2 を注入することを特徴とす
    る方法。
  3. 【請求項３】 請求項１において、前記第一マスキング
    層がパッド酸化物層及びその上側に存在する窒化シリコ
    ン層を有することを特徴とする方法。
  4. 【請求項４】 請求項３において、前記窒化シリコン層
    が約５０乃至２０００Åの間の厚さへ形成することを特
    徴とする方法。
  5. 【請求項５】 請求項４において、前記窒化シリコン層
    が、好適には、約８００Åの厚さに形成することを特徴
    とする方法。
  6. 【請求項６】 請求項３において、前記パッド酸化物層
    が約２０乃至２００Åの間の厚さに形成することを特徴
    とする方法。
  7. 【請求項７】 請求項６において、前記パッド酸化物層
    が、好適には、約６０Åの厚さに形成することを特徴と
    する方法。
  8. 【請求項８】 請求項７において、更に、前記エッチス
    トップ層を形成する前に前記凹所に隣接する前記パッド
    酸化物層をエッチングし、その場合にエッチングしたパ
    ッド酸化物層が前記窒化シリコン層の下側にアンダーカ
    ット領域を形成し、それがバードビークの形成を減少さ
    せ且つ酸化ステップ期間中のオキシダントに対する導通
    チャンネルを減少させることを特徴とする方法。
  9. 【請求項９】 請求項８において、前記パッド酸化物層
    をエッチングするステップが、実質的に異方性エッチン
    グであることを特徴とする方法。
  10. 【請求項１０】 請求項８において、前記パッド酸化物
    層をエッチングするステップが、実質的に等方性エッチ
    ングであることを特徴とする方法。
  11. 【請求項１１】 請求項１において、前記第二マスキン
    グ層が窒化シリコンを有することを特徴とする方法。
  12. 【請求項１２】 請求項１において、前記第二マスキン
    グ層が約５０乃至１０００Åの間の厚さに形成すること
    を特徴とする方法。
  13. 【請求項１３】 請求項１において、前記第二マスキン
    グ層を、好適には、約８５０Åの厚さに形成することを
    特徴とする方法。
  14. 【請求項１４】 請求項１において、前記エッチングス
    トップ層がポリシリコンを有することを特徴とする方
    法。
  15. 【請求項１５】 請求項１において、前記エッチングス
    トップ層を約１０乃至５００Åの間の厚さに形成するこ
    とを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記エッチング
    ストップ層を、好適には、約３００Åの厚さに形成する
    ことを特徴とする方法。
  17. 【請求項１７】 請求項１において、前記凹所を約２０
    ０乃至２０００Åの間の深さへ形成することを特徴とす
    る方法。
  18. 【請求項１８】 請求項１７において、前記凹所を、好
    適には、約１０００Åの深さに形成することを特徴とす
    る方法。
  19. 【請求項１９】 請求項１において、前記凹所を実質的
    に異方性エッチングによって形成することを特徴とする
    方法。
  20. 【請求項２０】 請求項１において、前記酸化ステップ
    が前記表面と実質的に同一面状の分離領域を形成するこ
    とを特徴とする方法。
  21. 【請求項２１】 請求項１において、前記分離領域を約
    ５００乃至５０００Åの間の厚さへ形成することを特徴
    とする方法。
  22. 【請求項２２】 請求項２１において、前記分離領域
    を、好適には、約４０００Åの厚さに形成することを特
    徴とする方法。
  23. 【請求項２３】 請求項１において、更に、酸化ステッ
    プ期間中に前記活性領域に隣接する前記凹所内における
    前記エッチング層を酸化させることを特徴とする方法。
  24. 【請求項２４】 請求項２３において、前記エッチング
    層の酸化が、前記活性区域へのバードビークの侵入を減
    少させ且つ前記基板凹所側壁酸化を減少させることを特
    徴とする方法。
  25. 【請求項２５】 請求項１において、更に、前記側壁ス
    ペーサを形成した後で且つ前記酸化ステップの前に水平
    表面から前記エッチストップ層を優先的に除去すること
    を特徴とする方法。
  26. 【請求項２６】 請求項１において、更に、前記酸化ス
    テップの後に前記側壁スペーサ、エッチストップ層及び
    第一マスキング層を除去することを特徴とする方法。
  27. 【請求項２７】 請求項１において、前記分離構成体が
    約５乃至１５度の間の盛り上がり勾配を有するバードビ
    ークを有することを特徴とする方法。
  28. 【請求項２８】 請求項１において、前記分離構成体
    が、約２０乃至３０度の間の盛り下がり勾配を有するバ
    ードビークを有することを特徴とする方法。
  29. 【請求項２９】 請求項２８において、前記盛り下がり
    勾配の長さがより浅い分離構成体に対してより短く且つ
    より深い分離構成体に対してより長いことを特徴とする
    方法。
  30. 【請求項３０】 請求項２９において、前記盛り下がり
    勾配の長さが約４０乃至１２０ｎｍの間であることを特
    徴とする方法。
  31. 【請求項３１】 請求項３０において、前記盛り下がり
    勾配の長さが好適には８０ｎｍであることを特徴とする
    方法。
  32. 【請求項３２】 請求項１において、前記分離構成体が
    前記活性領域に隣接する各端部において約０乃至１００
    ｎｍの間の最終的なエンクローチメントを有することを
    特徴とする方法。
  33. 【請求項３３】 請求項３２において、前記分離構成体
    が前記活性領域に隣接する各端部上で約７５ｎｍの好適
    な最終的エンクローチメントを有することを特徴とする
    方法。
  34. 【請求項３４】 本体の半導体表面に分離構成体を製造
    する方法において、 前記表面の選択した位置の上にパッド酸化物層を形成
    し、 前記パッド酸化物層の上に第一窒化物層を形成し、 活性領域に対応して前記パッド酸化物層及び窒化物層を
    パターン形成すると共にエッチングし且つそれを介して
    開口を形成して前記表面の一部を露出させ、 前記開口の位置に対応して前記表面内に凹所を形成し、 前記パッド酸化物層をエッチングして前記第一窒化物層
    の下側にアンダーカットを形成し、 前記パッド酸化物層及び窒化物層の上及び前記開口内に
    ポリシリコンエッチストップ層を形成し、 前記ポリシリコン層上に第二窒化物層を形成し、 前記第二窒化物層をエッチングして前記開口内に窒化物
    側壁スペーサを形成し、 前記開口内の表面を酸化させて前記活性領域間に分離構
    成体を形成する、上記各ステップを有することを特徴と
    する方法。
  35. 【請求項３５】 請求項３４において、前記パッド酸化
    物層のエッチングが実質的に異方性エッチングであるこ
    とを特徴とする方法。
  36. 【請求項３６】 請求項３４において、前記パッド酸化
    物層のエッチングが実質的に等方性エッチングであるこ
    とを特徴とする方法。
  37. 【請求項３７】 請求項３４において、前記アンダーカ
    ットがバードビークの形成を減少させ且つ前記酸化ステ
    ップ期間中にオキシダントに対する導通チャンネルを減
    少させることを特徴とする方法。
  38. 【請求項３８】 請求項３４において、前記酸化ステッ
    プが前記表面と実質的に同一面状の分離構成体を形成す
    ることを特徴とする方法。
  39. 【請求項３９】 請求項３４において、前記第二窒化物
    層のエッチングが実質的に異方性エッチングであること
    を特徴とする方法。
  40. 【請求項４０】 請求項３４において、更に、前記酸化
    ステップ期間中に前記活性領域に隣接した前記凹所内に
    おける前記ポリシリコンエッチストップ層を酸化するこ
    とを特徴とする方法。
  41. 【請求項４１】 請求項４０において、前記ポリシリコ
    ンエッチストップ層の酸化が前記活性区域内へのバード
    ビークのエンクローチメントを減少させ且つ基板凹所側
    壁酸化を減少させることを特徴とする方法。
  42. 【請求項４２】 請求項３４において、更に、前記側壁
    スペーサを形成した後で且つ酸化ステップの前に水平表
    面から前記ポリシリコンエッチストップ層を優先的に除
    去することを特徴とする方法。
  43. 【請求項４３】 本体の半導体表面に形成した集積回路
    において、 少なくとも２つの活性領域と実質的に同一面状で且つそ
    の間に分離構成体が設けられており、前記分離構成体は
    バードビークを有しており、前記バードビークは約５乃
    至１５度の間の盛り上がり勾配と約２０乃至３０度の間
    の盛り下がり勾配とを有しており、前記盛り下がり勾配
    の長さは約４０乃至１２０ｎｍの間であり、 前記活性領域に隣接して各端部に約０乃至１００ｎｍの
    間の最終的なエンクローチメントが存在している、こと
    を特徴とする集積回路。
  44. 【請求項４４】 請求項４３において、前記盛り下がり
    勾配の長さがより浅い分離構成体に対してより短く且つ
    より深い分離構成体に対してより長いことを特徴とする
    集積回路。
  45. 【請求項４５】 請求項４３において、前記盛り下がり
    勾配の長さが８０ｎｍであることを特徴とする集積回
    路。
  46. 【請求項４６】 請求項４３において、前記分離構成体
    が前記活性領域に隣接した各端部において約７５ｎｍの
    最終的なエンクローチメントを有することを特徴とする
    集積回路。
JP9204756A 1996-07-31 1997-07-30 集積回路における改良した分離構成体の製造方法 Pending JPH1074828A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/690738 1996-07-31
US08/690,738 US5834360A (en) 1996-07-31 1996-07-31 Method of forming an improved planar isolation structure in an integrated circuit

Publications (1)

Publication Number Publication Date
JPH1074828A true JPH1074828A (ja) 1998-03-17

Family

ID=24773748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9204756A Pending JPH1074828A (ja) 1996-07-31 1997-07-30 集積回路における改良した分離構成体の製造方法

Country Status (2)

Country Link
US (2) US5834360A (ja)
JP (1) JPH1074828A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981148A (en) * 1997-07-17 1999-11-09 International Business Machines Corporation Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby
KR100247939B1 (ko) * 1997-09-08 2000-03-15 윤종용 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법
TW358236B (en) * 1997-12-19 1999-05-11 Nanya Technology Corp Improved local silicon oxidization method in the manufacture of semiconductor isolation
TW372351B (en) * 1998-03-27 1999-10-21 Promos Technologies Inc Manufacturing method for silicon tolerance wall in self-aligned contact forming process
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
FR2790141B1 (fr) * 1999-02-22 2001-10-12 St Microelectronics Sa Circuit integre de faible encombrement
US6165871A (en) * 1999-07-16 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US6380088B1 (en) * 2001-01-19 2002-04-30 Chartered Semiconductor Manufacturing, Inc. Method to form a recessed source drain on a trench side wall with a replacement gate technique
JP2003163262A (ja) * 2001-11-28 2003-06-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100545177B1 (ko) * 2003-12-31 2006-01-24 동부아남반도체 주식회사 반도체 소자의 소자 분리막 및 그의 제조 방법
US8338884B2 (en) 2009-05-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Selective epitaxial growth of semiconductor materials with reduced defects
EP2306509A1 (en) * 2009-09-29 2011-04-06 STMicroelectronics Srl Process for manufacturing an integrated device with "damascene" field insulation, and integrated device made by such process
EP2306508B1 (en) 2009-09-29 2012-11-28 STMicroelectronics Srl Integrated device with raised LOCOS insulation regions and process for manufacturing such device
US20120276707A1 (en) * 2011-04-28 2012-11-01 Nanya Technology Corporation Method for forming trench isolation
US9159576B2 (en) * 2013-03-05 2015-10-13 Qualcomm Incorporated Method of forming finFET having fins of different height

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
FR2351502A1 (fr) * 1976-05-14 1977-12-09 Ibm Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees
US4553314B1 (en) * 1977-01-26 2000-04-18 Sgs Thomson Microelectronics Method for making a semiconductor device
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
JPS5840839A (ja) * 1981-09-04 1983-03-09 Toshiba Corp 半導体装置の製造方法
JPS5890778A (ja) * 1981-11-26 1983-05-30 Toshiba Corp 半導体装置
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4443932A (en) * 1982-01-18 1984-04-24 Motorla, Inc. Self-aligned oxide isolated process and device
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
JPS59161837A (ja) * 1983-03-07 1984-09-12 Nec Corp 半導体装置の製造方法
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
JPS614240A (ja) * 1984-06-18 1986-01-10 Toshiba Corp 半導体装置の製造方法
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
US4740827A (en) * 1985-09-30 1988-04-26 Kabushiki Kaisha Toshiba CMOS semiconductor device
US4842675A (en) * 1986-07-07 1989-06-27 Texas Instruments Incorporated Integrated circuit isolation process
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology
JPS63289820A (ja) * 1987-05-21 1988-11-28 Matsushita Electronics Corp 半導体装置の製造方法
JPS63300526A (ja) * 1987-05-29 1988-12-07 Sony Corp 半導体装置の製造方法
JPS6414926A (en) * 1987-07-09 1989-01-19 Fujitsu Ltd Manufacture of semiconductor device
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
JPH01205553A (ja) * 1988-02-12 1989-08-17 Sony Corp 素子間分離方法
JPH0744214B2 (ja) * 1988-06-29 1995-05-15 三菱電機株式会社 半導体装置の製造方法
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
JPH032335A (ja) * 1989-05-26 1991-01-08 Nkk Corp チタン粉末又はチタン合金粉末燒結品の製造方法
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
JPH0810691B2 (ja) * 1989-12-27 1996-01-31 株式会社東芝 異形状の素子分離領域の接合構造を有する半導体装置
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
US5192707A (en) * 1991-07-31 1993-03-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
US5260229A (en) * 1991-08-30 1993-11-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
US5244827A (en) * 1991-10-31 1993-09-14 Sgs-Thomson Microelectronics, Inc. Method for planarized isolation for cmos devices
JPH05182956A (ja) * 1991-12-27 1993-07-23 Sony Corp 埋め込みｌｏｃｏｓ製造方法
KR950002188B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 반도체 장치의 소자분리 방법
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
JPH0799189A (ja) * 1993-04-28 1995-04-11 Mitsubishi Electric Corp 半導体装置の製造方法
US5393692A (en) * 1993-07-28 1995-02-28 Taiwan Semiconductor Manufacturing Company Recessed side-wall poly plugged local oxidation
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
KR100187678B1 (ko) * 1993-11-23 1999-06-01 김영환 반도체 장치의 소자 분리막 형성방법
US5472906A (en) * 1993-12-08 1995-12-05 Matsushita Electric Industrial Co., Ltd. Method of forming isolation
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
US5612248A (en) * 1995-10-11 1997-03-18 Micron Technology, Inc. Method for forming field oxide or other insulators during the formation of a semiconductor device

Also Published As

Publication number Publication date
US5834360A (en) 1998-11-10
US6046483A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
US4965221A (en) Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US5516710A (en) Method of forming a transistor
EP1069613B1 (en) Low-leakage architecture for sub-0.18 micrometer salicided CMOS device
JPH08340113A (ja) 集積回路において平坦化構造を形成する方法
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
JPH0513566A (ja) 半導体装置の製造方法
JP3640974B2 (ja) 半導体集積回路の製造方法
JPH1074828A (ja) 集積回路における改良した分離構成体の製造方法
US5387538A (en) Method of fabrication of integrated circuit isolation structure
JPH04234146A (ja) 半導体装置のフィールド酸化膜形成方法
US20020004285A1 (en) Stress-free shallow trench isolation
US5563091A (en) Method for isolating semiconductor elements
JPH0851144A (ja) 半導体集積回路の一部の構成体及びその製造方法
US6218720B1 (en) Semiconductor topography employing a nitrogenated shallow trench isolation structure
JPS6212660B2 (ja)
EP0540262A2 (en) Trench isolation region
JP3150064B2 (ja) 縦型電界効果トランジスタの製法
JPH1131743A (ja) 半導体装置及びその製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPH09289245A (ja) 半導体装置の製造方法
JPH06291178A (ja) 半導体装置の製造方法
JP2669377B2 (ja) 半導体装置の製造方法
KR100355870B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP2001024055A (ja) 半導体装置の製造方法